[go: up one dir, main page]

DE2525072A1 - Symmetrischer frequenzteiler zur teilung durch eine ungerade zahl - Google Patents

Symmetrischer frequenzteiler zur teilung durch eine ungerade zahl

Info

Publication number
DE2525072A1
DE2525072A1 DE19752525072 DE2525072A DE2525072A1 DE 2525072 A1 DE2525072 A1 DE 2525072A1 DE 19752525072 DE19752525072 DE 19752525072 DE 2525072 A DE2525072 A DE 2525072A DE 2525072 A1 DE2525072 A1 DE 2525072A1
Authority
DE
Germany
Prior art keywords
circuit
frequency divider
output signal
signal
clock pulses
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19752525072
Other languages
English (en)
Inventor
Pietro Basili
Umberto Rossi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Italtel SpA
Original Assignee
Societa Italiana Telecomunicazioni Siemens SpA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Societa Italiana Telecomunicazioni Siemens SpA filed Critical Societa Italiana Telecomunicazioni Siemens SpA
Publication of DE2525072A1 publication Critical patent/DE2525072A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K23/00Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/70Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a base which is an odd number
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K21/00Details of pulse counters or frequency dividers
    • H03K21/02Input circuits
    • H03K21/026Input circuits comprising logic circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K23/00Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/66Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
    • H03K23/667Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by switching the base during a counting cycle

Landscapes

  • Manipulation Of Pulses (AREA)

Description

Ital.Anm.No. 23674 A/74
vom 6. Juni 1974
Societä Italiana Telecomunicazioni
Siemens s.p.a.
Piazzale Zavattari 12, Mailand/Italien
Symmetrischer Frequenzteiler zur Teilung durch eine ungerade Zahl.
Die Erfindung bezieht sich auf einen symmetrischen Frequenzteiler zur Erzeugung einer oder mehrerer Frequenzen durch Teilung einer gegebenen zentralen Frequenz durch eine unaerade Zahl K. Die zentrale Frequenz (y) wird üblicherweise durch einen Quarz erzeugt.
Beispielsweise in Datenübertragungssystemen wird eine Übertragung von Daten mit vorbestimmter Sendegeschwindigkeit ohne Laufzeitverzerrungen der gesendeten Signalen gefordert. Bei einem Modem für Signalisierungszwecke erfolgt die Datensendung beispielsweise mit einer Geschwindigkeit von 200 Bit/s, und die Sendung wird durch eine Frequenz gesteuert, welche durch Teilung einer zentralen Frequenz von 1221 kHz entsteht, die aus Sicherheitsgründen vorgeschrieben ist. In diesem Falle ist die Frequenz von 1221 kHz durch eine unqerade Zahl K = 6105 zu teilen.
Die bisher bekannten Frequenzteiler liefern unsymmetrische Ausgangssignale, die bei Verwendung als Taktimpulse für die
509851/0830
H- Ο
Übertragung von Binärzeichen zu erheblichen Verzerrungen dieser Zeichen führen würden.
Der Erfindung liegt daher die Aufgabe zugrunde, einen Frequenzteiler anzugeben, der ein symmetrisches Taktsignal erzeugt.
Die Erfindung löst diese Aufgabe durch den in Anspruch 1 gekennzeichneten Frequenzteiler.
Der hier beschriebene Frequenzteiler liefert eine symmetrische Schwingungsform und vermeidet damit die Nachteile der bekannten Frequenzteiler, nämlich Verzerrungen übertragener Informationen.
Die Erfindung wird an bevorzugten Ausführungsbeispielen anhand der Zeichnung näher erläutert. Es zeigen:
Fig. 1 die Schaltungsanordnung einer ersten Ausführungsform des Frequenzteilers,
Fig. 2 die Schwingungsformen der an einzelnen Stellen des Frequenzteilers nach Fig. 1 vorhandenen Signale,
Fig. 3 die Schaltungsanordnung einer zweiten Ausführungsform des Frequenzteilers, und
Fig. 4 die Schwingungsformen der an einzelnen Stellen des Frequenzteilers nach Fig. 3 abgenommenen Siqnale.
Bei dem Ausführungsbeispiel gemäß Fig. 1 und 2 soll eine am Eingang des Frequenzteilers DS anstehende Frequenz y durch K = 5 geteilt werden. Dabei soll ein symmetrisches Ausgangssignal X erhalten werden. Im vorliegenden Ausführungsbeispiel ist die Zahl K durch die Gleichung
K = 2n - 1 (1)
gegeben, wobei η die Zahl bedeutet, die in noch zu beschreibender Weise am Ausgang einer Zählschaltung zu decodieren ist. Damit ergibt sich η = 3. Für die Wirkungsweise des Frequenzteilers ist daher eine zweistufige Zählschaltung ausreichend.
509851/0830
Auf die Gleichung (1) wird noch am Ende der Beschreibung der Fig. 1 und 2 näher eingegangen.
An den Eingang des Frequenzteilers DS gelangt also eine Folge von Taktimpulsen CK mit der Frequenz y. Diese Impulse werden unmittelbar dem einen Eingang eines ersten UND-Gliedes A, und über einen Inverter I1 dem einen Eingang eines zweiten UND-Gliedes A2 zugeführt. Die zweiten Eingänge dieser UND-Glieder erhalten ein von einer bistabilen Kippschaltung FF kommendes Freigabesignal q,, das unmittelbar an den zweiten Eingang des UND-Gliedes A. und über einen Inverter I2 an den zweiten Eingang des UND-Gliedes A2 gelangt. Die Ausgangssicrnale der UND-Glieder A, und A2 sind den Eingängen eines ODER-Gliedes O, zugeführt, welches ein Signal q„ dem Eingang einer zweistufigen Zählschaltung CN zuführt.
Die erwähnten Verknüpfungsglieder und Inverter (A-, A„, I., I2) bilden zusammen eine durch die gestrichelte Linie dargestellte Ablenkschaltung DV, welche in Abhängigkeit vom logischen Wert des Freigabesignals q- entweder die Taktimpulse CK oder die negierten (invertierten) Taktimpulse dem Eingang der Zählschaltung CN zuführt. Es wird zunächst angenommen, daß das Signal q, den logischen Wert 1 hat, so daß die Impulse durch das UND-Glied A. und das ODER-Glied 0. gehen. Bei der ersten Abfallflanke der Impulse des Signals q2 am Ausgang der Schaltung DV nimmt die Zählschaltung CN den Schaltzustand 1 an; bei der darauffolgenden Abfallflanke nimmt die zweite Zählstufe den Schaltzustand 1 an. Am Ausgang der beiden Zählstufen der Zählschaltung erscheinen somit die Signale q^ und q-, welche an den Eingang einer Decodierschaltung DF gelangen.
Die Decodierschaltung DF erzeugt ein Signal q,-, sobald die Zählschaltung den Zählerstand 3 erreicht. Das Signal q^ hat eine derart bemessene Dauer, daß damit einerseits eine bistabile Kippschaltung FF steuerbar ist und andererseits die Zählschaltung CN auf Null zurückgesetzt werden kann. Das Signal q, mit dem logischen Wert 0 am Ausgang der Kippschaltung FF
509851 /0830
stellt das Ausgangssignal des Frequenzteilers dar und wird auch eingangsseitig der Ablenkschaltung DV zugeführt, über den Inverter I2 gibt dieses Signal q. den Durchgang der Taktimpulse über den Inverter I1 (der diese Impulse negiert), das UND-Glied &2 un(ä das ODER-Glied O, zur Zählschaltung CN frei.
Die Zählschaltung beginnt einen neuen Zählzyklus bei der ersten Abfallflanke der Impulse des Signals q«, welche diesmal dem Zähleingang negiertjzugeführt werden. Die Wirkungsweise der gesamten Anordnung wiederholt sich in der bereits beschriebenen Weise.
Wie aus der Schwingungsform des Signals q am Ausgang der Kippschaltung FF ersichtlich ist, erhält man ein symmetrisches Signal mit der fünffachen Periode der Taktimpulse CK, so daß die beschriebene Anordnung einen symmetrischen Frequenzteiler zur Teilung durch K = 5 darstellt.
Die oben angeführte Gleichung (1) ist folgendermaßen begründet: Das erste Glied (2n) kommt dadurch zustande, daß die Umschaltung der bistabilen Kippschaltung FF durch die Decodier schaltung DF gesteuert wird, deren Ausgang jeweils nach η Taktimpulsen CK aktiviert wird. Hinsichtlich des zweiten Gliedes (-1) ist zu bemerken, daß in einer Periode des Signals q, jeweils zweimal eine Voreilung um die halbe Periodendauer des Signals q2 gegenüber der Periode der Taktimpulse CK zu beobachten ist. Folglich ist die Periode der Taktimpulse CK zweimal in der Periode des Signals q, enthalten und ergibt sich die Gleichung (1): K = 2n - 1.
Anhand der Fig. 3 und 4 werden nun eine Variante der bereits beschriebenen Schaltung zur Teilung durch
K = 2n + 1 (2)
sowie Schwingungsformen der dazugehörigen Signale erläutert. Die am Eingang des Frequenzteilers DS anstehende Frequenz y soll hier durch K = 5 geteilt werden. Dabei soll am Ausgang des Frequenzteilers wiederum ein symmetrisches Signal X
509851/0830
erhalten v/erden. Aus der Gleichung (2) ergibt sich η = 2, wobei η wie im vorangehenden Fall die Zahl bedeutet, die am Ausgang der Zählschaltung CN zu decodieren ist, welche auch ir. vorliegenden Fall zweistufig ausaebildet ist.
Die Logikschaltung des Frequenzteilers DS entspricht im wesentlichen der beschriebenen ersten Ausführungsform, wie aus einem Vergleich der Fig. 1 und 3 hervorgeht. Der Unterschied liegt in einer zusätzlichen Verzögerungsschaltung RS zwischen der Decodierschaltung DF und der bistabilen Kippschaltung FF. Die Verzögerungsschalting RS hat folgenden Einfluß auf die Wirkungsweise des Frequenzteilers: An den Eingang der Ablenkschaltung DV gelanat eine Folge von Taktimpulsen CK mit der Frequenz y; dabei wird zunächst angenommen, daß das Signal q^ am Ausgang der Kippschaltung FF den logischen Wert hat, so daß die Impulse durch das UND-Glied A, und das ODER-Glied O. gehen. Die Zählschaltung CN erhält daher eingangsseitig die Sianale g„ (Fig. 4). Bei der ersten Abfallflanke des Signals q2 nimmt die Zählschaltung CN den Schaltzustand (qj an. Bei der zweiten Abfallflanke wird die erste Zählstufe auf Null zurückgesetzt und die zweite Zählstufe in den Schaltzustand 1 (Signal g4) gebracht.
An den Eingang der Decodierschaltung DF gelangen die Signale q3 und σ..Aufgrund des Schaltzustandes a^ = O, q^ = gibt die Decodierschaltung DF ein Ausgangssignal q5 ab, durch welches die Verzögerungsschaltung RS aktiviert wird. Die Verzögerungsschaltung PS erzeugt ihrerseits ein Ausgangssignal q6, welches gleich q,- ist, jedoch hierzu um die halbe Periodendauer der Taktimpulse CK verzögert ist und einerseits die Kippschaltung FF umschaltet, andererseits die Zählschaltung CN auf Null zurücksetzt.
Das Ausgangssignal q, der Kippschaltuna FF stellt das Ausgangssignal des Frequenzteilers DS dar, wie dies aus Fig. ersichtlich ist. Es ist symmetrisch, und seine Periode entspricht der fünffachen Periodendauer der Taktimpulse CK. Das
509851 /0830
Signal q. mit dem logischen Wert O wird außerdem vom Ausgang der Kippschaltung FF auf den Eingang der Ablenkschaltung DV zurückgeführt und gibt nun den Durchgang der Impulse über den Inverter I2 und die UND- bzw. ODER-Glieder A2 und O. frei. Die Zählschaltung CN wird jetzt durch die erste Abfallflanke der negierten Taktimpulse CK (Signal Q2) gesteuert. Die Wirkungsweise der gesamten Anordnung wiederholt sich im übrigen in der bereits beschriebenen Weise.
Infolge des Wechsels des Signals q. ist die erste Abfallflanke der Impulse des Signals q~ um eine halbe Periode gegenüber den Taktimpulsen CK verzögert, wie dies aus der Fig. 4 ersichtlich ist. Diese Verzögerung kommt zweimal innerhalb einer Periode des Signals q, vor.
Es sei nun noch auf die Cleichuna (2) eingegangen. Die ungerade Zahl K ist hier durch die Summe der beiden Glieder 2n und 1 gegeben. Das erste Glied ist dadurch begründet, daß die Umschaltung der bistabilen Kippschaltung FF durch die Decodierschaltung DF gesteuert wird, deren Ausgang jeweils nach η Taktimpulsen CK aktiviert wird. Das zweite fixed wird dem ersten Glied deswegen hinzuaddiert, weil in einer Periode des Signals q. ein Impuls des Signals q2 jeweils zweimal um die halbe Periodendauer gegenüber den Taktimpulsen CK verzögert wird, so daß eine Ge samtver zöge rung um. eine Periodendauer entsteht. Folglich enthält eine Periode des Signals q, 2·η Perioden der Taktimpulse CK zuzüglich einer v/eiteren Periode, also gemäß (2) 2n + 1 Taktimpulsperioden.
50985 1/0830

Claims (3)

Patentansprüche
1.) Symmetrischer Frequenzteiler zur Erzeugung einer oder mehrerer Frequenzen durch Teilung einer gegebenen zentralen Frequenz durch eine ungerade Zahl K = 2n - 1, dadurch gekennzeichnet , daß eine Schaltung (DV) ■vorgesehen ist, die an einem ersten Eingang Taktimpulse (CK) empfängt und an ihrem Ausgang in Abhängigkeit von den Binärwerten "O" bzw. "1" eines an einem zweiten Eingang zugeführten Signals (q.) entweder die Taktimpulse oder deren Komplement einer Zählschaltung (CN) zuführt, an deren Ausgang eine Decodierschaltung (DF) geschaltet ist, welche die Ausgangssignale der Zählschaltung (CN) decodiert und mit einem Ausgangssignal (q^) die Zählschaltung auf Null zurücksetzt, wenn diese η Taktimpulse (CK) gezählt hat, und daß dieses Ausgangssignal (q,-) der Decodxerschaltung (DF) eine bistabile Kippschaltung (FF) steuert, die das Ausgangssignal (q,) des Frequenzteilers erzeugt.
2.) Frequenzteiler nach Anspruch 1, dadurch gekennzeichnet , daß zwischen die Decodierschaltung (DF) und die bistabile Kippschaltung (FF) eine Verzögerungsschaltung (RS) geschaltet ist, die ein Ausgangssignal (qg) abgibt, welches durch Verzögerung des Ausgangssignals (q^) der Decodierschaltung (DF) um die halbe Periodendauer der Taktimpulse (CK) erzeugt wird, daß das Ausgangssignal (Oc) der Verzögerungsschaltung (RS) die bistabile Kippschaltung (FF) setzt und die Zählschaltung (CN) auf Null zurücksetzt, und daß die Decodierschaltung (DF) ihr Ausgangssignal (q^) dann erzeugt, wenn die Zählschaltung (CN) n-1 Taktimpulse (CK) gezählt hat.
3.) Frequenzteiler nach Anspruch 1 oder 2, dadurch gekennzeichnet , daß das Ausgangssignal (q^) der Kippschaltung (FF) dem zweiten Eingang der die Zählschaltung (CN) speisenden Schaltung (DV) zugeführt ist.
509 8 5 1/0830
DE19752525072 1974-06-06 1975-06-05 Symmetrischer frequenzteiler zur teilung durch eine ungerade zahl Withdrawn DE2525072A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT23674/74A IT1022043B (it) 1974-06-06 1974-06-06 Divisore simmetrico di frequenza per un numero k dispari

Publications (1)

Publication Number Publication Date
DE2525072A1 true DE2525072A1 (de) 1975-12-18

Family

ID=11209055

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19752525072 Withdrawn DE2525072A1 (de) 1974-06-06 1975-06-05 Symmetrischer frequenzteiler zur teilung durch eine ungerade zahl

Country Status (6)

Country Link
US (1) US3967205A (de)
BR (1) BR7502133A (de)
DE (1) DE2525072A1 (de)
FR (1) FR2274176A1 (de)
GB (1) GB1466230A (de)
IT (1) IT1022043B (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4092604A (en) * 1976-12-17 1978-05-30 Berney Jean Claude Apparatus for adjusting the output frequency of a frequency divider
US4193037A (en) * 1978-03-20 1980-03-11 Motorola, Inc. Frequency divider circuit with selectable integer/non-integer division
US4200842A (en) * 1978-04-13 1980-04-29 Norlin Industries, Inc. Switchable divider
DE2849797C2 (de) * 1978-11-16 1982-03-11 Siemens AG, 1000 Berlin und 8000 München Digitale Frequenzteileranordnung
US4267512A (en) * 1979-01-22 1981-05-12 Rustenburg William C Digital frequency divider
JPS55123239A (en) * 1979-03-15 1980-09-22 Matsushita Electric Ind Co Ltd Programmable divider
US4399549A (en) * 1981-08-18 1983-08-16 Zenith Radio Corporation Odd number frequency division with symmetrical output
GB2138186A (en) * 1983-04-08 1984-10-17 Philips Electronic Associated Pulse train divider arrangement
US4807266A (en) * 1987-09-28 1989-02-21 Compaq Computer Corporation Circuit and method for performing equal duty cycle odd value clock division and clock synchronization
US5029191A (en) * 1990-01-29 1991-07-02 Allied-Signal Inc. Binary counter with resolution doubling
FI88567C (fi) * 1991-07-04 1993-05-25 Nokia Mobile Phones Ltd En generell synkronisk 2N+1 -divisor
US5526392A (en) * 1995-02-28 1996-06-11 Harris Corporation Method of scaling the outputs of a binary counter
EP0766403B1 (de) * 1995-09-28 2003-12-10 Sanyo Electric Co. Ltd Einstellbarer Frequenzteiler
EP1020994A1 (de) * 1995-11-22 2000-07-19 Sanyo Electric Co., Ltd. PLL mit variablem (N+1/2) Frequenzteiler-Verhältnis
DE69624952T2 (de) * 1996-01-09 2003-08-28 Sanyo Electric Co., Ltd. Einstellbarer Frequenzteiler

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3044065A (en) * 1957-08-05 1962-07-10 Sperry Rand Corp Electronic programming means for synchronizing a plurality of remotely located similar means
US3409761A (en) * 1965-10-07 1968-11-05 Burroughs Corp Counter
US3546597A (en) * 1968-03-28 1970-12-08 Collins Radio Co Frequency divider circuit
BE756598A (fr) * 1969-11-17 1971-03-01 Ampex Circuits a retard
JPS5135340B2 (de) * 1971-11-12 1976-10-01

Also Published As

Publication number Publication date
GB1466230A (en) 1977-03-02
US3967205A (en) 1976-06-29
FR2274176B1 (de) 1977-04-15
FR2274176A1 (fr) 1976-01-02
IT1022043B (it) 1978-03-20
BR7502133A (pt) 1976-05-25

Similar Documents

Publication Publication Date Title
DE3544820C2 (de)
DE2525072A1 (de) Symmetrischer frequenzteiler zur teilung durch eine ungerade zahl
DE2427225C3 (de) Schaltungsanordnung zur Demodulation digitaler Information
EP0588112B1 (de) Anordnung zur Taktrückgewinnung
DE2410957B1 (de) Schaltungsanordnung für Datenübertragungsanlagen, zur Unterdrückung impulsförmiger Signale in einer Eingangssignalfolge
DE2165461C3 (de) Entstörschaltung für binäre Informationen und Verfahren zum Betriebe derselben
DE69317986T2 (de) Schnelle Zähler zum alternativen Auf- und Abzählen von Impulsfolgen
DE2119091A1 (de) Spannungsgesteuerter Taktgenerator
DE2231825A1 (de) Dekodierschaltung fuer binaersignale
EP0019821B1 (de) Verfahren und Anordnung zur Übertragung einer Binärfolge
DE2201939B2 (de) A-Codierer mit automatischem Ladungsabgleich
DE3031579C2 (de) CMI-Codierer
DE2628907C2 (de) Verfahren zur gleichzeitigen Übertragung eines Hauptpulses und zweier hiervon abgeleiteter Hilfspulsationen
DE2251332A1 (de) Schaltsteueranordnung
DE2710270B2 (de) Schaltungsanordnung zur Erzeugung von mit eintreffenden Datenimpulsen synchronisierten Taktimpulsen
DE2529448C2 (de) Schaltungsanordnung zur Umwandlung von NRZ-Signalen in RZ-Signale, insbesondere für die synchrone Zeitmultiplexbildung
DE2427603A1 (de) Schaltungsanordnung zum nachbilden der wellenform von telegrafieschrittimpulsen mit digitalen mitteln
DE2326658B2 (de) Datentrennvorrichtung
DE3324506C2 (de)
EP1126615A1 (de) Verfahren zur Frequenzteilung eines Taktsignals und Frequenzteilerschaltung zur Realisierung des Verfahrens
DE1925917B2 (de) Binaere impulsfrequenz-multiplizierschaltung
DE3445616C2 (de) Anordnung zur Umsetzung eines Gray-codierten Binärwortes in ein dual-codiertes Binärwort
DE2261352C3 (de) Vorrichtung zum Umwandeln einer ersten Folge periodischer Impulse in eine zweite Folge periodischer Impulse mit niedriger Frequenz
DE2602076B2 (de) Empfänger zum Empfang durch Pulsdeltamodulation übertragener Signale
DE1512508B2 (de) Verfahren zum uebertragen einer impulsfolge

Legal Events

Date Code Title Description
8141 Disposal/no request for examination