DE2520835C3 - Schaltungsanordnung zur Übertragung von synchron und asynchron auftretenden Daten - Google Patents

Description

Die Erfindung betrifft eine Schaltung zur Übertragung von synchron und asynchron auftretenden Daten, von denen die synchron auftretenden Daten unter Verwendung eines plesiochronen Synchron-Datenübertragungssystems übertragen werden und dieses plesiochrone Synchron-Datenübertragungssystem gebildet wird aus einem sendeseitigen Multiplexer, der mehrere Eingänge und einen Ausgang besitzt, aus einem empfangsseitigen Multiplexer, der einen Eingang und mehrere Ausgänge besitzt, aus einem autonomen, sendeseitigen Taktgeber und einem autonomen, empfangsseitigen Taktgeber, deren Taktfrequenzen sich im allgemeinen geringfügig voneinander unterscheiden, wobei der Ausgang des sendeseitigen Multiplexers und eine sendeseitige Übertragungseinrichtung über eine Übertragungsstrecke und über eine empfangsseitige Übertragungseinrichtung mit dem Eingang des empfangsseitigen Multiplexers verbunden ist

Unter Verwendung einer bekannten plesiochron ίο betriebenen Synchron-Datenübertragungsstrecke können synchron auftretende Daten übertragen werden. Dabei ist sowohl auf der Sendeseite als auch auf der Empfangsseite je ein autonomer zentraler Taktgeber vorgesehen, deren Taktsignal-Frequenzen sich geringfügig voneinander unterscheiden und nur wenig von einem vorgegebenen Sollwert abweichen. Außerdem wird ein sendeseitiger Multiplexer mit sendeseitigen Taktsignalen betrieben, die mit Hilfe des sendeseitigen zentralen Taktgebers abgeleitet werden und synchron dazu wird ein empfangsseitiger Multiplexer betrieben. An die Ausgänge des empfangsseitigen Multiplexers sind Pufferspeicher angeschlossen. Die Daten werden in die Pufferspeicher im Takte der sendeseitigen Taktsignale eingespeist und im Takte der empfangsseitigen Taktsignale weitergeleiteL Diese Betriebsweise wird als plesiochroner Betrieb bezeichnet. Trotz der geringfügig unterschiedlichen Taktfrequenzen ist eine einwandfreie Datenübertragung möglich, falls die über die einzelnen Eingänge des sendeseitigen Multiplexers innerhalb eines vorgegebenen Bitrasters synchron auftretenden Daten mit Zwischenpausen zugeführt werden, wobei vorausgesetzt wird, daß die Kapazitäten der Pufferspeicher genügend groß sind, um die Geschwindigkeätsunterschiede der Daten auf der Sendeseite und auf der Empfangsseite auszugleichen. Wenn die Kapazität der empfangsseitigen Pufferspeicher nicht ausreicht, dann ist damit zu rechnen, daß das sendeseitige Bitraster nicht mit dem empfangsseitigen Bitraster übereinstimmt, so daß gelegentlich ein »Bitschlupf« auftritt.

Falls außer synchron auftretenden Daten auch asynchron auftretende Daten übertragen werden sollen, wäre es grundsätzlich denkbar, mit einem Asynchron-Datenübertragungssystem sowohl die synchron als auch die asynchron auftretenden Daten zu übertragen. Ein derartiges System hätte aber den Nachteil, daß es zur Übertragung der synchron auftretenden Daten eine größere Übertragungskapazität erfordert als unter Verwendung eines plesiochron betriebenen Synchron-Datenübertragungssystems.

Es wäre grundsätzlich denkbar, unter Verwendung eines plesiochron betriebenen Synchron-Datenübertragungssystems einerseits die synchron auftretenden Daten zu übertragen und andererseits die asynchron auftretenden Daten über einen sendeseitigen Submultiplexer, über den sendeseitigen Multiplexer, über die Übertragungsstrecke, über den empfangsseitigen Multiplexer und über einen empfangsseitigen Submultiplexer an empfangsseitige Teilnehmer zu übertragen, wobei die sendeseitigen Geräte und der sendeseitige Submulti-

(10 plexer mit Hilfe des autonomen sendeseitigen Taktgebers und die empfangsseitigen Geräte und der empfangsseitige Submultiplexer mit Hilfe des autonomen, empfangsseitigen Taktgebers getaktet werden. Unter dieser Annahme würde der sendeseitige Submul-

ft* iplexer synchron auftretende Daten abgeben, die in synchroner Wsise zur Empfangsseite übertragen werden könnten. Diese synchron anfallenden Daten des sendeseitigen Submultiplexers fallen nun aber pausenlos

an, so daß Geschwindigkeitsunterschiede der Daten auf der Sendeseite und auf der Empfangsseite mit Hilfe eines Pufferspeichers nicht ausgeglichen werden könnten. Es ist somit anzunehmen, daß im Bereich des empfangsseitigen Submultiplexers ein Bitschlupf auftritt, der den Ausfall der Zeitmultiplexrahmensynchronisierung bewirkt, so daß vorübergehend alle Ausgangskanäle des empfangsseitigen Submultiplexers blockiert sind und eine Neueinphasung des Systems erforderlich ist ίο

Der Erfindung liegt die Aufgabe zugrunde, unter Verwendung einer plesiochron betriebenen Synchron-Datenübertragungsaiilage sowohl einerseits synchron auftretende Daten als auch andererseits asynchron auftretende Daten zu übertragen, ohne daß ein Bitschlupf auftritt Insbesondere liegt der Erfindung die Aufgabe zugrunde, unter den gemachten Voraussetzungen einerseits synchron auftretende Daten und andererseits coderahmengebundene Daten oder Daten durch asynchron auftretende Binärwertwechsef zu übertragen, ohne daß ein Bitschlupf auftritt Dabei werden als coderahmengebundene Daten beispielsweise Fernschreibzeichen verstanden, die aus je einem Startbit, je aus mehreren Informationsbits und je aus einem Stopbit bestehen, wobei vorausgesetzt wird, daß die einzelnen Zeichen zu beliebigen Zeitpunkten asynchron auftreten, auch wenn die einzelnen Bits jedes Zeichens innerhalb verschiedener Bitraster liegen. Es handelt sich somit sowohl bei den coderahmengebundenen Daten als auch bei den asynchron auftretenden Binärwerten um asynchron auftretende Daten.

Die erfindungsgemäße Aufgabe wird dadurch gelöst, daß ein sendeseitiger Submultiplexer vorgesehen ist, über dessen Eingänge asynchron auftretende Daten zugeführt werden, über dessen Ausgang synchron auftretende Daten im Rhythmus eines sendeseitigen Taktsignals des autonom sendeseitigen Taktgebers an einen der Eingänge des sendeseitigen Multiplexers übertragen werden, daß ein empfangsseitiger Submultiplexer vorgesehen ist, dessen Eingang Daten von einem der Ausgänge des empfangsseitigen Multiplexers zugeführt werden, und dem außerdem ein empfangsseitiges Taktsignal zugeführt wird, das dem sendeseitigen Taktsignal des sendeseitigen autonomen Taktgebers gleicht, mit dem der sendeseitige Submultiplexer getaktet wird und über dessen Ausgänge die asynchron auftretenden Daten an empfangsseitige Teilnehmer weitergeleitet werden.

Die erfindungsgemäße Schaltungsanordnung zeichnet sich dadurch aus, daß vorhandene plesiochron betriebene Synchron-Datenübertragungssysteme in einfacher Weise derart umgebaut werden können, um asynchron auftretende Daten zu übertragen. Im Vergleich zu einem Asynchron-Datenübertragungssystem zeichnet sich die erfindungsgemäße Schaltungsan-Ordnung dadurch aus, daß sie zur Übertragung von synchron auftretenden Daten eine vergleichsweise geringere Übertragungskapazität benötigt. Die erfindungsgemäße Schaltungsanordnung verhindert somit einen Bitschlupf im Bereich der asynchronen Datenka- <<o näle und im Bereich des empfangsseitigen Submultiplexers, so daß kein Ausfall der Zeitmultiplexrahmensynchronisierung zu befürchten ist und keine Neueinphasung des Systems erforderlich ist.

Gemäß der DT-OS 2112 552 ist ein Multiplexsystem <\s bekannt, bei dem ein einziger Haupttaktgeber verwendet wird, das aber einer anderen Gattung angehört, weil es kein plesiochrones Synchron-Datenübertragungssystem ist Dieses bekannte Multiplexsystem ist gekennzeichnet durch einen auf ankommenden Zeitmarken- und Abgrenzungssignale hoher Folgefrequenz ansprechenden Zeitmarkengeber zur Erzeugung von Zeitmarken- und Abgrenzungssignalen für reduzierte Datenraten; eine an mehrere Datenquellen mit langsamen Datenraten anschließbare Verschlüsselungsvorrichtung; durch ankommende Zeitmarken betätigte Zähler im Zeitmarkengeber; Schalter zur Auswahl einer Serie von untersetzten Zeitmarkensignalen; Zähler zur Erzeugung von Zeitmarkenimpulsen niedriger Folgefrequenz; einen Zähler für Abgrenzungsimpulse, der an die Quelle der Abgrenzungsimpulse hoher Folgefrequenz angeschlossen ist; Vorrichtungen zum Betrieb des ZähSers für die Abgrenzungsimpulse mit den Zeitmarken niedriger Folgefrequenz, um Abgrenzungsimpulse niedriger Folgefrequenz zu erzeugen; einen Parallel-Serien-Umsetzer in der Verschlüsselungsvorrichtung mit mehreren parallelen Eingangsanschlüssen in der Verschlüsselungsvorrichtung für Datenquellen mit niedrigen Datenraten; einen Eingangszeitgeberanschluß und einen Ausgangsanschluß für Daten hoher Folgefrequenz; in der Verschlüsselungsvorrichtung vorgesehene Vorrichtungen zum Anlegen langsamer Zeitmarkensignaie und Abgrenzungsimpulse vom Zeitmarkengenerator an den Parallel-Serien-Umsetzer um einen Datensatz mit niedriger D;itenrate zu erzeugen; und Mittel zum Anlegen von Zeiimarkenimpulsen hoher Folgefrequenz an die Verschliisselungsvorrichtung, um Datensätze von den Datenquellen niedriger Folgefrequenz an die Ausgänge mit hohen Datenraten weiterzuleiten.

Im folgenden werden Ausführungsbeispiele der Erfindung anhand der F i g. 1 und 2 beschrieben, wobei in mehreren Figuren dargestellte gleiche Teile mit gleichen Bezugszeichen bezeichnet sind.

Es zeigen:

Fig. 1 ein Datenübertragungssystem, bei dem Daten über einen sendeseitigen Multiplexer und einen empfangsseitigen Multiplexer übertragen werden und

F i g. 2 eine Variante der empfangsseitigen Anlage des in F i g. 1 dargestellten Systems.

Das in F i g. 1 dargestellte System besteht sendeseitig aus dem Multiplexer M1, aus dem Submultiplexer 5Ml, aus den Pufferspeichern P1, P2, P 3, aus dem Taktgeber TG1 und aus der sendeseitigen Übertragungseinrichtung S. Etnpfangsseitig besteht das System aus der empfangsseitigen Übertragungseinrichtung E, aus dem Multiplexer M 5, dem Submultiplexer SM 5, aus den Taktgebern TG 5, TG 6 und aus den Pufferspeichern P5,P6,P7.

Die Taktgeber TG1 und TG 5 sind autonome Taktgeber, die mit geringfügig verschiedenen und geringfügig von einer Sollfrequenz abweichenden Grundfrequenzen betrieben werden. Im Taktgeber TG1 werden durch Frequenzteilung die Taktsignale T, Ti, T2, T3, 74 erzeugt und im Taktgeber TG5 werden in Abhängigkeit von der dort vorhandenen Grundfrequenz durch Frequenzteilung die Taktsignale T5 und Γ6 erzeugt. Das Taktsignal Tl und das entsprechende Taktsignal Γ5 haben nur geringfügig unterschiedliche Frequenzen. In ähnlicher Weise unterscheiden sich die Taktsignale T2 und 7"6 nur geringfügig hinsichtlich ihrer Frequenzen. Hinsichtlich der Pufferspeicher Pi, P2, P5, P6, wird somit ein plesiochroner Betrieb vorausgesetzt. Aus dem über die Übertragungsstrecke U übertragenen Zeitmultiplexsignal werden mit Hilfe des Taktgebers 7TG 6 auf der Empfangsseite die sendeseitig erzeugten Taktsignale T, Ti, T2, T3, TA

wiedergewonnen.

Die über die Kanäle AC 1 und /C 2 zugeführten Daten liegen in vorgegebenen Bitrastern, weshalb die Kanäle KX und K 2 als Synchronkanäle bezeichnet werden können. Die Taktsignale TX bzw. T2 sind auf die entsprechende-¹ Bitraster abgestimmt, so daß bei der Übernahme der synchronen Daten in die Pufferspeicher PX bzw. P 2 kein Bitschlupf zu erwarten ist. Über die Ausgänge der Pufferspeicher P\ bzw. P 2 werden die Daten in den Multiplexer M1 übernommen und über die Übertragungseinrichtungen S, E dem empfangsseitigen Multiplexer M 5 zugeführt, von dem aus sie im Takt der Signale TX bzw. T2 in die Pufferspeicher P5 bzw. P6 eingespeichert und im Takt der Taktsignale TS bzw. T6 aus diesen Pufferspeichern ausgespeichert und über die Kanäle K 5 bzw. K 6 abgegeben werden. Bei diesem plesiochronen Betrieb wird außerdem vorausgesetzt, daß die über die Kanäle K X bzw. K 2 zugeführten Daten nicht pausenlos, sondern mit Zwischenpausen an die Pufferspeicher PX bzw. P 2 abgegeben werden und außerdem wird vorausgesetzt, daß die Kapazitäten der Pufferspeicher P5 bzw. P6 genügend groß sind, um die Bitrasterunterschiede auszugleichen, die durch die unterschiedlichen Taktfrequenzen der Signale TX und TS einerseits bzw. 72 und T% andererseits auftreten können. Zwecks einfacherer Darstellung sind in F i g. 1 nur zwei Synchronkanäle KX, K 2 und KS, K6 dargestellt, wogegen in der Praxis im allgemeinen eine wesentlich größere Anzahl derartiger Kanäle vorgesehen sind.

Bisher wurde anhand der F i g. 1 die Übertragung synchroner Daten beschrieben, wobei zusätzlich vorausgesetzt wurde, daß diese in vorgegebenen Bitrastern auftretenden Daten mit Zwischenpausen angeliefert und über die Übertragungsstrecke U übertragen werden. Um auch asynchron auftretende Daten übertragen zu können, sind die beiden Submultiplexer SMX und SM 5 vorgesehen. Es wird somit angenommen, daß über die Kanäle K 4 Daten zugeführt werden, die nicht in vorgegebenen Bitrastern liegen und die daher als asynchron bezeichnet werden. Beispielsweise kann es sich um Daten handeln, die nur durch ihre Binärwertwechsel übertragen werden, wobei es völlig gleichgültig ist, zu welchen Zeitpunkten diese Binärwertwechsel auftreten. Es kann sich auch um coderahmengebundene Daten handeln mit Startschritten, mit Informationsschritten und mit Stopschritten, wobei wieder angenommen wird, daß die einzelnen Startschritte die Informationsschritte und insbesondere die Stopschritte nicht in einem vorgegebenen Bitrahmen liegen. Mit Hilfe des Submultiplexers SAi 1 und mit Hilfe nicht dargestellter Pufferspeicher werden die über die Kanäle K 4 zugeführten asynchron auftretenden Daten in das Taktsystem des Taktgebers TG 1 übernommen, weil der Submultiplexer SMX mit dem Taktsignal T betrieben wird. Über den Ausgang des Submultiplexers SM X werden synchrone Daten abgegeben, so daß der Kanal K 3 ähnlich wie die Kanäle KX und K 2 als Synchronkanal bezeichnet werden kann. Bei Einspeisung der Daten über den Kanal K 3 über den

Pufferspeicher P3 in den Multiplexer M X ist daher kein Bitschlupf zu erwarten. Die über die Kanäle K 4 zugeführten Daten werden somit über die Übertragungsstrecke U zum Ausgang c des Multiplexers MS übertragen. Obwohl am Ausgang c, ähnlich wie an den Ausgängen a und b, synchrone Daten anfallen, gilt für die über den Ausgang c abgegebenen Daten nun nicht mehr die Voraussetzung, daß die Daten mit Zwischenpausen anfallen. Es ist vielmehr vorauszusetzen, daß über den Ausgang cim Rahmen des vom Submultiplexer SM X abgegebenen Multiplexsignals pausenlos abgegeben werden, so daß eine Anpassung an verschiedene Bitraster nicht mehr nur durch Verwendung von Pufferspeichern durchführbar ist, wie es im Fall der Pufferspeicher PS und P6 geschehen ist. Zur Vermeidung eines Bitschlupfes ist in diesem Falle der pausenlos übertragenen Daten der Submultiplexer SM 5 vorgesehen, über dessen Ausgänge die Daten an die Kanäle K 8 abgegeben werden, die den Kanälen K 4 entsprechen. Dabei werden die über den Ausgang cdes Multiplexers MS abgegebenen Daten mit dem Takt T3 in den Pufferspeicher P 7 eingespeist und im Gegensatz zur Taktung der Pufferspeicher PS und P6 mit dem gleichen Takt Γ3 an den Eingang des Submultiplexers SMS abgegeben. Während über die Kanäle K 5 und K 6 Daten im Takt von Taktsignalen TS und 7"6 abgegeben werden, die mit dem Taktgeber TC S erzeugt werden, werden über den Kanal K 7 Daten abgegeben im Takt des Taktsignals T3, das dem sendeseitig mit dem Taktgeber TC X erzeugten Taktsignal T3 gleicht Auch der Submultiplexer SM5 wird nicht mit einem Taktsignal des Taktgenerators TG 5 getaktet, sondern mit dem Taktsignal Γ des sendeseitigen Taktgenerators TG X, mit dem auch der Submultiplexer SMl getaktet wird. Über die Kanäle K 8 werden ähnlich wie über die entsprechenden Kanäle K 4 asynchron auftretende Daten abgegeben. Unter Verwendung der Submultiplexer SMl, SM5 und mit dem Pufferspeicher Pl und durch die spezielle Taktung dieses Pufferspeichers Pl und des Submultiplexers SM 5 ist es somit möglich, unter Verwendung einer plesiochron betriebenen Synchron-Datenübertragungsanlage — bestehend aus den beiden Multiplexern Ml, MS, aus den Übertragungseinrichtungen S, fund aus den Taktgebern TG 1, TC S — asynchron und pausenlos auftretende Daten zu übertragen, ohne daß Bitschlupf zu befürchten ist

Die über die Kanäle K 1, K 2, K 4 zugeführten Daten können über eine nicht dargestellte Vermittlungsanlage übertragen werden. In ähnlicher Weise können über die Kanäle KS, K 6, Ki Daten an eine nicht dargestellte Vermittlungsanlage zugeführt werden.

F i g. 2 zeigt eine Variante der in F i g. i empfangsseitig dargestellten Anlage. Gemäß F i g. 2 ist der Ausgang c des Multiplexers M 5 direkt mit dem Eingang des Submultiplexers SM 5 verbunden, so daß der in F i g. 1 dargestellte Pufferspeicher Pl nicht verwendet wird. Der Submultiplexer SM5 wird aber, wie im Fall der F i g. 1, nicht mit einem Taktsignal des Taktgebers TG 5, sondern mit dem Taktsignal T getaktet, mit dem auch der Submultiplexer SM1 getaktet wird.

Hierzu 1 Blatt Zeichnungen

Claims (3)

Patentansprüche:

1. Schaltung zur Übertragung von synchron und asynchron auftretenden Daten, von denen die synchron auftretenden Daten unter Verwendung eines plesiochronen Synchron-Datenübertragungssystems übertragen werden und dieses plesiochrone Synchron-Datenübertragungssystem gebildet wird aus einem sendeseitigen Multiplexer, der mehrere Eingänge und einen Ausgang besitzt, aus einem empfangsseitigen Multiplexer, der einen Eingang und mehrere Ausgänge besitzt, aus einem autonomen, sendeseitigen Taktgeber und einem autonomen, empfangsseitigen Taktgeber, deren Taktfrequenzen sich im allgemeinen geringfügig voneinander unterscheiden, wobei der Ausgang des sendeseitigen Multiplexers und eine sendeseitige Übertragungseinrichtung über eine Übertragungsstrecke und über eine empfangsseitige Übertragungseinrichtung mit dem Eingang des empfangsseitigen Multiplexers verbunden ist, dadurch gekennzeichnet, daß ein sendeseitiger Submultiplexer (SAM) vorgesehen ist, über dessen Eingänge asynchron auftretende Daten zugeführt werden, über dessen Ausgang synchron auftretende Daten im Rhythmus eines sendeseitigen Taktsignals (T) des autonomen sendeseitigen Taktgebers (TG 1) an einen der Eingänge des sendeseitigen Multiplexers (Mi) übertragen werden, daß ein empfangsseitiger Submultiplexer (SM 5) vorgesehen ist, dessen Eingang Daten von einem der Ausgänge des empfangsseitigen Multiplexers (M 5) zugeführt werden, und dem außerdem ein empfangsseitiges Taktsignal (T) zugeführt wird, das dem sendeseitigen Taktsignal (T) des sendeseitigen autonomen Taktgebers (TG i) gleicht, mit dem der sendeseitige Submultiplexer (SMi) getaktet wird, und über dessen Ausgänge die asynchron auftretenden Daten an empfangsseitige Teilnehmer weitergeleitet werden.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die empfangsseitige Übertragungseinrichtung (E) das Taktsignal (T) erzeugt, das jenem Taktsignal (7) gleicht, mit dem der sendeseitige Submultiplexer (SM 1) getaktet wird.

3. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß eine sendeseitige und/oder empfangsseitige Vermittlungseinrichtung vorgesehen ist, die ihre Daten über sendeseitige Kanäle (K 1, K 2, KA) an den sendeseitigen Multiplexer (Mi) abgibt und/oder die über empfangsseitige Kanäle (K 5, K 6, KS) Daten erhält, die über die Übertragungsstrecke (U)und über den empfangsseitigen Multiplexer (MS) übertragen wurden.