DE2509731A1 - Universelles schaltnetz zur verknuepfung binaerer schaltvariabler - Google Patents

Description

Anmelderin: Stuttgart, den 1. März 1975

Hughes Aircraft Company P 2981 S/kg

Centinela Avenue and

Teale Street

Culver City, Calif., V.St.A.

Universelles Schaltnetz zur Verknüpfung "binärer Schaltvariabler

Die Erfindung bezieht sich allgemein auf Kaskode-Schaltungen und insbesondere auf das Zusammenachalten und die Kombination von modularen, emitter-gekoppelten logischen Kaskode-Schaltungen, die vier Eingänge für binäre Schaltvariable haben, zu universellen Schaltnetzen, die alle "Verknüpfungen von vier Schaltvariablen sowie viele Schaltfunktionen mit mehr als vier Variablen in einer Zeit ausführen können, die derjenigen bei einem emittergekoppelten Schaltnetz vergleichbar ist.

./. 509839/0884

Universelle Schaltnetze die von Kaskode-Schaltungen und Lastzellen zur verschiedenartigen Verknüpfung von Schaltvariablen Gebrauch machen, wie sie hier offenbart sind, sind bisher nicht bekannt. Zwar ist die Verwendung von·emittergekoppelten Kaskode-Schaltungen in speziellen Schaltnetzen ixi der Rechnertechnik allgemein bekannt, .jedoch unterscheiden sie sich von dem erfindungsgemäßen Schaltnetz dadurch, daß sie nur eine kleine Klasse von Schaltfunktionen ausführen können, wie beispielsweise die Antivalenz für :wei Schaltvariable. Der Ausdruck universelles Schaltnetz bezieht sich auf ein Basis-Schaltnetz, das durch kleine Schaltungs- oder Programmänderungen zur Ausführung aller Sehaltfunktionen für eine bestimmte ganze Anzahl von Schaltvariablen ausführen kann, beispielsweise für ^ier Schaltvariable.

Verknüpfungsglieder wie IJlTD-, ODER-, NOR- und NAND-Glieder zur Verknüpfung von Schaltvariablen sind allgemein bekannt. Gruppen solcher Verknüpfungsglieder wurden zu modularen Einheiten kombiniert, die für universelle Schaltnetze verschiedener Art brauchbar waren und die für verschiedene Verknüpfungen eingerichtet werden konnten, indem lediglich die verschiedenen Verknüpfungsglieder in bestimmter Weise verbunden oder programmiert wurden. Einige dieser Verknüpfungsglieder-Gruppen wurden für die Verknüpfung von drei Schaltvariablen mit einstufiger Verzögerung eingerichtet und es wurden mehrere dieser modularen Einheiten kombiniert, um eine begrenzte Anzahl von Verknüpfungen von vier Schaltvariablen mit

509839/088^

einstufiger Verzögerung auszuführen_o Im allgemeinen werden jedoch mehrstufige Netzwerke benötigt, um alle Verknüpfungen von vier Schaltvariablen vornehmen zu können.

Ein bekanntes universelles Schaltnetzwerk für drei Schöltvariable macht von einem (TTL) Netzwerk von UND-Gliedern Gebrauch, das ein NICHT-Glied enthält, um die gewünschte Funktion und deren Komplement zu erzeugen. Dieses Schaltnetzwerk enthält mehrere NAND-Glieder, welche die Funktion erzeugen, und es wird ein NICHT-Glied benutzt, um das Komplement der Funktion zu bilden» Dieses universelle Schaltnetz kann zur Bildung aller Sehaltfunktionen von drei Variablen veranlaßt werden, indem einfach die Programmier- und Eingangsanschlüsse selektiv mit Signalen, welche das Niveau der logischen EINS oder dev logischen Null aufweisen, beaufschlagt und/oder in geeigneter Weiiu; miteinander verbunden werden. Bei diesem Schaltnetz sind zehn NAND-Glieder in sieben Stufen angeordnet, was zu einer erheblichen Verzögerung bei der Signalverarbeitung führt.

Ein weiteres, von Yau und Tang entwickeltes, universelles Schaltnetz für drei Schaltvariable umfaßt sieben ODER-Glieder und ein NICHT- oder NOR-Glied» Diese Verknüpfungsglieder sind in drei Stufen angeordnet. Dieses universelle Schaltnetz kann für alle Verknüpfungen von drei ochaltvariablen durch Programmieren von drei Programmi er-Anschlüs sen eingerichtet werden«. Dabei wird von

509839/088A

einer Duplizierung der Eingänge und einem NICHT-Glied Gebrauch gemacht. Dieses universelle Schaltnetz erzeugt nur komplementfreie Ausgangssignale und erfordert auch nur komplementfreie Eingangssignale.

Von Yau und Tang wurde auch ein universelles Schaltnetz für vier Schaltvariable entwickelt, das von zwölf, in drei Stufen angeordneten ODER-Gliedern und einem NICHT-Glied Gebrauch macht. Dieses Schaltnetz erfordert sieben Programmier-Anschlüsse und es erfolgt das Programmieren, indem die die Schaltvariablen darstellenden Eingangssignale auch den Programmier-Anschlüssen zugeführt werden, und durch die "Verwendung eines äußeren ITICHT-Gliedes. Die Anzahl der Programmier-Anschlüsse kann auf zwei reduziert werden, indem anstelle der einzelnen Programmier-Anschlüsse seriell angeschlossene Schieberegister verwendet werden» Die beiden restlichen Programmier-Anschlüsse dienen zur Steuerung der Schieberegister bzw. zur Eingabe der Daten.

Diese Schaltnetze haben gemeinsam verschiedene Nachteile, die einen hohen Leistungsbedarf, eine relativ lange Laufzeit vom Eingang zum Ausgang, eine hohe Leistungsverzögerung (power-delay product) und einen erheblichen Platzbedarf auf dem Substrat einer integrierten Schaltung umfassen. Die Fläche eines Silicium-Substrats, das für die Herstellung eines Schaltnetzes benötigt wird, ist zwangsläufig durch die Anzahl der Verknüpfungsglieder, aus denen ein Schaltnetz besteht, und der Anzahl der Transistoren, Widerstände und dgl. bestimmt, aus denen jedes_v Verknüpfungsglied besteht«. Alle die

509839/0884

vorstehend behandelten Schaltnetze erfordern mehrere Schaltstufen und mehrere Verknüpfungsglieder pro Stufe. Da viele Verknüpfungsglieder für jedes Schaltnetz "benötigt werden,ist der Leistungsbedarf hoch, da alle Verknüpfungsglieder mit Leistung versorgt werden müssen, ob sie benötigt werden oder nicht. Ein weiterer Nachteil der beschriebenen Schaltnetze besteht darin, daß das gesamte Schaltnetz nicht modular ist_o Dies bedeutet mit anderen Worten, daß ein in einem Schaltnetz nicht benutztes Verknüpfungsglied oder eine nicht benützte Schaltstufe nicht zur Verwendung in einem anderen Schaltnetz zur Verfügung steht.

In einem Aufsatz mit dem Titel "Logic Circuit Can Realize Any Boolean Function of Three Variables", veröffentlicht in Electronic Engineering, Novt.iaber 1970, beschreibt Ro M. Gascoigne ein universelles Schaltnetz, das eine Kaskode-Schaltung benutzt. Es wird dort angegeben, daß dieses Schaltnetz alle Verknüpfungen von drei Schaltvariablen ausführen kann» Das Schaltznetz von Gascoigne kann jedoch nicht als Modul zur Erstellung einer einzigen Stufe eines SchaltnoUzes für vier Schaltvariable benutzt werden, das nur eine einstufige Signalverzögerung aufweist ο Es kann jedoch einige, wenn auch nur einen kleinen Bruchteil, der Verknüpfungen von vier Sehaltfunktionen ausführen, wenn Programmier-Eingänge in Signal-Eingänge umgewandelt werden. Allgemein können die meisten Verknüpfungen von vier Schaltvariablen durch ein oder durch mehrere, parallel geschaltete Schaltnetze von Gascoigne

509839/0884

nicht realisiert werden, weil dieses Schaltnetz nicht die UND-Verknüpfung von vier Schaltvariablen ausführen kann.

Die höchste Geschwindigkeit von allen Verknüpfungsgliedern haben die emittergekoppelten Glieder (emitter coupled logic (EGL)), weil sie von Transistoren Gebrauch machen, die stets im ungesättigten Zustand arbeiten» Ein bekanntes emittergekoppeltes Glied wird auch als Stromschalt-Emitterfolger-£';haltung (current switch emitter follower circuit (CSEF) bezeichnet» Ein CSEF-Glied arbeitet als ODER- und als NOR-Glied. Es erzeugt infolgedessen ein Ausgangssignal der Funktion f und des Komplementes f der Funktion. Alle Schaltfunktionen für drei Variable können unter Verwendung von bis zu vier parallelen CSEF-Gliedern erzeugt werden, wenn deren NOR-Ausgänge zu einer ODER-Verknüpfung verdrahtet werden. Die verschiedenen Funktionen werden durch selektive Verbindung der verschiedenen ECL-Glieder erzeugt. Ein handelsübliches universelles Schaltnetz für drei Variable umfaßt vier getrennte NOR/ODER-ECL-Glieder«· Die NOR-Ausgänge sind zur ODER-Verknüpfung verdrahtet, während die ODER-seitigen Kollektoren, die normalerweise getrennte Emitterfolger speisen, statt dessen zu einer UND-Verknüpfung verdrahtet sind und das Eingangssignal für einen einzigen Ausgangs-Emitterfolger bilden. Dieses spezielle Schaltnetz hat eine Verlustleistung von etwa 100 mW bei unbelegten Eingängen und Ausgängen« Die Verzögerungszeit des Schaltnetzes beträgt etwa 2,5 ns zur gleichzeitigen Erzeugung der Funktion und deren Komplement.

509839/0884

Demgegenüber liegt der Erfindung die Aufgabe augrunde, ein universelles Schaltnetz anzugeben, das die Verknüpfung von drei und vier Schaltvariablen nach allen Sehaltfunktionen und außerdem von fünf und sechs Schaltvariablen nach einigen Schaltfunktionen gestattet« Dabei soll die Signalverzögerung durch das Schaltnetz nur eine Zeiteinheit betragen, die der Verzögerungszeit der meisten Stromschalt-Emitterfolger-Glieder ist. Weiterhin soll das erfindungsgemäße Schaltnetz für die Verknüpfung von drei oder vier Schaltvariablen erheblich weniger Leistung verbrauchen als andere EGL- oder sonstige, vergleichbare Schaltnetze, die mit der gleichen Geschwindigkeit arbeiten. Demgemäß soll das errindungsgemäße Schaltnetz eine bedeutende Verbesserung des Leistungs-Verzögerungs-Produktes mit sich bringen.

Durch die Erfindung soll auch ein Schaltnetz geschaffen werden, das miü einer minimalen Anzahl von Stufen und einer minimalen Anzahl von Verknüpfungs-Niveaus auskommt. Dabei sollen gleichzeitig zu den Funktionen von drei und vier Schalt-ariablen auch deren Komplemente zur Verfügung gestellt werden, ohne daß hierdurch zusätzliche Kosten verursacht werden.

Ein universelles Schaltnetz zur Verknüpfung binärer' Schaltvariabler, das die vorstehend genannten Forderungen erfüllt, ist nach der Erfindung dadurch gekennzeichnet, daß es eine Anzahl steuerbarer Zellen mit je vier mit je einem Anschluß verbundenen Strompfaden aufweist, daß ein erster dieser Strompfade eine erste, zwischen einen

509839/0884

ersten Anschluß und einen zweiten dieser Strompfade geschaltete erste Stromschalteinrichtung mit einer Anzahl Eingangsklemmen für ausgewählte Schaltvariable enthält, daß mit dem ersten und dem zweiten Strompfad eine zweite Stromschalteinrichtung gekoppelt ist, die eine Anzahl Eingangsklemmen für ausgewählte Schaltvaria"ble aufweist, daß ein dritter dieser Strompfade eine dritte, zwischen einen dritten Anschluß und den vierten dieser Strompfade geschaltete dritte Stromschalteinrichtung mit einer Anzahl Eingangsklemmen für ausgewählte Schaltvariable enthält, und daß mit ausgewählten Anschlüssen der steuerbaren Zellen die Eingänge einer ausgewählten Anzahl von Lastzellen verbunden sind, die je einen Eingang und einen Ausgang aufweisen.

Bei einer bevorzugten Ausführungsform der Erfindung enthält ein modulares Schaltnetz eine Anzahl von Kaskode-Zellen und eine Anzahl von Lastzellen, von denen jede Kaskode-Zelle eine Serienverbindung zwischen Oberpegel- und Unterpegel-Stromschaltern herstellt. Signaleingänge für den Oberpegel-Stromschaltteil der Kaskoden-Zelle werden durch zwei Vierfach-Transistoren gebildet, während- ein einziger Vierfach-Transistor den Eingang für den Unterpegel-Stromschalter bildet. Der Oberpegel-Stromschaltabschnitt hat vier Kollektorknoten, von denen vier Strompfade ausgehen. Von zentraler Bedeutung für den Aufbau des universellen Schaltnetzes nach der Erfindung sind die Möglichkeiten zur Herstellung

509839/088Λ

von Verbindungen zwischen den Kollektorknoten, den Kollektorknoten und den Eingängen der Lastzellen, den Eingängen und den Ausgängen der Lastzellen sowie zwischen Punkt ions eingängen des Schaltnetzes und verschiedenen, ausgewählten Eingängen der Kaskode-Zellen. Dabei können die Verbindungen sowohl zwischen den Anschlüssen verschiedener als auch den Anschlüssen gleicher Bauelemente hergestellt werden· Auf diese Weise ist eine Programmierung, d.h. eine Wahl der Punktion oder Punktionsklasse möglich, die von dem Schaltnetz ausgeführt werden soll. Einige der Kollektorknoten können zu einer UND-Verknüpfung verdrahtet und mit Lastzellen verbunden werden, um ein verdrahtetes Antivalenz-Glied zu bilden und sowohl die Funktion als auch deren Komplement zu liefern. Statt dessen kann ein einzelner Kollektorknoten mit einer einzelnen lastzelle verbunden werden, während andere Knoten zu einer UND-Verknüpfung verdrahtet und mit einer anderen Lastzelle verbunden werden, um ein verdrahtetes ODER-Glied zu bilden, das wiederum sowohl die Punktion als auch deren Komplement liefert. Darüber hinaus kann eine Anzahl Kaskoden-Zeilen in Kombination mit einer Anzahl Lastzellen in der Weise verwendet werden, daß die Ausgänge der Lastzellen zu einer ODER-Verknüpfung verdrahtet werden, um die ODER-Punktion der Ausgangssignale einer Vielzahl von Kaskoden-Z eilen zu liefern. Durch die Verwendung dieser Programmiertechnik und die selektive Zufuhr von Schaltvariablen zu den Eingängen der Kaskode-Schaltung kann eine Vielzahl von Kaskode-Zellen und eine Vielzahl von Lastzellen zur Erzeugung

509839/0884

aller Funktionen von vier Schaltvariablen und deren Komplementen mit einer "Verzögerung um eine Zeiteinheit und einem minimalen Leistungs-Verzögerungs-Produkt erzeugt werden. Darüber hinaus können auch andere Funktionen von mehreren Schaltvariablen realisiert werden.

Weitere Einzelheiten und Ausgestaltungen der Erfindung ergeben sich aus der folgenden Beschreibung der in der Zeichnung dargesLeuten Ausführungsbeispiele. Die der Beschreibung und der Zeichnung zu entnehmenden Merkmale können bei anderen Ausführungsformen der Erfindung einzeln für sich oder zu mehreren in beliebiger Kombination Anwendung finden. Es zeigen

Fig. 1 das schematische Schaltbild eines universellen Schaltnetzes nach der Erfindung mit einem Kaskode-Stromschalter und Lastzellen,

Fig. 2 eine Tabelle der Spannungen und Ströme, die in einer Kaskoden-Zellen-Lastzellen-Kombination auftreten,

Fig. 3 eine schematische Darstellung der verdrahteten UHD-Verknüpfung zwischen einer Kaskodezelle und einer Lastzelle,

Fig. 4- eine schematische Darstellung der verdrahteten ODER—Verknüpfung zwischen den Ausgängen von Lastzellen,

509839/0884

eine schematische Darstellung eines Schaltnetzes, welches das Äquivalent eines von zwei mit vier Eingängen versehenen UND-Gliedern gespeisten ODER-Gliedes, das als ODER-Sammelglied "betrachtet werden kann,

Fig. 6 die schematische Darstellung eines Netzwerkes mit zwei Kaskodezellen, das einem von vier mit ge vier Eingängen versehenen UND-Gliedern gespeisten ODER-Gliedes äquivalent ist, das als ODER-Zweifachsammelglied betrachtet werden kann,

Fig. 7 die schematische Darstellung eines Schaltnetzes, das einem von zwei mit je vier Eingängen versehenen UND-Gliedern gespeisten Antivalenz-Glied äquivalent ist, das als Antivalenz-Sammelglied bezeichnet werden kann,

Fig. 8 eine schematische Darstellung eines Schaltnetzes mit zwei Kaskodezellen, das einem von zwei Antivalenz-Gliedern, die ihrerseits jeweils von zwei mit vier Eingängen versehenen UND-Gliedern gespeist werden, gespeistes ODER-Glied äquivalent ist und das als ODER-/Antivalenz-Sammelglied betrachtet werden kann,

Figo 9 die schematische Darstellung eines typischen ODER-/Antivalenz-Netzwerkes nach der Erfindung, das einem ODER-Glied äquivalent ist, das von einem anderen ODER-Glied und einem Antivalenz-Glied gespeist wird, die ihrerseits wieder beide jeweils von zwei UND-Gliedern mit je vier Eingängen gespeist werden,

509839/0884

10 ein Flußplan, der die verschiedenen'typischen hardware-freien Transformationen veranschaulicht, die zur Erzeugung der Funktionen dienen, die zu der mit dem gleichen Schaltnetz realisierbaren Funktionsklasse gehören,

Fig. 11 eine Tabelle der Verknüpfungen mehrerer Kaskodenzellen welche die Erzeugung von fünfzig illassen von Schaltfunktionen ermöglichen,

Fig. 12 eine schematische Darstellung eines Netzwerkes zur Erzeugung der Paritätsfunktion für vier Variable,

Figo 13 eine schematische Darstellung eines Schaltnetzes zur Erzeugung eines UND-Gliedes für acht Variable und

Fig. 14· eine schematische Darstellung eines Schaltnetzes zur Verwendung als Verknüpfungsglied für zehn Variable.

Das in Fig. 1 dargestellte universelle Schaltnetz mit drei Eingängen enthält eine Kaskoden-Stromschaltzelle 10 und eine Anzahl Lastzellen 20a, 20b, 20c und 2Od, die beispielsweise durch eine Programmierung selektiv mit Kollektoren der Kaskodenzelle 10 verbunden werden können„ Eb versteht sich, daß die in Fig. 1 gezeigte Einheit, obwohl sie als Schaltnetz bezeichnet wird, in einer Weise

509839/0884

dargestellt ist, welche die Beschreibung der Kaskodenzelle und der Lastzellen und deren Wirkungsweise erleichtert, und daß die Kaskodenzelle und die Lastzelle Bausteine für ein Schaltnetz für zwei, drei, vier und mehr Eingangsvariable bilden. Die Kaskoden-Stromschaltzelle 10 enthält einen oberen Stromschaltabschnitt 11 mit vier Strompfaden, einen unteren Stromschaltabschnitt 4-5 Biit zwei Hauptstrompfaden, eine Stromquellenanordnung 14- und eine Bezugsspannungsanordnung 17· Die Stromquellenanordnung 14· enthält eine Stromquelle zur l⁵egelverschiebung und eine Schaltstromquelle 16. Die Bezugsspannungsanordnung 1? enthält zwei Spannungsquellen 18 und 19« Die Bezugsspannungsanordnung 17 kann außerhalb der Kaskodenzelle 10 verwirklicht sein. Zwei der oberen Strompfade 12a und 12b sind mit dem ersten Hauptstrompfad 12 verbunden, während die beiden anderen oberen Strompfade 13c und 13d mit dem zweiten Hauptstrompfad 13 verbunden sind.

Der obere Stromschaltabschnitt 11 enthält zwei Transistoren 22 und 23, deren -^asen miteinander verbunden aind_o Sie sind als KPN-Transistoren dargestellt, jedoch kann es sich statt dessen auch um PNP-Transistoren handeln. Die Basen der Transistoren 22 und 23 sind mit der ersten -Bezugsspannungsquelle 18 verbunden, die einen Nennwert von —1,3 V haben kann.» Die Emitter eines "Vierfach-Transistors 21 sind miteinander und auch mit dem Emitter des Transistors 22 verbunden«, Der Vierfach-Transistor 21 der dargestellten Schaltungsanordnung

509839/0884

"besteht aus einer Tranaistoranordnung, die gemeinsame Emitter und gemeinsame Kollektoren, jedoch individuelle Basen hat. Statt dessen kann der Transistor 21 aus vier Transistoren eines ausgewählten Typs aufgebaut sein, deren Emitter und deren Kollektoren miteinander verbunden sind. Die Basen des Vierfach-Transistors 21 bilden die X-Eingänge für den oberen Stromsehalter 11 die mit x~, x^, x~ und x^ bezeichnet sind. Der Vierfach-Transistor 21 bildet demnach ein ODEK-Glied als Eingang für den oberen Stromschalter 11_o Die Eingangssignale für die X-Eingänge können entweder eine logische Eins oder eine logische Null darstellen. Das Signal für eine logische Eins kann nominell -0,9 V betragen, während eine logische Null durch ein Signal von -1,7 V dargestellt werden kann. Zwischen die einzelnen Basen des Vierfach-Transistors 21 und eine negative Spannungsquelle Vjjvg, die beispielsweise eine Spannung von -5,2 V liefern kann, sind Widerstände 29 bis 32 geschaltet. Wenn an einen beliebigen der X-Eingänge das Signal für eine logische 1 angelegt wird, kann in dem Strompfad 12a ein Strom fließen, wenn auch noch andere Bedingungen erfüllt sind, die weiter unten behandelt werden.

Mit dem Emitter des Transistors 23 sind die Emitter eines weiteren Vierfach-Transistors 24 verbunden, der zu dem ersten Vierfach-Transistor 21 identisch sein kann. Die einzelnen Basen des Vierfach-Transistors 24- bilden die Y-Eingänge des oberen Stromschalters 11, die mit y_Q, jy,, y₂ ¹^ ^τχ bezeichnet sind_o

509839/0884

Der Vierfach-Transistor 24 bildet demnach ein ODER-Glied, dessen Ausgangssignal das andere Eingangssignal des oberen Stromschalters 11 bildet. Die Eingangssignale für die Y-Eingänge sind entweder im Zustand der logischen^ oder der logischen O₀ Die einzelnen Basen des Vierfach-Transistors 24 sind über Widerstände 33 bis 36 iait einer negativen Vorspannung V™? verbunden. V/enn einem beliebigen der Y-Eingänge des Vierfach-Transistors 24 ein Signal zugeführt wird, das einer logischen 1 entspricht, kann in dem Strompfad 13c ein Strom fließen, wenn auch noch gewisse andere Bedingungen erfüllt sind, die weiter unten beschriebf-n werden.

Die Transistoren 21 bis 24 bilden jeweils einen der Zweige 12a, 12b, 13 d und 13c des oberen Stromschalters. Die Kollektoren der vier Transistoren 21 bis 24 sind jeweils mit einem von vier Anschlüssen 25 bis 28 verbunden. Das Schaltnetz enthält einstellbare Schaltglieder oder dglo, die es ermöglichen, die verschiedenen Verbindungen zwischen den nachstehend beschriebenen Lastzellen und den Anschlüssen von einer oder mehreren Kaskodenzellen herzustellen, um dadurch teilweise die Schaltfunktionen zu programmieren, die das Schaltnetz ausführen soll₀

Der untere Stromschalter 45 enthält ein abgeglichenes Paar Transistoren 38 und 39, deren Emitter miteinander verbunden sind und die dazu dienen, den Stromfluß

509839/0884

zwischen den Hauptleitungen 12 und 13 zu schalten. Der Kollektor des Transistors 38 ist mit den Emittern der Transistoren 21 und 22 der oberen Schalteinrichtung verbunden, um den ersten Hauptstrompfad zu bilden. Der Kollektor des Transistors 39 ist mit den Emittern der Transistoren 23 und 24 der oberen Schalteinrichtung verbunden, um den zweiten Hauptstrompfad zu bilden. Die Emitter der Transistoren 38 "und 39 sind mit der Schaltstromquelle 16 verbunden. Die Basis des Transistors 39 ist mit der Bezugs Spannungsquelle 19 verbunden, die beispielsweise eine Nennspannung von -2,9 ^v an diese Basis anlegt. Der gemeinsame Emitter eines Vierfach-Transistors 37 j der den oben beschriebenen Vierfach-Transistoren 21 und 24 gleich ist, ist mit der Basis des Transistors 38 über irgend ein bekanntes Glied zur Peg elver Schiebung verbunden, beispielsweise über eine Diode 40. Die Basis des Transistors 38 ist außerdem mit der zur Pegelverschiebung dienenden Stromquelle 15 verbunden. Die Diode 40 oder ein anderes geeignetes Glied erzeugt eine negative Spannungsverschiebung zwischen dem Emitter des Vierfach-Transistors 37 und der Basis des Transistors 38, damit der Transistor 38 den Zweig bestimmt, in dem der Schaltstrom Ι<™, fließt. Der gemeinsame Kollektor des Vierfach-Transistors 37 ist mit Masse oder irgend einer geeigneten Spannungaquelle verbunden. Die einzelnen Basen des Vierfach-Transistors 37 bilden die Z-Eingänge Zq, Z₇J, Z₂ und z, für die unteren Schalttransistoren und 39· Mit den einzelnen Basen des Vierfach-Transistors sind Widerstände 41 bis 44 verbunden, die andererseits mit

509839/0884

der Vorspannungsquelle V-g-g verbunden sind. Wenn ein Eingangssignal, das für eine logische 1 charakteristisch ist, irgend einem der Z-Eingänge zugeführt wird, so fließt der Schaltstrom Igm durch den ersten Hauptstromzweig 12. Demgemäß bildet der Vierfach-Transistor 37 ein durch eine ODER-Verknüpfung gewonnenes Eingangssignal für den unteren Stromschalter.

Das Schaltnetz umfaßt weitere einstellbare Einrichtungen, die es ermöglichen, die verschiedenen und unterschiedlichen Verbindungen zwischen den X-, Y- und Z-Eingängen eines Kaskoden-Zelle sowie zwischen diesen Eingängen und den X-, Ύ- und Z-Eingängen einer Vielzahl anderer Kaskodenzellen sowie zwischen geeigneten und ausgewählten dieser Eingänge und einem bestimmten Satz von Signaleingängen des Schaltnetzes in noch zu beschreibender Weise herzustellen, um einen Teil der Programmierung der Sehaltfunktion des gesamten Schaltnetzes zu bewirken. Dabei ist auch dafür Sorge getragen, daß die verschiedenen Eingänge der Kaskodenzelle in ausgewählter Weise mit den Ausgängen von einer oder mehreren Lastzellen verbunden werden können, damit diese Eingänge durch ein konstantes, für eine logische charakteristisches Eingangssignal vorgespannt werden, wie es im folgenden noch beschrieben wird, um ebenfalls zur Programmierung der gewünschten Schaltfunktion beizutragen .

509839/0884

Die Lastzelle 20a enthält einen als Emitterfolger geschalteten Transistor 52 und eine Klemmschaltung, die einen anderen als Emitterfolger geschalteten Transistor 51 enthalten kann, dessen Emitter beispielsweise mit der Basis des Transistors 52 und einem Ende eines Lastwiderstandes 53 verbunden ist. Das andere Ende des Lastwiderstandes 53 und die Kollektoren der Transistoren 51 und 52 sind mit Masse oder einer geeigneten Speisespannung verbunden. Mit der Basis des Transistors 51 ist eine Bezugsspannungsquelle 54- verbunden. Unabhängig von ihrem Aufbau hat die Klemmschaltung den Zweck, am Emitter des Transistors 52 den Signalpegel einer logischen 0 aufrechtzuerhalten, wenn der Lastwiderstand 53 von mehr als einem Schaltstrom durchflossen wird, und weiterhin eine Sättigung der Transistoren des oberen Stromschaltabschnittes zu vermeiden, also beispielsweise der Transistoren 21 bis 24. Der Emitter des Transistors 52 ist mit einem Ausgang 55 verbunden.

Die Lastzellen 20b 20c und 2Od können den gleichen Aufbau haben wie die Last zelle 20a und brauchen daher nicht näher beschrieben zu werden. Die Lastzellen können mit vorbestimmten Anschlüssen 25 bis 28 von Kaskodenzeilen verbunden sein, je nach der Art der zu verwirklichenden Schaltfunktion.

Das Schaltnetz enthält weitere Einrichtungen zur Herstellung aller geeigneten Verbindungen zwischen den Ausgängen verschiedener Lastzellen, um ebenfalls einen

509839/0884

Teil der Programmierung der gewünschten Schaltfunktion zu ermöglichen, wie es nachstehend beschrieben wird.

Es sei erwähnt, daß die Lastzelle 20c, die für ein oder mehrere solcher Lastzellen charakteristisch'ist, für zwei oder mehr Emitterfolger eingerichtet ist, deren Basen mit dem unteren Ende des LastwiderStandes verbunden sind, der auch mit dem Zelleneingang verbunden ist. Die Vervielfachung der Emitterfolger ermöglicht eine Vervielfachung der Ausgänge der Lastzellen, so daß eine verdrahtete ODER-Verknüpfung mit den Ausgängen anderer Lastzellen möglich ist, um neue,komplizierte Schaltfunktionen zu bilden, während andere Emitterfolger in der ursprünglichen Lastzelle, die nicht so verbunden sind, die originale Schaltfunktion für die Zufuhr zu den Eingängen anderer Schaltungseinheiten ermöglichen. Je nach den Erfordernissen kann jede Kombination von Einzel- und Mehrfach-Emitterfolgern in den Lastzellen verwendet werden«.

Es sei ferner darauf hingewiesen, daß in der Lastzelle 2Od, die auch für eine oder mehrere Lastzellen charakteristisch ist, für eine Basisentkopplung Sorge getragen ist. Diese Entkopplung erfolgt mittels eines zusätzlichen Transistors 66, dessen Basis eine konstante Spannung erhält, die durch eine Spannungsquelle 63 veranschaulicht ist. Der Emitter dieses Transistors ist mit dem Eingang der Lastzelle verbunden, während der Kollektor mit dem gemeinsamen Punkt verbunden ist, an den der Emitter des Klemmtransistors 64-, der Lastwiderstand 67 und die Basis des Ausgangs-Emitterfolgers

509839/0884

augeschlossen sind. Die Klemm-Bezugsspannungsquelle 61, der Lastwiderstand 6?, der Ausgangs-Emitterfolger 65 und die Speisespannungsquelle 62 sind in ihrer Funktion äquivalent zu den entsprechenden Bauelementen der Lastzelle 20a_o Die Werte der Speisespannung V^₀ und der Klemmspannung können jedoch von den oben vorgeschlagenen Werten abweichen, wenn es erforderlich ist, um die Gesamtfunktion des Schaltnetzes zu bewahren«, Statt dessen können Änderungen der internen Bezugspegel in bezug auf die Kaskoden-Stronisehalteinrichtung erfolgen.

Die Signallaufzeit in den verschiedenen Konfigurationen des Schaltnetzes, die später im einzelnen behandelt werden, kann bei Verwendung von Lastzellen ohne Decodierung an gemeinsamer Basis wie folgt ausgedrückt werden:

q ^{+ K}S^CS> ^mit t _d = Verzögerung im Kaskoden-Stromschalter

Verzögerung im Emitterfolger und durch parasitäre Kapazitäten in der Lastzelle, die am Lastwiderstand auftreten, verursachte Verzögerungen,

Lastwiderstand

dem Lastwiderstand aufgeprägte Kapazität bei Anschluß des Kollektors von nur einem Viesfach-Transistor,

Anzahl aller mit dem Eingang einer Lastzelle verbundenen Kollektoren,

dem Lastwiderstand aufgeprägte Kapazität bei Anschluß eines einfachen Transistors und

Anzahl der angeschlossenen Kollektoren von einzelnen Transistoren.

509839/0884

Bei den verschiedenen Schaltnetz-Konfigurationen ist die Anzahl der Kollektoren von Einfach- und Vierfach-Transistoren, die an einen Eingang einer Lastzelle angeschlossen sind, bei der Verwirklichung von Schaltfunktionen für vier Variable relativ klein_o Infolgedessen bleibt die gesamte Verzögerung derjenigen von üblichen ECL-Netzwerken vergleichbar, die auch von speziellen, festen, internen Schaltungen für verdrahtete UND-Verknüpfungen Gebrauch machen können_o Wenn jedoch Schaltfunktionen für eine größere Anzahl von Variablen verwirklicht werden, indem die Anzahl der an einen Kollektorknoten angeschlossenen Kollektoren zur verdrahteten UHD-Verknüpfung erhöht wird, dann würde die Gesamtverzögerung ebenfalls erhöhte

Wenn jedoch Lastzellen mit einer Entkopplung der gemeinsamen Basis benutzt werden, wird die von den Kollektorknoten der Kaskode-Stromschalter gesehene Impedanz, die an den Eingang der Lastzellen angeschlossen ist, vom V/ert R-j^ um wenigstens eine Größenordnung reduziert· Infolgedessen wird die Gesamtverzögerung in gleichem Maße reduziert und bleibt nahezu konstant, wenn zugelassen wird, daß die Anzahl der miteinander verbundenen Kollektoren auf beispielsweise zehn oder fünfzehn ansteigt»

Die oben erwähnten Transistoren können NPK- oder PNP-Transistoren sein, sind aber auch nicht auf bipolare Transistoren beschränkt, sondern es sind gleichermaßen

509839/0884

Feldeffekttransistoren und Dreifach-Diffusionstransistoren anwendbar, Statt dessen können auch andere dreipolige Bauelemente, wie beispielsweise Josephson-, Gunn- oder magnetische Bauelemente, insbesondere magnetische Blasen-Bauelemente, die ähnliche Charakteristiken haben wie Transistoren, verwendet werden. In der vorausgegangenen und der noch folgenden Beschreibung werden Angaben über die Betriebsweise, logische Pegel, Versorgungs- und Bezugsspannungen usw. nur zur Erläuterung gemacht. Allgemein können andere geeignete Spannungen verwendet werden, wie es die Natur der eingesetzten Bauelemente verlangt, wie es für den Fachmann selbstverständlich ist. Die grundlegende Arbeitsweise der aus Easkodenzelle und Lastzelle bestehenden Anordnung wird nun anhand der Fig. 1 und 2 erläutert. Fig. 2 ist eine Tabelle, welche die Zustände der Eingangsspannungen an den X-, Y- und Z-Eingangen, die Kollektorströme der unteren Transistoren 58 und 39» die Kollektorströme und -spannungen der oberen Transistoren 21 bis 24-sowie die Ausgangszustände der Lastzelle 20a, 20b, 20c und 2Od angibt. Für die nachfolgende Diskussion sei angenommen, daß Jeder der Kollektoranschlüsse 25 bis 28 mit einem Eingang 56 eines der verschiedenen Lastzellen 20a bis 2Od verbunden ist. Bei dem veranschaulichten Beispiel wird eine logische 1 oder ein "V/ahr"-Zustand durch einen hohen Spannungspegel von -0,9 V angezeigt, während ein logischer Null- oder "Falsch"-Zustand von einer niedrigen Spannung von -1,7 V charakterisiert wird. Der Schalt strom I_OTTT von etwa 4- mA fließt

509839/0884

in jedem Augenblick nur in einem der vier Strompfade 12a, 12b, 13c oder 13d des oberen Teils, je nachdem, welcher von den X-, Y- oder Z-Eingangszuständen einen 0,8 V Spannungsabfall an einem der Lastwiderstände 53 in einer der Lastzellen hervorruft» Der Schaltstrom fließt dann durch einen der "beiden unteren Stromzweige 12 oder 13, je nach dem Zustand des Eingangssignals Z₀ Bei einem entsprechenden dastand der Eingangssignale für die X-, Y- und Z-Eingänge fließt der Schaltstrom Ir.™ beispielsweise von der ersten Lastzelle 20a über den Kollektoranschluß 25, den Strompfad 12a, den Hauptstrompfad 12 zur Schalt-Stromquelle 16.

Wenn zu Beginn allen Eingängen X, Y und Z Eingangssignale mit niedrigem logischem Pegel zugeführt werden, ist die Kaskodenzelle in einem Ruhezustand und es fließt der Schaltstrom Ig^ über die Lastzelle 2Od, die mit dem Kollektoranschluß 27 verbunden ist· Wenn keine Eingangs— signale angelegt sind, dann fließt unter diesen Bedingungen ein Bchaltstrom durch den Lastwiderstand 53 in die Lastzelle, der die Spannung am Ausgang 55 ^auf ~1»7 V absinken läßt, wobei es sich um den "Falsch"- oder Null-Zustand handelt. Der Strom fließt im mit 13d bezeichneten Strompfad entlang und gelangt über den Haupt-ütrompfad 13 in die Stromquelle 16. Von den Lastzellen 20a bis 20c wird der logische Eins-Zustand angezeigt.

Wenn ein für eine logische 1 oder den "Wahr"-Zustand charakteristisches Eingangssignal einem oder mehreren

509839/0884

der Z-Eingänge z_Q, ζ ^ z~ oder z^, die bisher nicht angeschlossen waren, zugeführt wird, dann leiten einer oder mehrere der Transistorelemente des Vierfach-Transistors 37· Dadurch wird die Diode 40 oder eine äquivalente Anordnung zur Pegelverschiebung in Durchlaßrichtung vorgespannt, wodurch der Transistor 38 zum Leiten gebracht wird. Wenn statt dessen ein oder mehrere Z-Eingänge angeschlossen werden, Jedoch der Signalpegel ursprünglich im logischen NuIl-Zustand war und er daraufhin in den hohen oder Eins-Zustand übergeht, dann findet die gleiche Stromübertragung statt, Jedoch bleiben hier die Diode und der Eingangstransistor vor und nach dem Übergang leitend. Da der Emitter des Transistors 38 auf einer höheren Spannung liegt als derjenige des Transistors 39» wird der Stromfluß in dem Hauptstromzweig 13 unterbrochen und es fließt der Schaltstrom I_o,y nun durch den Hauptstromweg 12. Der Strom fließt infolgedessen von der Lastζeile 20b über den Strompfad 12b in den Hauptstrompfad 12. Dieser Stromfluß führt zu einem "Falsch"- oder Null-Ausgangs signal an der Last zelle 20b und logischen "Wahr"- oder Eins-Signalen an den Ausgängen aller anderen Lastzellen. Es sei bemerkt, daß, solange einem der Z-Eingänge ein Signal im "Wahr"-Zustand zugeführt wird, der Strom nur den Hauptstrompfad 12 durchfließen wird, unabhängig von dem Pegel an den Y-Eingängen, weil der Zustand der Eingangssignale an den Z-Eingängen dominierte

Wenn ein Eins- oder "Wahr"-Signal sov/ohl den ^- als auch den Z-Eingängen zugeführt wird, dann fließt der

509839/0884

Strom über den oberen Strompfad 12a und den Hauptstrompfad 12ο Ein hohes Signal an irgend einem der X-Eingänge bewirkt, daß der Vierfach-Transistor 21 leitet und den Schaltstrom I von der Lastzelle 20a über den Kollektoranschluß 25 über den Pfad 12a in den Hauptstrompfad 12 leitete Dadurch nimmt das Ausgangssignal der Lastzelle 20a den Zustand einer logischen Null oder -1,7 V an.

Wenn ein Eins- oder "Wahr"-Signal einem der Y-Eingänge zugeführt wird und an keinem der Z-Eingänge ein Signal im Eins-Zustand anliegt, fließt der Schaltstrom I über den Strompfad 13c in den Hauptstrompfad 13„ Das Signal im "Wahr"-Zustand, das den Y-Eingängen zugeführt wird, macht den Vierfach-Transistor 2A- leitend, so daß über den Kollektoranschluß 28 von der Lastzelle 20c abgeführt wird. Die Ausgangsspannung der Lastzelle 20c ist infolgedessen im "Falsch"-Zustand oder beträgt -1,7 V. Die anderen Ausgangsspannungen sind im "Wahr"-Zustand, denn es fließt in den anderen Z_weigen kein Strom. Es sei darauf hingewiesen, daß dann, wenn der Schaltstrom I im zweiten Hauptstrompfad 13 fließt, ein "Wahr"-Eingangssignal an den X-Eingangen unwirksam ist, um einen Stromfluß im ersten Hauptzweig 12 zu bewirken« Infolgedessen fließt, wenn einem der Z-Eingänge ein Signal im "Wahr"-Zustand zugeführt wird, ein Strom nur im Hauptstrompfad 12, unabhängig von irgendwelchen EingangsSignalen, die den Y-Eingängen zugeführt werden. Wenn den Z-Eingängen keine Signale im "Wahr"'Zustand zugeführt werden, fließt der Strom nur in dem Hauptstrompfad 13, unabhängig von Eingangssignale, die an den X-Eingängen anliegen.

509839/0884

Bine verdrahtete oder implizite UND-Verknüpfung wird nun anhand H¹Xg. 3 beschrieben· Gemäß Fig. 3 ist der Anschluß 56 einer Lastzelle 20 mit mehreren Kollektoranschlüssen verbunden. Diese Kollektoranschlüsse können zu -der gleichen oder zu verschiedenen Kaskodezellen gehören« Angenähert kann durch den Laatwiderstand R der Lastzelle 20, auch wenn er mit mehreren Kaskodeschaltern verbunden ist, nur ein Schaltstrom fließen» Selbst wenn mehr als ein Kaskodeschalter Strom zieht, dann nimmt die Klemmschaltung den gesamten, über einen Schaltstrom hinausgehenden Strom auf. In Abhängigkeit von den Zuständen an den X-, Y- und Z-Eingängen fließt ein Schaltstrom nur durch einen Kollektoranschluß jeder angeschlossenen Kaskodezelle. Die Lastzelle wird ein Ausgangssignal im "Wahr"- oder Eins-Zustand so lange liefern, wie über keinen der mit der Lastzelle 20 verbundenen Kollektoranschlüsse Strom fließt. Wenn jedoch ein Schaltstrom I in einem oder mehreren der mit den

S W

Kollektoranschlüssen verbundenen Strompfaden fließt, liefert die leitende Lastzelle ein Ausgangssignal im Null- oder "]Palsch"-Zustand. Diese Verbindung bildet eine implizite oder verdrahtete TIND-Verknüpfung.

Fig. 3b zeigt eine Kaskodezelle 10, deren Ausgänge A und C sowie B und D zu einer verdrahteten UND-Verknüpfung verbunden sind. Jede verdrahtete UND-Verknüpfung ist mit einer Lastzelle 20a bzw. 20b zu dem anhand Fig. 7 erläuterten Zweck verbunden.

509839/0884

Eine verdrahtete oder implizite ODER-Verknüpfung wird nun anhand Fig. 4 erläutert. Fig. 4 zeigt Schalt-Stromquellen 16a, 16b und 16c, welche die Ströme darstellen, \?elche die entsprechenden Kaskodezellen durchfließen. Die Kollektsranschlüsse der Kaskodezellen sind mit entsprechenden Lastaellen 20a bis 2On, "beispielsweise 20a "bis 20c, verbunden. Die Last zellen sind hier zur Vereinfachung ohne Klemmschaltungen dargestellt. Die Ausgänge 55 dieser Lastzellen sind zur Bildung der verdrahteten ODER-Verknüpfung miteinander verbunden. Wenn alle Schalter geschlossen sind und alle Lastzellen wenigstens vom Schaltstrom I durchflössen sind, sind

SW

die Ausgangssignale aller Lastzellen im Null- oder "Falsch"· Zustand. Wenn in wenigstens einem Stromzweig ein Schaltstrom I fließt, dann hat wenigstens eine der Lastzellen ein Ausgangssignal im Eins- oder "Wahr"-Zustand. Daher ist auch das Ausgangssignal der verdrahteten ODER-Verknüpfung im ¹¹W. ur"-Zus'tand. Demgemäß sind die Ausgänge der Lastzellen zur Bildung einer verdrahteten ODER-Verknüpfung miteinander verbunden.

Fig. 5 veranschaulicht eine spezielle Kombination von Kaskodenzelle 10 und zwei Lastzellen 20a und 20b zur Bildung einer Schaltungsanordnung, die einem ODER-Glied äquivalent ist, das von zwei UND-Gliedern mit vier Eingängen gespeist wird und das als ODER-Sammelglied (bussed-OR-gate) betrachtet werden kann. Die Lastzelle 20a liefert die Ausgangsfunktion f, während die Lastzelle 20b die Komplementfunktion f liefert.

509839/0884

Der Kollektoranschluß A ist mit dem Eingang der Lastzelle 20 verbunden, der dem Anschluß 56 der Lasztelle 20a nach Fig. 1 entspricht. Die Lastzelle 20 ist zur Vereinfachung als einfache Emitterfolgerstufe dargestellt. Die Kollektoranschlüsse B und D sind zu einer UIID-Knüpfung verdrahtet und mit dem Eingang der zweiten Lastzelle 20b verbunden. Der Kollektoranschluß G ist mit Masse verbunden und bildet einen Rückweg für einen Ruhestrom, wenn die Kaskodeschaltung für das Zuführen eines Ruhestromes eingerichtet ist. Andernfalls kann der Kollektoranschluß C einfach unbeschaltet bleiben. Zum Zweck der Diskussion sei angenommen, daß jeder Eingang X, Y und Z in Fig. 5 für vier individuelle Eingänge x_Q, X₁, X₂, X₅, y_Q, y₁, y₂, y_? und z_Q, Z₁, Z₂, z, charakteristisch ist.

Für den vorliegenden speziellen Fall wird also angenommen, daß der Kollektoranschluß C entweder mit Masse verbunden oder nicht geschaltet ist und daß Y-Eingangssignale nicht benutzt werden, also y~ = y₁ Jp - Ύ-ζ -logische Null. Das universelle Schaltnetz, das gemäß Fig. 5 programmiert ist, ist demgemäß in der Lage, Schaltfunktionen Tnit drei und vier Variablen der folgenden Form zu liefern:

f = X + Z
mit

X = X₀ + X₁ + x₂ + X₅,

Y=O und Z = Zq + ¹Zy, + Zp + z-z, wobei "+" eine ODER-Verknüpfung bezeichnet»

509839/0884

Dann ist f = XqX^

wenn die Aufeinanderfolge von zwei oder mehr Schaltvariablen, eine UND-Verknüpfung bezeichnet„

Die vom Ausgang der Lastzelle 20b gebildete Funktion ist

f = X + Z =
oder

I = X-Z =

was leicht als Komplement der vom Ausgang der Lastzelle 20a gebildeten Funktion erkennbar ist·

Um nun zu zeigen, daß das Schaltnetz nach Fig. 5 das logische Äquivalent eines ODER/NOR-Gliedes ist, das von zwei "UND-Gliedern mit vier Eingängen gespeist wird, sei angenommen, daß den Eingängen x_Q, X_x., X₂, x^ und Z₀, Z_x,, z₂, Z₇, die logischen Variablen a, b", c, d bzw. ¥, f, g, Ii zugeführt werden. Nach obigem ist f = X + Z~ und infolgedessen f = abcd + efgh, was gleich der ODER-Verknüpfung von zwei UND-Verknüpfungen von je vier Variablen ist. Es wurde bereits gezeigt, daß das Ausgangssignal der zweiten Lastzelle das Komplement des von der ersten Lastzelle erzeugten Ausgangssignales ist. Infolgedessen muß es bei diesem Ausführungsbeispiel die NOR-Verknüpfung von zwei UND-Verknüpfungern von je vier EingangsSignalen sein. Endlich ergibt sich die allgemeine

509839/0884

~ 30 -

Anwendbarkeit des Schaltnetzes bei der Synthese einiger Funktionen mit vier und weniger Variablen aus der Feststellung, daß eine Anzahl solcher Funktionen zwei und weniger Produktglieder in ihren Minimalsummen der Produktexpansion aufweisen. Eine solche Funktion ist beispielsweise qrst + qrs = h. Sie kann durch das Schaltnetz nach Fig. 5 verwirklicht werden, in dem die Signale q, r, s, t mit den x_Q, χ., x₂, x,-Eingängen und die Signale q, r, 's mit beliebigen drei der Eingänge Zq, Z^, Zp, z^ verbunden werden.

Bei dem durch Fig. 5 veranschaulichten allgemeinen Fall ist bemerkenswert, daß eine Kaskodenzelle und zwei Lastzellen eine Sehaltfunktion für vier Variable bilden kann, bei der eine (disjunktive) Produktsummen-Expansion stattfindet, wie sie oben durch den Ausdruck der Ausgangszustände f und f als Funktion der Eingangszustände X und Z angegeben ist. Es ist weiter beachtenswert, daß es zum Erzeugen einer ODER-Samme!verknüpfung erforderlich ist, ein oder mehr Lastzellen mehr zu haben als Kaskodezellen.

Die allgemeine Regel zur Verbindung von Kaskodezellen und Lastzellen zur Bildung eines Schaltnetzes, das einem von UND- Gliedern gespeisten ODER-Glied äquivalent ist, besteht darin, daß der Kollektoranschluß A mit einer ersten Lastzelle verbunden wird, die Kollektoranschlüsse B und D mit einer zweiten Lastzelle verbunden werden und der Kollektoranschluß G entweder zur Bildung eines Rückweges für einen Ruhestrom mit Masse verbunden oder andernfalls nicht beschaltet wird.

509839/0884

Die erste Lastzelle liefert die Ausgangsfunktion und die zweite Lastzelle die Komplementfunktion. Die logischen Komplemente der Signale, die den UND-Gliedern in einer Äquivalentschaltung zugeführt würden, werden den X- und Z-Eingängen der Kaskodezelle zugeführt, deren Y-Eingänge nicht angeschlossen oder im -Zustand einer logischen UuIl gehalten werden. Es versteht sich ferner, daß das "beschriebene Schaltnetz, wenn es mit anderen Eingangssignalen versorgt wird, beispielsweise mit den Komplementen eines Teiles Mer aller Signale, und/oder wenn die Rolle der Ausgänge vertauscht wird, Punktionen der gleichen Äquivalenzklasse erzeugen wird. Das System der Äquivalenzklassen wird später noch beschrieben.

Fig. 6 veranschaulicht eine weitere Kombination von Kaskodezellen und Lastzellen, die von zwei Kaskode— zellen 10a und 10b und drei Lastzellen 20a, 20b und 20c zur Bildung eines Schaltnetzes Gebrauch macht, welches das logische Äquivalent zu einem ODER-Glied bildet, das durch vier UND-Glieder mit je vier Eingängen gespeist wird. Das Schaltnetz erzeugt Sehaltfunktionen mit drei und vier Variablen und kann als ein ODER-Doppelsammelglied betrachtet werden.

Die Kollektoranschlüsse A_x, und A^ sind mit der Lastzelle 20a bzw. 20b verbunden. Die Ausgänge dieser Lastzellen sind zum Erzeugen der Ausgangsfunktion zu einer ODER-Verknüpfung verdrahtet. Die Kollektoranschlüsse B^-, D^, Ί$2 und Dp sind zu einer UND-Verknüpfung verdrahtet

509839/0884

und mit der Lastzelle 20c verbunden, um die Komplementfunktion f zu bilden. Die Kollektoranschlüsse C₁ und C₂ sind mit Masse verbunden, um eine geeignete (positive) Versorgungsspannung als Rückweg für Ruheströme zu bilden, wenn solche Ströme vorgesehen sind. Andernfalls werden diese Kollektoranschlüsse nicht beschaltet.

Wenn das universelle Schaltnetz gemäß Fig. 6 geschaltet oder programmiert ist, kann es logische Funktionen der folgenden Form bilden:

(Z₁ + X₁) +

^Z2

x10	+	X11	+	X12	+
Z20	+	Z21	+	Z22	+
X20	+	X21	+	X22	+

und

Das nach Fig. 6 geschaltete oder programmierte Schaltnetz erzeugt gleichzeitig die Komplementfunktion f ohne zusätzliche Verknüpfungen. Die Komplementfunktion ist

z₂)_o

509839/0884

_ 33 -

Um nachzuweisen, daß das Schaltnetz nach Fig. 6 einem Schaltnetz äquivalent ist, das aus vier UND-Gliedern mit je vier Eingängen besteht, welche ein ODER/NQR-Glied mit vier Eingängen speisen, sei angenommen, daß die logischen Signale abcd, efgh, j k Ip, rstu jeweils einem der Eingänge X^₀, x,^,

3' ^x20* ^X21' ^X22* ^X23 ^¹¹¹^ ^z20* ^Z21* ^Z2?' ^Z23 zugeführt werden. Dann ist X,, = abcd, Z^, = efgh, Xp ⁼ D-^Ip und Zp = rstu. Demgemäß ist f = abcd + efgh + jklp + rstu. Aus dem vorstehenden allgemeinen Ergebnis für die am gemeinsamen Ausgang der Emitterfolger der Lastzellen 20a und 20b gebildeten Funktion f folgt, daß die Komplementfunktion f die am Ausgang der Lastzelle 20c gebildet wird, der Punktion äquivalent sein muß, die von einem NOR-Glied unf vier UND-Gliedern mit je vier Eingängen gebildet wird. Es sei erneut bemerkt, daß zur Erzeugung der obigen Punktion die Anzahl der benötigten Lastzellen uia Eins größer ist als die Zahl der Kaskodezellen.

Figo 7 veranschaulicht eine Kaskodezellen-Lastzellen-Anordnung, die von einer Kaskodenzelle 10 und zwei Lastzellen 20a und 20b Gebrauch macht, um ein Schaltnetz zu bilden, das logisch einem Antivalenz-Glied äquivalent ist, das von zwei UND-Gliedern mit je vier Eingängen gespeist wird. Das Schaltnetz kann auch als Antivalenz-Sammelglied betrachtet werden.

509839/08 84

Die Kollektoranschlüsse A und D sind zu einer MD-Verknüpfung verdrahtet und mit der Lastzelle 20a verbunden, um die Ausgangsfunktion f zu bilden. Die Kollektoranschlüsse B und C sind ebenfalls zu einer ütlD-Verknüpfung verdrahtet und mit der zweiten Lastzelle 20b· verbunden, um gleichzeitig die Komplementfunktion f zu bilden. Die X-Signaleingänge sind mit den Y-Signaleingängen verbunden»

Die allgemeine Regel für die Verbindung von Kaskodezellen und Lastzellen zur Bildung eines Antivalenz-Sammelgliedes besagt, daß die Kollektoranschlüsse A und D miteinander und mit einer ersten Lastzelle und die Kollektoranschlüsse B und 0 miteinander und mit der zweiten Lastzelle zu verbinden sind. Die zweite Laatzelle liefert die Komplementfunktion₀ Weiterhin sind bei einem Antivalenz-Glied die X- und Y-Eingänge miteinander verbunden.

Das Schaltnetz nach Fig. 7 bildet die Sehaltfunktion

f = X Φ Z
X » Y

X β Xq , X^ , X^ » ^ΧΧ

^{Ζ = ζ}0' ^Ζ1* ^Ζ2* ^Ζ3*

Wenn die logischen Signale ä b c d an die Eingänge X₀, X₁, X₂, X₅ (y₀, T₁, y₂, y^) und die Signale "e f g h

mit den Eingängen Zq, Z₁, z₂, z^ verbunden werden, dann

509 8 39/0884

ist f = abcd Θ efgh. Dabei handelt es sich um die Schaltfunktion, die ein logisch äquivalentes Schaltnetz erzeugen würde, das aus zwei UND-Gliedern mit vier Eingängen und einem davon gespeisten Antivalenz-Glied besteht. Die Komplementfunktion ist

f = X © Z Ξ χ φ Z- s X © Ix,

Figo 8 veranschaulicht eine weitere, aus Kaskodezellen und Schaltzellen aufgebaute Anordnung, die zwei Kaskodezellen 10a und 10b und drei Lastzellen 20a, 20b und 20c umfaßt. Diese Anordnung ist einem ODER-Glied äquivalent, das von zwei Antivalenz-Gliedern gespeist wird, die ihrerseits wieder jeweils von zwei UND-Gliedern mit je vier Eingängen gespeist werden·

Die Kollektoranschlüsse A,- und D. sind zu einer TJND-Verknüpfung verdrahtet und mit der Lastzelle 20a verbunden. Ebenso sind die Kollektoranschlüsse A₀ und D

miteinander und mit der Lastzelle 20b verbunden. Die Ausgänge der Lastzellen 20a und 20b sind ihrerseits zu einer ODEH-Verknüpfung verdrahtet und liefern die Ausgangsfunktion f. Die Kollektoranschlüsse B^, C., B£ und C₂ sind zu einer UND-Verknüpfung verbunden und an die dritte Lastzelle 20c angeschlossen, um ■ die Komplementfunktion f zu bilden. Die X^ und X-Eingänge sind ebenso miteinander verbunden wie die X₂ "und Y Eingänge.

509839/0884

250973

Das Schaltnetz nach Fig. 8 bildet die ODER-Verknüpfung von zwei Antivalenz-Verknüpfungen der Form

f = (X₁ © Z₁) + (X₂ ® Z₂) Ξ (X₁ © Z₁) + (X₂ © Z₂)

Darin sind Y₁ = X₁ und X₂ = X₂ und es haben X₁, X₂, Z₁ und Zp die oben angegebenen Bedeutungen,, Die Komple mentfunktion ist

f = (X₁ © Z₁; + CX₂ © Z₂) Z (X₁ © Z₁) (X₂ © Z₂).

Wenn die komplementären Signale a, b, c, d und e, f, g, h den Eingängen X₁₀, X₁₁, X₁₂, X₁₅ (y₁₀> ^yi1' ^y12» ^ΎΛ^ und Z₁Q₁ ²^-Ii ^Z12' ^Z13 ^zuS^e;funr"^t; werden, dann gilt entsprechend der Diskussion der Anordnung nach Fig. 7 für das Glied X₁ θ Z₁ = abcd © efgh. Da die oben angegebene Funktion f, die von dem Schaltnetz nach Fig. 8 gebildet wird, die ODER-Verknüpfung zweier solcher Glieder ist, muß die Gesamtfunktion das logische Äquivalent einer Funktion sein, die ein ODER-Glied liefert, das von zwei Antivalenz-Gliedern gespeist wird, von denen wiederum jedes von zwei UND-Gliedern mit vier Eingängen gespeist wirdo

Fig. 9 veranschaulicht ein Schaltnetz, das von zwei Kaskodezellen 10a und 10b und drei Lastzellen 20a, 20b und 20c Gebrauch macht, um eine Schaltfunktion zu bilden, die derjenigen einer Anordnung mit einem von einem ODER-Glied und einem Antivalenz-Glied gespeisten ODER-Glied entspricht, bei dem die erstgenannten Glieder jeweils von zwei UND-Gliedern mit je vier Eingängen gespeist werden»

509839/0884

Die Kollektoranschlüsse A_x. und D. sind zu einer UHD-Verknüpfung verdrahtet und gemeinsam mit der Lastzelle 20a verbunden. Der Kollektoranschluß A2 ist mit der Lastzelle 20b verbunden. Die Ausgänge der Lastzellen 20a und 20b sind zu einer ODER-Verknüpfung verdrahtet und liefern die Ausgangsfunktion f. Die Kollektoranschlüsse B., C₁, B₂ und Dg sind miteinander zu einer TJND-Verknüpfung verbunden und an den Eingang der Lastzelle 20c angeschlossen, welche die Komplementfunktion f bildet. Der Kollektoranschluß Cp ist mit Masse oder einer geeigneten Speisei spannung verbunden, wenn ein Ruhestrom aufgenommen werden muß, oder aber nicht beschaltet« Die Eingänge X₁ und Y. der Kaskodezelle 10a sind miteinander verbunden. Die Yo-Eingänge der Kaskodezelle 10b sind nicht angeschlossen.

Das Schaltnetz nach Fig. 9 bildet die ODER-Verknüpfung der Ausgangssignale eines ODER-Gliedes und eines Antivalenz-Gliedes. Diese ODER-Verknüpfung hat die Form

f - (X₁ ® Z₁) + (X₂ + Z₂).

Ferner gilt X. = Y. und Y₂ = 0 und es haben X₁, Xp» Z₁ und Z₂ die oben angegebenen Bedeutungen. Die Komplementfunktion ist

f » (X₁ Φ Z₁J + (X₂ + Z₂) = (X₁ θ Z₁) (X₂ Z₂).

Wenn, wie bei den vorhergehenden Beispielen, den Eingängen X₁, Z₁, X₂ und Z₂ Sätze von vier komplementären

.A

509839/0884

Eingangs Signalen zugeführt werden, dann hat; das Glied X. © Z. die Form abcd © efgh. Das zweite Glied ist von der Form X~ + Zp ~ jklp + qrst_o Demgemäß ist die Gesamtfunktion das logische Äquivalent einer solchen, die von einem ODER-Glied geliefert wird, das von einem anderen ODER-Glied und einem Antivalenz-Glied gespeist wird, während diese beiden Glieder jeweils durch zwei UND-Glieder mit je vier Eingängen gespeist werden.

Es gibt insgesamt 65536 verschiedene Logikfunktionen von vier und weniger Variablen. Wenn konventionelle CSEF-ECL-Glieder benutzt werden, um diese Funktionen zu realisieren, werden nur 222 verschiedene, gewöhnlich zweistufige Schaltnetze benötigt, die voneinander durch die Anzahl der verwendeten Verknüpfungsglieder und die Art der Verbindung der Verknüpfungsglieder untereinander und mit den Ein- und Ausgängen des Schaltnetzes unterscheiden» Da diese Schaltnetze gleichzeitig sowohl komplementäre und nichtkomplementäre Funktionen liefern, erfordert der Aufbau größerer Netzwerke aus den Netzwerkkomponenten für vier Variable die Übertragung von sowohl komplementären als auch nichtkomplementären Signalen zwischen den Netzwerkkomponenten. Jede Netzwerkkomponente kann daher bis zu acht Eingängen aufweisen, um alle vier nichtkomplementären und einige oder alle der vier komplementären Eingangssignale aufzunehmen.

Wenn solche Schaltnetze, die Funktionen von bis zu vier Variablen bilden, verwendet werden, so werden von jedem vorgegebenen Schaltnetz verschiedene Funktionen gebildet,

509839/0884

je nachdem, wie die Eingangssignale an die Eingänge des Schaltnetzes angelegt und/oder wie die Ausgänge des Schaltnetzes verbanden und "benutzt v/erden. Insgesamt gibt es drei "hardware-freie Transformationen", die dazu "benutzt werden, um die von dem gleichen Schaltnetz ausgeführten Schaltfanktionen zu ändern. Diese hardware-freien Transformationen sind 1. die Permutation der Eingänge, also der Austausch von ein oder mehreren Paaren von EingangsSignalen an den Eingangsklemmen des Schaltnetzes, 2. die Komplementierung der Eingangssignale, also der Austausch von komplementären und nichtkomplementären Signalen an den Eingangsklemmen des Schaltnetzes, und 3· die Komplementierung der Ausgangssignale, d.h. die Verwendung des komplementären Ausgangssignales des Schaltnetzes zur Bildung der Funktion und des nichtkomplementären Ausgangssignales des Netzwerkes zur Bildung der Komplementärfunktion und umgekehrt.

Die Beziehung der Logikfunktionen zur Äquivalenz-Klaasifikation ist im einzelnen in dem Buch von M₀ A. Harrison: "Introduction to Switching and Automata Theory", und zwar in dem mit "Transformation Groups and Group Invariance" überschriebenen Kapitel 5 behandelt. Dort findet sich eine Diskussion des erwähnten Klassifikationssystems sowie anderer gleichartiger Systeme, die anwendbar sind, wenn andere Logikelemente, wie beispielsweise Kelais oder NAND-Glieder benutzt werden. Allgemein ist die Anzahl der Iquivalenzklassen oder der verschiedenen Schaltnetze, die benötigt werden, um alle Punktionen

509839/088A

mit vier und weniger Variablen zu "bilden, und die Regeln zur Verbindung dieser Schaltnetze von dem oben beschriebenen verschieden, wenn andere Logikelemeiite benutzt werden. Das spezielle Klassifikationssystem₃ das für GSEF-Schaltnetze gilt, ist für ■den vorliegenden lall wichtig, weil genau dieses BjBtem für die Healiaation von Funktionen von vier ■und weniger Variablen isnter Verwendung der erfindungsgemäSen Schaltaiefcae brauchbar ist. Eine vollständige Aufstellung der geeigneten Klassifikations-Identifisieriang findet sioa im Anhang 4- des oben erwähnten Buches auf den Seiten 396 "bis 4-07·

Schaltne'äze, die einem der 222 verschiedenen GSEF-Netzwerke äquivalent sind, werden aus einem der Schaltuetze nach den Pig» 5 "bis 9 oder einer kleinen •anzahl zusätzliches¹ üslialtnetze gleicher Art gebildet, wenn dis Eingänge äer Kaskodenzellen kreuzweise verbunden und eise kleinere Gruppe von bis su acht Schaltsie"Ga-Singängen mit ten ausgewähliien Eingängen der -EaskocLes-öllsn '/©r-cimdsn werden« 3ie Art und Vfeise, wie dies© liejJoiiiduiigszi nwisobjen üen Zslleneingängen iMiä den Sshaltzietseiasansesi hergestellt werden, ist für aas Söhal'äae^s ziaoh. i?igo 3 -^ aie Klasse von 3⁵OIk^ioiLsii TsaiaSisciiE^iliulii; 5 als iiirsli sine aiinimsle

'?z 'iiili.'jglieäsE' "isf aB"ö -. τοπ dezisz: jedss aus ärei Signal=

drei Z-Eingänge und drei X-Eingänge als Eingänge des üchaltnetzes verwendet. Die Anordnungen, die zu anderen Funktionen der oben beschriebenen Klasse führen und mittels des Schaltnetzes nach Fig, 5 verwirklichbar sind, werden durch die folgende Beschreibung erläutert, insbesondere der Beschreibung der Fig. 10.

Fig. 10 veranschaulicht eine spezielle Klasse von Schaltfunktionen mit vier "Variablen, die mittels einer einzigen Kaskodenzelle 10 und zwei Lastzellen 20a und 20b in einer ODER-Verknüpfung nach Fig. 5 gebildet werden können. Jeder Block der Fig. 10 stellt eine Ausführung des üchaltnetzes für Funktionen der Klasse nach der Klassifikation von Harrison dar„ Eine Karnaugh-Tafel innerhalb jedes Blockes veranschaulicht die Funktion und die Eingangs-Zustände. Der Block 101 veranschaulicht die Realisation des kanonischen Ausdruckes der Familie der Funktionen, die durch dieses "ODER-Sammelglied" verwirklicht werden können. Der Block stellt die Funktionen dar, die sich bei einer Komplimentierung des Eingangssignals Xq ergeben. Der Block 10J zeigt die Funktionen, die durch eine Permutation der Eingangssignale x_Q und x^ realisierbar sind. Block 104-veranschaulicht die Funktionen, die bei einer Komplementierung des Ausgangssignals entstehen«. Im Block 105 sind die Funktionen dargestellt, die sich ergeben, wenn die Eingangssignale x* und x~ permutiert werden, nachdem gemäß Block 102 das Eingangssignal x_Q komplementiert wurde. Der Block 106 veranschaulicht die Funktionen,

509839/0884

die sich ergeben, wenn alle drei Arten der hardwarefreien Transformationen an dem Schaltnetz der kanonischen Funktionen ausgeführt werden. In dem dargestellten Fall wird das Eingangssignal x_Q komplementiert, während die Aus gangs signale x. und x~ permutiert werden und wiederum das Ausgangssignal komplementiert wird. Daraus ergibt sich, daß ein Schaltnetz der in Fig. 5 dargestellten Art mehrere Schaltfuhktionen mit vier Variablen ausführen kann, die alle in die gleiche Funktionsklasse fallen β

Mit dem in Fig. 5 dargestellten Schaltnetz, wenn auch mit verschiedenen Verbindungen zwischen den Schaltnetz- und Zelleneingängen, können die folgenden Funktionsklassen der Harrison-Klassifikation realisiert werden:

2,3,^,5,6,?,8,10,13,14,16,20,27,32,33,35,60,61,62,75, 146,166,und 183. Die Klasse 165 erfordert keinerlei Schaltnetz, weil sie nur völlig degenerierte Funktionen umfaßt, also Funktionen, die stets mit der logischen 1 oder der logischen 0 identisch sind. Die Klasse 1 enthält Funktionen nur einer Variablen, beispielsweise a, und erfordert infolgedessen kein Schaltnetz. 145 der Klassen können mit dem Schaltnetz nach Fig. 6 realisiert werden« Für diese Klassen kann jede Funktion als viergliedrige Summenexpansion von Produkten ausgedrückt werdan. Auch hier kann wieder mit; den Verbindungen der Kollektoranschlüsse und der Ausgänge der Lastzellen, wie sie in Fig. 6 dargestellt sind, durch die Programmierung der Zuordnung der Signaleingänge des Netzwerkes

509833/0884

zu den Eingängen der Kaskodezellen die bestimmte Zquivalenzklasse der Funktionen gewählt werden, die von dem Hetzwerk gebildet werden soll.

In Fig. 11 sind die übrigen 52 Klassen von Schaltfunkt ionen mit vier Variablen dargestellt₉ die unter Verwendung verschiedener Formen des universellen öchaltnetzes verwirklicht werden kc.Ko.en, von denen einige in den Fig. 7? 8 raid 9 dargestellt sind. In der Tabelle nach Fig. 11 bezieht aich die Spalte Klassen-Hr. auf die Harrison-Klassifikation der Funktionsfamilien. Die Spalt© ^5SZellensweck" bezieht sich auf die Verwendung, die eine Easkodenzellen-Lastzellen-Kombination in einem speziellen Schaltnetz findet. Eine spezielle Seile kann anhand der äquivalenten Verknüpfungsgliedsr beschrieben wer'den^ wonach sie als GDER~8aminelglieä (3?ig. 5) ₅ Äntivalsnz-Sammelglied (Fig. 7) oder MOE-Glied Verwendung findet, das »jeweils von zwei IMD-Glieäera mit je vier Eingängen gespeist wird, wie as oben im einzelnen erläutert wurde* Sin einfaches ITOR-Slied wird in einer Zelle der i-viiordnung nach Fig. 5 gebildet, indeEi dem Z-Eingang ein konstantes Signal im 3ins-Zustand angeführt wird und die Y-Singänge "unbesciialtet bleiben_o Eine Möglichkeit zum Anlegen 'eines kc-iistanteii Signals im Eins-Zustanc kann daäurch erf olgesi, daß zar-.t dam Q^tspreckenden Eisgang äer Ausgang eisi#r Lastaölle Tsrounüen ü?ird, asren Sineane oiibeschaltet blsibtc

Die Anwendung der Tabelle nach Fig. 11 soll anhand der Klasse 39 erläutert werden, die in Zeile 1 der Tabelle beschrieben ist. Wie ersichtlich, ist die erste Kaskodenzelle als ODER-Glied verdrahtet, das von zwei UND-Gliedern gespeist wird· Dieser Schaltungsaufbau wurde oben im einzelnen erläuterte Danach ist in der Tabelle die Beschaltung der Eingänge der Kaskodenzellen aufgeführt. Die Spalten X., Y. und Z_x. unter "Zelle 1" beziehen sich auf die Eingänge der ersten Kaskodenzelle. X_x. repräsentiert die Eingangssignale Xq, X_x,, Xp und x^ für den Vierfach-Transistor Y_x. repräsentiert die Eingangs signale y_Q, y., y₂ und y, für den Vierfach-Transistor 24-, während Z_x. die Eingangssignale Zq, Z_x., Zp und z, für den Vierfach-Transistor repräsentiert» Beispielsweise sind die X-Eingängssignale für die erste Kaskodenzelle der Klasse 39 X/i und 3L, während die Y-Eingänge nicht beschaltet sind. Die Z-Eingangssignale sind x~ und x^_o

Die Tabelle kann dazu benutzt werden, die Punktion und deren Komplement in Form einer booleschen Gleichung auszudrücken. Für die Klasse 39 ist die Gleichung

f = (X₁ + Z₁) + (X₂ Φ Z₂) +(X₅₊ Z₅) mit X₁ β X₁ + xL, y₁ = O und Z₁ = x₂ + x,, X₂ = Y₂ = Xq + X₁ und Z₂ = Xq + x₂ + χ-, und

+ X_x. + X₂ + χ,, Y^ = O und Z, = x_Q + X_x. + x₂

509839/0884

Es sei erwähnt, daß der erste Kl amme raus druck (X. +Z_x.) von der ersten Kaskodenzelle gebildet wird, bei der es sich um das Äquivalent einer Anordnung aus zwei UND-Gliedern und einem davon gespeisten ODER-Glied handelt. Die zweiten und dritten Klammernausdrücke der Entwicklung werden von der zweiten bzw. dritten Kaskodenzelle gebildet. Ferner sei erwähnt, daß jede Kaskodenzelle zwei Glieder der Entwicklung bildet. Beispielsweise bildet die erste, eine ODER-Verknüpfung ausführende Kaskodenzelle der oben beschriebenen Klasse das Glied X_-1 χ., + Xp x,,. Das Komplement der Gesamtfunktion, welches eine der Funktionen der Klasse 39 bildet, kann geschrieben werden als

(S₂ © Z₂) (X₃

Die oben angegebene Tabelle gibt die Synthese von allen 52 Funktionsklassen an, abgesehen von einer, die mit den Schaltnetzen nach den Fig. 5 und 6 nicht realisierbar ist. Die verbleibende Schaltfunktion mit vier Variablen wird allgemein als Paritätsfunktion P^ bezeichnet und wird anhand der Fig. 12a und 12b behandelt. Diese Funktion ist immer dann stahr, wenn entweder genau ein oder genau drei der zugeführten Signale im Wahr-Zustand sind. Andernfalls ist die Funktion Null.

Bei der Realisation der P₂,-Funktion nach Fig. 12a sind die Kollektoranschlüsae A und D der ersten Kaskodezelle 10a zu einer IMD-Verknüpfung verdrahtet und es wird bei der folgenden Diskussion die an dieser Verbindung gebildete Funktion mit f bezeichnet. Die Kollektoranschlüsse B und C

509839/0884

sind ebenfalls zu einer UND-Verknüpfung verdrahtet und es wird die Funktion an dieser "Verbindung als Komplement der Funktion f, also als f bezeichnet. Die Kollekt»oranschlüsse A und D der zweiten Kaskodenzelle 10b sind ebenfalls zu einer UND-Verknüpfung verdrahtet und es wird die Verbindung als Funktion g bezeichnet» Die Kollektoranschlüsse B und 0 der Kaakodenzelle 10b sind zu einer UND-Verknüpfung verbunden undea ist die Funktion dieser Verknüpfung das Komplement der Funktion g, also g. Auch dies gilt wieder für die folgende Diskussion» Die Signalleitungen von f und g werden zu einer UEID-Verknüpf ung verdrahtet und bilden die getrennte Funktion fg, die der Lastzelle 20a zugeführt wird. Ebenso sind die Signalleitungen fg zu einer UND-Verknüpfunt; verbunden und bilden die Funktion fg, die der Lastzelle 20b zugeführt wird. Die Ausgänge der Lastzellen 20a und 20b sind zu einer ODER-Funktion verbunden, so daß sie die Aus gangs funkt ion

F » fg + f g

bilden, bei der es sich definitionsgemäß um die Antivalenz-Funktion

F * f © g
handelt.

Wenn das gleiche Eingangssignal Xq sowohl den X- als auch den Y-Eingängen und ein einziges Eingangssignal x. dem S-Eingang der ersten Kaskodetelle zugeführt wird, dann wird

f = X₀ © X^o

509839/0884

V/enn weiterhin ein anderes einziges Eingangssignal Xp sowohl den X- als auch den Y-Eingängen der zweiten Kaskodezelle und ein einziges drittes Eingangssignal χ, den Z-Eingängen dieser Kaskodezelle zugeführt wird, dann wird

g = Xo © x,.

C.

Infolgedessen wird die Punktion F «= f © g zu

F = (x₀ © X₁) θ (x₂ θ Xj) = x₀ © x^ © x₂ © x

Diese Gleichung ist identisch zur Paritätsfunktion für vier Variable, demnach

Es ist zu beachten, daß die P^-Funktion mit zwei Kaskodezellen und zwei Lastzellen realisiert wird. Weiterhin wird durch das vorstehend beschriebene Schaltnetz nur die Funktion und deren Komplement T₁, erzeugt. Für die Realisation der Komplementfunktion muß ein zusätzliches Schaltnetz benutzt werden, wenn die Komplementfunktion gleichzeitig in einem größeren Netzwerk als Eingangssinganl für eine folgende Stufe benötigt wirdo

Das Schaltnetz nach Fig. 12a kann auch zur Realisierung des Komplements der Paritätfunkt π on, also von P₂, (x~, x,,, Xp, x^) benutzt werden, Das Komplement kann erhalten werden, indem das Schaltnetz mit einem oder drei beliebigen Komplementsignale anstatt ausschließlich miz nichtkomplementären Signalen gespeist wirdo Statt dessen kann auch ein abgewandeltes Schaltnetz benutzt werden.

503839/0884

Figo 12b veranschaulicht das andere Netzwerk zum Komplement der Paritätsfunktion. Bei diesem Schaltnetz werden die von den Kaskodezellen 10c und 1Od gelieferten Funktionen f und g UND-verknüpft und der Lastzelle 20c zugeführt« Entsprechend werden die von den Kaskodezellen 10c und 10d gelieferten Funktionen f und g zu einer UlID-Verknüpfung verdrahtet und der Lastzelle 2Od zugeführt*· Die Ausgänge der Last zellen 20c und 2Od werden zu einer ODER-Verknüpfung verdrahtet, so daß sie die Komplementfunktion

H= fg + fg = f © g

bilden. Mit f = x_Q © X₁ und g = X2 © x^ wird wie oben H - x₀ © X₁ © X₂ © X₅ = P₄ (X₀, x^, x₂, χ )o

Die vorstehend "behandelten Fig. 1 bis 12 veranschaulichen spezielle Beispiele für ein universelles Schaltnetz zur Ausführung aller Schaltfunktionen mit vier Variablen und deren Komplemente in einer Laufzeit-Einheit. Die Laufzeit bezieht sich auf die zeitliche Verzögerung zwischen dem Anlegen eines Eingangssignales und dem Erscheinen eines Ausgangssignales. Wenn die Konstruktionskriterien von "ECL-10000"-Schaltnetzen an eine integrierte Schaltung zur Verwirklichung des erfindungsgemäßen Schaltnetzes angelegt werden, so hat dieses Schaltnetz die gleiche Laufzeit, die etwa 2,5 ns beträgt. Die hier dargelegten Prinzipien amd gleichermaßen bei Schaltungsanordnungen mit diskreten Bauelementen, sowie teil- und vollintegrierte Schaltungsanordnungen anwendbar.

509839/0884

Weiterhin hat das erfindungsgemäße Schaltnetz ein verbessertes Leistungs-Laufzeit-Produkt, weil weniger Stufen und Verknüpfungsglieder "benötigt werden, so daß ein geringerer Leistungsbedarf vorhanden ist als bei den bisher bekannten Verknüpfungsglieder-Schaltnetzen.

Die vorstehend beschriebenen Schaltnetze können auch für Schaltfunktionen mit mehr als vier Variablen eingerichtet werden. Ein Beispiel für eine Schaltfunktion mit vielen Variablen und deren Verwirklichung durch ein Schaltnetz nach der Erfindung ist in Beispiel 13 gegeben. Danach werden eine Kaskodezelle 10 und zwei Lastzellen 20a und 20b zur Bildung einer Funktion von acht Variablen benutzt. Bei diesem Schaltnetz werden die X-Eingänge nicht benutzt, so daß durch den Vierfach-Transistor 21 kein Strom fließt. Wenn der Kaskode-Stromschalter für einen Ruhestrom eingerichtet ist, ist der Kollektoranschluß A mit Masse verbunden. Andernfalls ist er nicht beschaltet. Die Kollektoranschlüsse B und G sind miteinander und mit dem Eingang der Lastzelle 20a verbunden, welche die Ausgangsfunktion f liefert. Der Kollektoranschluß C ist mit der Lastzelle 20b verbunden, welche die Komplementfunktion f liefert. Den Z-Eingängen werden Eingangssignale a, b, c, d zugeführt, während den Y-Eingängen Signale e, f, g und h zugeführt werden. Die Ausgangsfunktion von acht Variablen ist dann

f = abcdefgh
und beschreibt ein UND-Glied mit acht Eingängen.

509839/0884

- yü -

Die Komplementfunktion ist

f = abcd + efgh

und ist die gleiche, wie sie von einem äquivalenten Schaltnetz aus einem NOR-Glied und zwei IMD-Gliedern gebildet wird.

Das Schaltnetz nach Fig_o 13 verwirklicht nicht nur die beschriebene Funktion, sondern eine ganze Äquivalenzklasse von Funktionen, für die die angegebene Funktion nur ein Beispiel ist. Andere Funktionen können statt; dessen verwirklicht werden, indem die Komplemente der Eingangs- und/oder Ausgangssignale verwendet und/oder Eingangssignale permutiert werden.

Eine große Anzahl verschiedener Schaltnetze für Funktionen von mehr als vier Variablen können mittels der angegebenen Schaltnetze aufgebaut werden. «Jedes dieser Schaltnetze verwirklicht nicht nur eine Funktion, sondern gewöhnlich eine große Klasse äquivalenter Funktioneno Ein anderes Beispiel ist in Figo 14- veranschaulicht.

Das schematische Schaltbild nach Fig_o 14- veranschaulicht zwei Kaskodezellen in "Verbindung mit zwei Last zellen zur Verwirklichung einer Funktion von zehn Variablen«, Die erste Kaskodezelle 10a ist so geschaltet, daß sie ein Netzwerk bildet, das einem von zwei UND-Gliedern gespeisten Antivalenz-Glied äquivalent ist, während die zweite Kaskodezelle 10b so geschaltet ist, daß sie

J, 509839/0884

einem von zwei IMD-Gliedern gespeisten ODER-Glied äquivalent ist«, Die Kollektoranschlüsse A und D der Kaskodezelle 10a sind mit den Kollektoranschlüssen B imd D der Kaskodezelle 10b zu einer TMD-Verknüpfung verdrahtet und mit dem Eingang einer Lastzelle 20a verbundene Weiterhin sind die Kollektoranschlüsse B und C der ersten Kaskodezelle 10a mit dem Kollektoranschluß A der zweiten Kaskodezelle zu einer "UlID-V er knüpfung verdrahtet und mit einer zweiten Lastzelle 2Ob verbunden. Die Ausgänge der Lastzellen sind miteinander verbunden und bilden eine ODER-Verknüpfung. Die dadurch erzielte Ausgangsfunktion ist f = >b ® edef © (g + hkm)]o

Es ist zu bemerken, daß aus Kaskodezellen und Schalt— zellen Netzwerke aufgebaut werden können, die von komplementären Paaren abweichende Mehrfach-Ausgangs— funktionen erzeugen können. Die Erfindung ist nicht auf eine bestimmte Art von Schaltgliedern oder Transistoren beschränkt, sondern umfaßt alle Arten von Transistoren, einschließlich CMOS- oder MOSi¹ET-ICs sowie alle möglichen Kombinationen davon.

Ein universelles Schaltnetz nach der Erfindung wird erstellt, indem speziell vorgesehene Verbindungsmittel zur selektiven UlID-Verknüpfung von Kollektoranschlüssen und selektiven ODER-Verknüpfung der Ausgänge der Lastzellen benutzt werden und weiterhin Kaskodezellen durch

509839/0884

eine selektive Verbindung ihrer Eingänge mit einer kleineren Anzahl von Schaltnetz-Eingängen kombiniert werden«, Es ist weiter zu bemerken, daß die Prinzipien der Erfindung auf jede beliebige Anzahl von Verknüpfungsstufen in der Kaskodeanordnung anwendbar sind ο

Es wurde ein Katalog aller 222 Schaltnetze für Schaltfunktionen von vier Variablen zusammengestellt, wie sie mit ECL-10000-CSEF-.Gliedern erstellt werden können« Es wurde auch ein weiterer Katalog für die entsprechenden Schaltnetze nach der Erfindung zusammengestellt. Gemessene Parameter der bekannten Verknüpfungsglieder und des erfindungsgemäßen Schaltnetzes, wie Leistungsaufnahme und Laufzeit, wurden dann dazu benutzt, diese und andere Eigenschaften für alle 222 Schaltnetze zu bestimmen« l>ann wurden die durchschnittlichen Werte dieser Größen für alle Funktionsklassen berechnete Es wurde festgestellt, daß die erfindungsgemäßen Schaltnetze eine vergleichbare Laufzeit haben. Es wurde weiterhin festgestellt, daß die erfindungsgemäßen Schaltnetze weniger Elemente, Verknüpfungsglieder und Stufen benötigen als CSEF-Schaltnetze, die zu einem verminderten Leistungsbedarf führen, der nur etwa 56% des Leistungsbedarfs von CSEF-Schaltnetzen beträgt. Andere Vorteile umfassen eine wesentliche Verbesserung des Leistungs-Verzögerungs-Produktes um einen Faktor von mehr als 2:1. Ähnliche Kataloge wurden aufgestellt zum Vergleich von OXDL- oder Schottky-TTI— und EGL-Kreisen von CSEF-Verknüpfungsgliedern. Die ECL-Kreise weisen eine Verbesserung des L_ei_stungs-Verzögerunga-

509839/0884

Produktes gegenüber TTL-Kreisen von 2,5 auf. Infolgedessen ist das !"eistungs-Verzögerungs-Produkt der erfindungsgemäßen Schaltnetze um mehr als 5^1 besser als das von TTL-Kreisen«

Die Universalität eines aus Kaskodezellen und Lastzellen aufgebauten Netzwerkes ergibt sich aus der Tatsache, daß nur zwei verschiedene Netzwerke benötigt werden, um alle Schaltfunktionen von vier Variablen sowie andere Punktionen von mehreren Variablen darzustellen« Eine gewünschte.Funktionsklasse kann lediglich durch die selektive Verbindung von Kollektoranschlüssen von ein oder mehreren Kaskodezellen mit den Eingängen von zwei oder mehr Lastzellen erzielt werden. Es kann ein modulares Schaltnetz angegeben werden, das $n mehr als 91% der Klassen zwei Kaskodezellen und drei, sowie in einigen wenigen Fällen vier Lastzellen umfaßt„ Die Kollektoranschlüsse und die Eingänge der Lastzeilen sowie auch die Signaleingänge können unbeschaltet bleiben, damit sie für eine nachträgliche selektive Verbindung zur Verfügung stehen, die sich nach der Klasse der zu verwirklichenden Funktionen richtete Demgemäß wird ein universelles Schaltnetz angegeben, das einen solchen grundlegenden Baustein in Verbindung mit den oben beschriebenen Techniken der Schaltverbindungen benutzt.

Obwohl die Erfindung anhand spezieller Ausführungabeispiele beschrieben und dargestellt worden ist, versteht es sich, daß zahlreiche Änderungen und Modifikationen möglich sind, ohne den Rahmen der Erfindung zu verlassen.

509839/0884

Claims (1)

1. Patentansprüche

   Universelles Schaltnetz zur Verknüpfung von binären Schaltvariablen, dadurch gekennzeichnet, daß es eine Anzahl steuerbarer Zellen (10) mit je vier mit je einem Anschluß (25, 26, 27, 28) verbundenen Strompfaden (12a, 12b, 13c, 13d) aufweist, daß ein erster dieser Strompfade (I2a) eine erste, zwischen einen ersten Anschluß (25) und einen zweiten dieser Strompfade (12b) geschaltete erste Stromschalteinrichtung (21) mit einer Anzahl Eingangsklemmen (x_ß, x^, Xp, χ,) für ausgewählte Schaltvariable enthält, daß mit dem ersten und dem zweiten Strompfad (i2a, 12b) eine zweite Stromschalteinrichtung (37) gekoppelt ist, die eine Anzahl Eingangsklemmen (z_Q, ^Z1» ^Z2* ^z^ ^^{r aus}S^ew^ⁿl'*^;e Schaltvariable aufweist, daß ein dritter dieser Strompfade (13c) eine dritte, zwischen einen dritten Anschluß (28) und den vierten dieser Strompfade (I3d) geschaltete dritte Stromschalteinrichtung (24) mit einer Anzahl Eingangsklemmen (y_Q, y,,, y₂, y*) für ausgewählte Schaltvariable enthält, und daß mit ausgewählten Anschlüssen (25, 26, 27, 28) der steuerbaren Zellen die Eingänge einer ausgewählten Anzahl von Lastzellen (20a, 20b, 20c, 2Od) verbunden sind, die je einen Eingang und einen Ausgang aufweisen.

   Schaltnetz nach Anspruch 1, dadurch gekennzeichnet, daß eine Einrichtung zum selektiven Verbinden der Ausgänge der Lastzellen (20a, 20b, 20c, 2Od) vorhanden ist.

   509839/0884

   Schaltnetz nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß mit den Eingangsklemmen der Stromschalteinrichtungen (21, 24-, 37) die Ausgänge einer Binärsignalquelle selektiv verbunden sind»

   4-O Schaltnetz nach einem der-vorhergehenden Ansprüche, dadurch gekennzeichnet, daß eine Einrichtung zum selektiven Miteinander-Verbinden der Eingangsklemmen ausgewählter Stromschalteinrichtungen vorhanden ist.

   Schaltnetz nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Stromschalteinrichtungen (21, 24-, 37) jeweils aus Transistoren mit getrennten Basen zum Empfang der Schaltvariablen und mit gemeinsamen Emittern und Kollektoren "bestehen»

   6. Schaltnetz nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Lastzellen (20a) zwei miteinander gekoppelte Transistoren (51 und 52) enthalten, von denen der zweite als Emitterfolger geschaltet und mit dem Ausgang der Lastzelle verbunden ist, während der erste Transistor (51) wahlweise mit einem der Anschlüsse (25 "bis 28) der steuerbaren Zelle (1O) verbunden ist.

   7. Schaltnetz nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß in dem zweiten Strompfad (12b) ein mit dem ersten Strompfad (12a) verbundener

   509839/0884

   erster Transistor (22) angeordnet ist, daß mit dem ersten und dem zweiten Strompfäd ein zweiter Transistor (38) verbunden ist, dessen leitender Zustand von der zweiten Stromsehalteinrichtung (37) gesteuert wird, daß in dem vierten Strompfad (I3d) ein mit dem dritten Strompfad (I3e) verbundener dritter Transistor (23) angeordnet ist und daß mit dem dritten und dem vierten
   Strompfad ein vierter Transistor (39) verbunden ist, dessen leitender Zustand von der zweiten
   Stromschalteinrichtung gesteuert wird«,

   509839/0884

   ORlGlMAL INSPECTED