[go: up one dir, main page]

DE2550512A1 - Verfahren zur herstellung einer metallisierung auf einem substrat - Google Patents

Verfahren zur herstellung einer metallisierung auf einem substrat

Info

Publication number
DE2550512A1
DE2550512A1 DE19752550512 DE2550512A DE2550512A1 DE 2550512 A1 DE2550512 A1 DE 2550512A1 DE 19752550512 DE19752550512 DE 19752550512 DE 2550512 A DE2550512 A DE 2550512A DE 2550512 A1 DE2550512 A1 DE 2550512A1
Authority
DE
Germany
Prior art keywords
layer
substrate
metallization
aluminum
insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19752550512
Other languages
English (en)
Inventor
Gerhard Dipl Phys Dr Schaal
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE19752550512 priority Critical patent/DE2550512A1/de
Priority to US05/734,770 priority patent/US4132813A/en
Priority to JP51134015A priority patent/JPS6040185B2/ja
Priority to GB46527/76A priority patent/GB1537298A/en
Priority to NL7612483A priority patent/NL7612483A/xx
Priority to FR7633988A priority patent/FR2331885A1/fr
Publication of DE2550512A1 publication Critical patent/DE2550512A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H10W99/00
    • H10W20/425

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemically Coating (AREA)
  • Physical Vapour Deposition (AREA)

Description

R. 2968
30.10.1975 Pb/Sm
Anlage zur
Patentanmeldung
ROBERT BOSCH GMBH5 Stuttgart
Verfahren zur Herstellung einer Metallisierung auf einem Substrat
Die Erfindung betrifft ein Verfahren zur Herstellung einer lötfähigen Metallisierung mit hoher elektrischer Querleitfähigkeit auf einem Substrat, bei dem auf das Substrat eine Aluminiumschicht, die die gewünschte Querleitfähigkeit besitzt, und auf diese eine vergleichsweise- dünne Nickelschicht aufgebracht wird und bei dem anschließend ein Temperprozeß in einer nicht oxidierenden Atmosphäre unterhalb einer Temperatur durchgeführt wird, bei der an der Grenze zwischen dem Substrat und dem darauf aufgebrachten Aluminium eine flüssige Phase entsteht.
709819/0549
Aus der deutschen Auslegeschrift 2 143 906 ist bereits ein Verfahren dieser Art bekannt, bei dem beim Temperprozeß aus der Aluminiumschicht und der Niekelschicht eine einzige, aus Aluminium und Nickel bestehende Schicht gebildet wird, die nicht lötfähig ist, so daß auf diese Schicht anschließend noch eine zweite Niekelschicht stromlos aufgebracht werden muß, um die Metallisierung lotfähig zu machen.
Der Erfindung liegt die Aufgabe zugrunde, ein vereinfachtes Verfahren der eingangs genannten Art zu entwickeln,.bei dem auf das Aufbringen der zweiten Niekelschicht verzichtet werden kann.
Erfindungsgemäß wird diese Aufgabe dadurch gelöst, daß die Dicke der auf die Aluminiumschicht aufgebrachten Niekelschicht, die Tempertemperatur und die Temperzeit so aufeinander abgestimmt werden, daß einerseits ein ausreichender Kontakt der aus diesen beiden Schichten bestehenden Metallisierung auf dem Substrat erzielt wird und andererseits die Lötfähigkeit dieser Metallisierung erhalten bleibt. Gemäß einer bevorzugten Ausgestaltung der Erfindung beträgt die Dicke der Nickelsehicht 0,6 bis 1,0 Jüm, die Tempertemperatur 400 bis 480° C,. vorzugsweise 475° C, und die Temperzeit 10 bis 20 Minuten, vorzugsweise 15 Minuten. Die Dicke der Aluminiumschicht kann dabei 3 bis 10 tun betragen.
Anhand eines in der Zeichnung dargestellten Äusführungsbeispieles wird die Erfindung näher erläutert. Die Figuren 1 bis 4 zeigen einen in Planartechnik ausgeführten, monolithischen Darlingtonverstärker im Schnitt bei den verschiedenen erfindungsgemäß auszuführenden Verfahrensschritten.
Der monolithische Darlingtonverstärker nach den Figuren 1 bis 4 enthält in bekannter Weise eine doppelte npn-Zonenfolge: in eine Halbleiterscheibe 1 aus η-Silizium sind zwei p-leitende Basiszonen 2 und 3 und in diese Basiszonen je eine
709819/0549
2R550512
n-leitende Emitterzone 4 und 5 eindiffundiert. Auf diese Weise entstehen in dem Substrat 1 zwei Transistoren mit einem gemeinsamen Kollektor 1', nämlich ein durch die Zonenfolge 1', 2 und 4 gebildeter erster Transistor T. und ein durch die Zonenfolge 1', 3 und 5 gebildeter zweiter Transistor T„. Diese beiden Transistoren T. und T„ sollen nun in Darlingtonschaltung miteinander verbunden werden. Hierzu ist, wenn davon ausgegangen wird, daß der erste Transistor T. den Treibertransistor und der zweite Transistor T? den Leistungstransistor des Darlingtonverstärkers bildet, eine elektrisch leitende Verbindung zwischen der Emitterzone 4 des ersten Transistors T. und der Basiszone 3 des zweiten Transistors T? erforderlich. Diese elektrisch leitende Verbindung kann durch eine Metallisierung gebildet werden, die sich von der Emitterzone 4 des ersten Transistors T. über die Siliziumdioxidschicht 6 bis zur Basiszone 3 des zweiten Transistors T? erstreckt. Außerdem sind an der Basiszone 2 des ersten Transistors T^, an der Emitterzone 5 des zweiten Transistors T„ und an der gemeinsamen Kollektorzone 1' beider Transistoren T. und T2 jeweils Metallisierungen zum Anbringen äußerer Anschlüsse erforderlich.
Diese Metallisierungen werden in der folgenden Weise hergestellt:
In die Siliziumscheibe 1 seien bereits die Basiszonen 2 und 3 und die Emitterzonen 4 und 5 eindiffundiert. Außerdem sei die Siliziumscheibe 1 zum Schutz der pn-übergänge mit einer durchgehenden Siliziumdioxidschicht 6 bedeckt. Mit Hilfe eines photolithographischen Prozesses werden nun gemäß Figur 1 indiese Siliziumdioxidschicht 6 Kontaktfenster 2', 3', 4' und 5' in bekannter Weise eingeätzt. Nach Entfernung des Photolackes wird die Scheibe sorgfältig gereinigt und getrocknet.
709819/0549
Ή* 2 9 8 8
Dann wird die Scheibe auf beiden Seiten im Hochvakuum zwischen 1O" und ΙΟ"-3 Torr mit einer durchgehenden Aluminiumschicht 7 und anschließend - ohne Unterbrechung des Vakuums - mit einer durchgehenden Nickelschicht 8 bedampft. Die Dicke der Aluminiumschicht 7 beträgt auf der Oberseite der Scheibe 7 bis 10 /um. Die Dicke der Nickelschicht 8 beträgt 0,6 bis 1,0 yum.
Auf der Unterseite der Halbleiterscheibe darf die Dicke der Aluminiumschicht 7 wegen geringerer Anforderungen an die Querleitfähigkeit geringer sein. Zur Vermeidung eines spröden Kontaktes sollten aber 3 Mm nicht unterschritten werden.
Figur 2 zeigt die Siliziumscheibe 1 nach dem Aufdampfen der Aluminiumschicht 7» Figur 3 zeigt sie nach dem Aufdampfen der Nickelschicht 8.
Nun wird die aus den Schichten 7 und 8 bestehende Metallisierung an der Oberseite der Halbleiterscheibe mit Hilfe eines photolithographischen Prozesses dort abgetragen, wo sie nicht benötigt wird. Nachdem die nicht zu entfernenden Bereiche der Metallisierung 7S 8 mit einer aus Photolack bestehenden, in der Zeichnung nicht dargestellten Maske abgedeckt worden sind, wird die Halbleiterscheibe in ein Gemisch eingetaucht, welches überwiegend Phosphorsäure und daneben Salpetersäure und Wasser enthält. Die Behandlungstemperatur liegt dabei vorzugsweise zwischen 50° C und 70° C. Hierbei werden die von der Photolackmaske nicht bedeckten Bereiche der Metallisierung 7, 8 weggeätzt. Die Scheibe mit den hierbei noch verbleibenden Teilen der Metallisierung 7, 8 ist in Figur 4 dargestellt.
Nach Entfernung des Photolackes wird die Scheibe gründlich gereinigt und getrocknet und anschließend unter Formiergas bei einer Temperatur von 475° C für eine Dauer von 15 Minuten getempert.
709819/0549
Die Scheibe kann anschließend nach bekannten Verfahren zerteilt werden. An die Einzelelemente können mittels Weichlötung an der Nickeloberfläche Anschlußelektroden angebracht werden. Dabei sind die Nickeloberflächen bei den in der Halbleitertechnik üblichen Lötverfahren mittels vorzugsweise aus Blei und/oder Zinn bestehenden Weichloten gut benetzbar.
Es ist aber auch möglich^ vor dem Zerteilen der Scheiben
mittels eines Tauch- oder Schwallverfahrens eine Weichlotschicht auf der Nickeloberfläche aufzubringen.
Bei Substraten aus Keramik kann man die gleichen Prozeßparamctcr wie im Falle des Silizium-Halbleiterbauelementes
wählen.
709819/0549

Claims (12)

R· 29 S 8 Ansprüche
1.JVerfahren zur Herstellung einer lötfähigen Metallisierung mit hoher elektrischer Querleitfähigkeit auf einem Substrat, bei dem auf das Substrat eine Aluminiumschicht3 die die gewünschte Querleitfähigkeit besitzt, und auf diese eine vergleichsweise dünne Nickelschicht aufgebracht wird und bei dem anschließend ein Temperprozeß in einer nicht oxidierenden Atmosphäre unterhalb einer Temperatur durchgeführt wird, bei der an der Grenze zwischen dem Substrat und dem darauf aufgebrachten Aluminium eine flüssige Phase entsteht, dadurch gekennzeichnet, daß die Dicke der auf die Aluminiumschicht (7) aufgebrachten Nickelschicht (8), die Tempertemperatur und die Temperzeit so aufeinander abgestimmt werden, daß einerseits ein ausreichender Kontakt der aus diesen beiden Schichten (7, 8) bestehenden Metallisierung auf dem Substrat (1) erzielt wird und andererseits die Lötfähigkeit dieser Metallisierung (7» 8) erhalten bleibt. . ■ .
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Substrat ein Isolator ist.
709819/0549
T - R.
9 β tf •I-
3. Verfahren'nach Anspruch 2, dadurch gekennzeichnet, daß der Isolator aus Keramik besteht.
4. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß der Isolator aus einem Oxid oder aus einem Nitrid oder aus Glas besteht.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Substrat ein Halbleiter ist.
6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Substrat ein als Leistungsbauelement dienender Halbleiterkörper aus Silizium ist, der an bestimmten Oberflächenbereichen mit einer aus mindestens einem Isolator bestehenden Oberflächenschutzschicht bedeckt ist.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die Oberflächenschutzschicht ein ein- oder mehrschichtiges System ist, das eine unmittelbar auf der Halbleiteroberfläche aufliegende Schicht aus einem Oxid des Siliziums enthält.
8. Verfahren nach Anspruch dadurch gekennzeichnet, daß auf die aus einem Oxid des Siliziums bestehende Schicht eine aus einem Nitrid bestehende Schicht aufgebracht ist.
../8 709819/0549
R.
29 $ 3
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß auf die Nitridschicht eine Glasschicht aufgebracht ist.
10. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Dicke der Nickelschicht (8) 0,6 bis 1,0 yum, die Tempertemperatur i|00 bis 480° C, vorzugsweise 475° C1 und die Temperzeit 10
bis 20 Minuten, vorzugsweise 15 Minuten, beträgt.
11. Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß die Dicke der Aluminiumschicht (7) 3 bis 10 /im beträgt.
12. Verfahren nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß die Aluminiumschicht (7) und die Nickelschicht (8) nacheinander im Hochvakuum aufgebracht werden.
. JQ . ?S
7098T9/Ö549
DE19752550512 1975-11-11 1975-11-11 Verfahren zur herstellung einer metallisierung auf einem substrat Ceased DE2550512A1 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE19752550512 DE2550512A1 (de) 1975-11-11 1975-11-11 Verfahren zur herstellung einer metallisierung auf einem substrat
US05/734,770 US4132813A (en) 1975-11-11 1976-10-22 Method for producing solderable metallized layer on a semiconducting or insulating substrate
JP51134015A JPS6040185B2 (ja) 1975-11-11 1976-11-08 基板に高い横方向導電性を有するロウ接可能の金属層を製造する方法
GB46527/76A GB1537298A (en) 1975-11-11 1976-11-09 Method of producing a metal layer on a substrate
NL7612483A NL7612483A (nl) 1975-11-11 1976-11-10 Werkwijze voor het vervaardigen van een metal- lisering op een substraat.
FR7633988A FR2331885A1 (fr) 1975-11-11 1976-11-10 Procede pour la realisation sur un substrat d'une metallisation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19752550512 DE2550512A1 (de) 1975-11-11 1975-11-11 Verfahren zur herstellung einer metallisierung auf einem substrat

Publications (1)

Publication Number Publication Date
DE2550512A1 true DE2550512A1 (de) 1977-05-12

Family

ID=5961412

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19752550512 Ceased DE2550512A1 (de) 1975-11-11 1975-11-11 Verfahren zur herstellung einer metallisierung auf einem substrat

Country Status (6)

Country Link
US (1) US4132813A (de)
JP (1) JPS6040185B2 (de)
DE (1) DE2550512A1 (de)
FR (1) FR2331885A1 (de)
GB (1) GB1537298A (de)
NL (1) NL7612483A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3406542A1 (de) * 1984-02-23 1985-08-29 Telefunken electronic GmbH, 7100 Heilbronn Verfahren zum herstellen eines halbleiterbauelementes

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3107943A1 (de) * 1981-03-02 1982-09-16 Siemens AG, 1000 Berlin und 8000 München Verfahren zur herstellung von loetbaren und temperfaehigen edelmetallfreien duennschichtleiterbahnen
DE4028776C2 (de) * 1990-07-03 1994-03-10 Samsung Electronics Co Ltd Verfahren zur Bildung einer metallischen Verdrahtungsschicht und Füllen einer Kontaktöffnung in einem Halbleiterbauelement
US6506672B1 (en) * 1999-06-30 2003-01-14 University Of Maryland, College Park Re-metallized aluminum bond pad, and method for making the same
US20060186180A1 (en) * 2005-02-24 2006-08-24 Northrop Grumman Corporation Accurate relative alignment and epoxy-free attachment of optical elements
KR100672810B1 (ko) * 2005-07-06 2007-01-22 썬텍 주식회사 면상 발열체 제조방법 및 그에 의하여 제조된 면상 발열체
DE102005044510B4 (de) * 2005-09-16 2011-03-17 Infineon Technologies Ag Halbleiterbauteil mit Vorderseitenmetallisierung sowie Verfahren zu dessen Herstellung und Leistungsdiode
US8354692B2 (en) * 2006-03-15 2013-01-15 Infineon Technologies Ag Vertical semiconductor power switch, electronic component and methods of producing the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3479736A (en) * 1966-08-31 1969-11-25 Hitachi Ltd Method of making a semiconductor device
US3579375A (en) * 1968-10-18 1971-05-18 Rca Corp Method of making ohmic contact to semiconductor devices
US3633269A (en) * 1969-06-24 1972-01-11 Telefunken Patent Method of making contact to semiconductor devices
US3806361A (en) * 1972-01-24 1974-04-23 Motorola Inc Method of making electrical contacts for and passivating a semiconductor device
US3967296A (en) * 1972-10-12 1976-06-29 General Electric Company Semiconductor devices
US3922385A (en) * 1973-07-02 1975-11-25 Gen Motors Corp Solderable multilayer contact for silicon semiconductor
DE2340423A1 (de) * 1973-08-09 1975-02-20 Siemens Ag Weichgeloetete kontaktanordnung
US3965279A (en) * 1974-09-03 1976-06-22 Bell Telephone Laboratories, Incorporated Ohmic contacts for group III-V n-type semiconductors

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3406542A1 (de) * 1984-02-23 1985-08-29 Telefunken electronic GmbH, 7100 Heilbronn Verfahren zum herstellen eines halbleiterbauelementes

Also Published As

Publication number Publication date
GB1537298A (en) 1978-12-29
FR2331885B1 (de) 1983-01-14
JPS6040185B2 (ja) 1985-09-10
US4132813A (en) 1979-01-02
JPS5260583A (en) 1977-05-19
NL7612483A (nl) 1977-05-13
FR2331885A1 (fr) 1977-06-10

Similar Documents

Publication Publication Date Title
DE2808257B2 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE2153103B2 (de) Verfahren zur Herstellung integrierter Schattungsanordnungen sowie nach dem Verfahren hergestellte integrierte Schaltungsanordnung
DE1933547B2 (de) Traeger fuer halbleiterbauelemente
DE2033532C3 (de) Halbleiteranordnung mit einer Passivierungsschicht aus Siliziumdioxid
DE6606541U (de) Halbleiteranordnung
DE1640307A1 (de) Duennschichttechnik zur Herstellung integrierter Schaltungen
DE2730566C3 (de) Halbleitervorrichtung mit einem pn-übergang und Verfahren zu ihrer Herstellung
DE2218230A1 (de) Halbleiterbauelement mit guter Wärmeableitung
DE2550512A1 (de) Verfahren zur herstellung einer metallisierung auf einem substrat
DE2230171A1 (de) Verfahren zum herstellen von streifenleitern fuer halbleiterbauteile
DE1639262A1 (de) Halbleiterbauelement mit einer Grossflaechen-Elektrode
DE2458410C2 (de) Herstellungsverfahren für eine Halbleiteranordnung
DE1812130B2 (de) Verfahren zum herstellen einer halbleiter- oder dickfilmanordnung
DE2136201C3 (de) Verfahren zum Anbringen metallischer Zuleitungen an einem elektrischen Festkörper-Bauelement
DE2039887A1 (de) Sockel fuer elektronische Vorrichtungen und Verfahren fuer deren Herstellung
DE1952499A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
EP0136444B1 (de) Leistungsthyristor auf einem Substrat
DE2608813B2 (de) Niedrigsperrende Zenerdiode
DE102023209224B3 (de) Verfahren zum Herstellen eines Bauteils
DE2348323A1 (de) Integrierte festkoerperschaltung mit einer vielzahl von bauelementen in einem gemeinsamen halbleiterkoerper
DE1514943C3 (de) Verfahren zur Herstellung von Halbleiteranordnungen
DE1769271C3 (de) Verfahren zum Herstellen einer Festkörperschaltung
DE2235749B2 (de) Verfahren zum Herstellen eines Leitbahnenmusters
DE2143906C3 (de) Verfahren zur Herstellung einer lötfähigen Metallisierung auf einem Substrat
DE2952318C2 (de) Integrierte Schaltungsanordnung und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
8131 Rejection