[go: up one dir, main page]

DE2549787A1 - Verfahren zur herstellung lichtemittierender dioden - Google Patents

Verfahren zur herstellung lichtemittierender dioden

Info

Publication number
DE2549787A1
DE2549787A1 DE19752549787 DE2549787A DE2549787A1 DE 2549787 A1 DE2549787 A1 DE 2549787A1 DE 19752549787 DE19752549787 DE 19752549787 DE 2549787 A DE2549787 A DE 2549787A DE 2549787 A1 DE2549787 A1 DE 2549787A1
Authority
DE
Germany
Prior art keywords
gap
layer
gap layer
substrate
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19752549787
Other languages
English (en)
Other versions
DE2549787C2 (de
Inventor
Robert Wallace Broadie
Bernard Michael Kemlage
Hans Bernhard Pogge
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2549787A1 publication Critical patent/DE2549787A1/de
Application granted granted Critical
Publication of DE2549787C2 publication Critical patent/DE2549787C2/de
Expired legal-status Critical Current

Links

Classifications

    • H10P14/2905
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10P14/24
    • H10P14/3218
    • H10P14/3221
    • H10P14/3251
    • H10P14/3254
    • H10P14/3418
    • H10P14/3421
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/025Deposition multi-step
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/059Germanium on silicon or Ge-Si on III-V
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/067Graded energy gap
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/072Heterojunctions
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/119Phosphides of gallium or indium
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/933Germanium or silicon or Ge-Si on III-V
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/938Lattice strain control or utilization

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)

Description

Verfahren zor Herstellung lichtemittierender Dioden
Die Erfindung betrifft ein Verfahren zur Herstellung von lichteaittiereBden Dioden, die aus einem Si-Substrat bestehen, auf das epitaktisch eine GaP-Schicht aufgewachsen ist.
Xn der technischen Literatur findet sich eine Fülle von Berichten, die sich auLt heteroepitaktischen Aufwachsprozessen befassen. Es sind verschiedene Arten von Schicht-Substrat-Strukturen angegeben, an denen Bauelemente mit materialverschiedeaen Halbleiterübergangen, wie beispielsweise Heterodioden, oder die Herstellung m Bauelementen in der epitaktisch aufgewachsenen Schicht'untersucht wurden. Bei der Auswahl des Substratmaterials geht man insbesondere im letzten Fall von wirtschaftlichen Überlegungen aas. Außerdem stellt man bestisnte Eigenschaften des Substrats in des Vordergrund, da es nur als Träger für die aktive Schicht verwendet wird. Ein besonders attraktives Gebiet heteroepitaxialer Prozeßstudien ist das epitaxiale Aufwachsen von lichtemittierende» Halbleitermaterial auf Si-Substraten, da Si in For» von großflächigen Substraten zur Verfügung steht und bei hoher Qualität nur niedrige Kosten verursacht. Es ist bereits eine Reihe von Aufwachsmethoden versucht worden, uia lichtemittierende Dioden aus einer GaP-Schicht auf Si-Substraten ■oaolytisch zu integrieren.
77/085|
75Λ9787
Ein Halogenid-Transportprozeß JGa-PCl3 - (88% H2, 12% H2 wurde bespielsweise bereits im Juni 1964 beschrieben (Technical Report ECOM-2471, "Research on Hetero junctions", U.S. Ärmy Electronics Command). Es warden Schwierigkeiten festgestellt, insbesondere in Verbindimg mit der Herstellung von SiO_ auf dem Si-Substrat. Die typische Aufwachstemperatur betrag 700-75O0C. Durch geringe Aufwachsraten, in der Größenordnung von 0,7 p/min. konnte eine Rißbilduttg in Schichten bis zu einer Dicke von 22 u verhindert werden. Ein geringfügig abgeänderter Halogenid-Transportprozeß, bei dem GaP und PCI, als Material für die Quelle verwendet wurde, ist unter dem Titel "Growth of Heteroepitaxial GaP on Si Substrates by a Chloride Transport Process" in den Siemens Forsehungs- und Entwicklungsberichten Band 2 (1973), Nr. 3 veröffentlicht. Auch hier wurden aufgrund des Vorhandenseins von Oxid auf dem Si-Substrat Schwierigkeiten beim Aufwacnsprozeß festgestellt. Der Aufwachsprozeß gelang bei einer Temperatur von 8OO bis 85O0C, wenn φ Q/ -orientierte Substrate verwendet wurden und die Substrate einem speziellen Hochtemperatui^ prozeß unterworfen worden. Dieser Prozeß führte bei <$OO^ orientierten Substraten nicht zu» Erfolg.
Eine Aufdampfaiethode fir Schichten geringer Ausdehnung wurde unter dem Titel "Heteroepitaxial Growth of GaP and Sl Substrates by Evaporation Method* in Turnal of Applied Physics 41, 3190 (1970) veröffentlicht. Die im Bereich von eine Abmessung von etwa 7O mal 2OO p. aufweisenden öffnungen in einer SiO2 Schicht aufgedampften Schichten sind ohne Rißbildung, solange die Schichtdicke unter 5 μ liegt.
Auch ein pyrolitisches Verfahren, durchgeführt bei einer Aufwachstemperatur von 485°C, wurde unter dem Titel "Growth of Single Crystal GaP from Organometallic Sources* im Journal of Electrochem. Society, Vol. 116, Nr. ΙΟ, Seite 1449 (1969) veröffentlicht. Die erzielte Aufwachsrate (0,0025 u/min.) und die
FI 974 ©7© 6U»ÖZY/Q958
Schichtdicke (0,5 u) sind jedoch von geringem praktischem Wert für eine Anwendung bei GaP-Dioden.
Weitere Verfahren, die im Zusammenhang mit der Herstellung von HeteroStrukturen mit GaP-Schichten auf Si-Substraten angewendet wurden, führten ebenfalls nicht zu brauchbaren praktischen Ergebnissen, insbesondere nicht, wenn hohe Integrationsdichten angestrebt werden. Erwähnt seinen beispielsweise der unter dem Titel "Epitaxial Layers of Gallium Phosphide on Silicon" in Phys. Stat. Sol. 3A K229 (1970) Transportprozeß, der unter dem Titel "The Growtjh of Ge-GaAs und GaP-Si Heterojunctions by Liquid Phase Epitaxie" in Journal of Electrochem. Society, Vol. 119, Nr. 8, Seite 1119, (1972) ver-öffentlichte eutektische Aufwachsprozeß und der unter äem Titel "The Synthesis and Epitaxial Growth of GaP by Fused Salt Electrolysis" in Journal of Electrochem, Society, Vol. 115 Nr. 7 (1967) veröffentlichte elektrolytische Aufwachsprozeß.
Weiterhin seien die US-Patentschriften 3 312 570, 3 582 410 und 3 366 517 gemannt, die sich ebenfalls mit der Schaffung geeigneter Bedingungen zur Erzielung eines heteroepitaxialen Wachstums befassen. Es sind nur wenige Materialeigenschaften näher betrachtet, da sich die meisten Materialien nicht für entsprechende Messungen und Analysen eignen. Die Angaben beschränken sich auf die entlang der Grenzflächen auftretende Rißbildung, auf HaIlraessungen und auf oberflächliche strukturelle und optische Daten.
Durch die US-Patentschrift 3 766 447 ist eine Methode bekannt, durch die das durch die Fehlanpassung zwischen Si und GaP hervorgerufene Problem Überwunden werden soll. Dabei wird zwischen die beiden Schichten eine Zwischenschicht aus einer Legierung von Si und Ge eingebracht. Die Ge-Konzentration steigt dabei von 0 % an der Grenzfläche zum Si-Substrat auf etwa 8% an der Grenzfläche zur GaP-Schicht an. Dieses bekannte Verfahren führt von dem inner angestrebten Ziel weg, direkt durch epitaktisches Aufwachsen einer elektroluaiaeezenten Halbleiterschicht auf ein Si-Sub-
FI 974 O7O Οϋ»8ϊ7/Ο956
7549787
strat ein zufriedenstellendes Ergebnis zu erreichen.
Zusammengefaßt kann festgestellt werden, daß der genannte Stand der Technik kein Verfahren angibt, das ein epitaktisches Aufwachsen von GaAsP als lichtemittierendem Halbleitermaterial auf ein Si-Substrat ermöglicht und damit die Herstellung qualitativ hochwertiger, lichtem!ttierender Dioden gestattet. Hervorgehoben werden das pyrolitische Verfahren oder das Disproportionierungsverfahren. Beim pyrolitischen Verfahren erhält man nur Materialien geringerer struktureller und elektrischer Qualität. Beim Disproportionierungsverfahren ergeben sich beträchtliche Schwierigkeiten in der Kristallkernbildung.
Bisher wurden Epitaxieschichten hoher Qualität nur auf GaAs- und GaP-Substraten erzielt. Vorzuziehen wäre die Verwendung von monokristallinen Si-Substraten, da diese zumindest kostenmäßig weniger aufwendig sind als Substrate aus GaAs und GaP. Da außerdem die moderne integrierte Halbleitertechnologie auf Si als Halbleitermaterial beruht, wäre es wünschenswert, lichtemittierende Halbleiterbauelemente in dieser Tech nik integrierbar zu machen.
Es ist die der Erfindung zugrunde liegende Aufgabe, ein zuverlässiges, kostenunaufwendiges Verfahren zur Herstellung lichtemittierender Dioden anzugeben, bei dem auf einem Si-Substrat das lichtemittierende Halbleitermaterial direkt epitaktisch aufgebracht wird und Bauelemente hoher Qualtität erzielt werden.
Gemäß der Erfindung wird diese Aufgabe dadurch gelöst, daß eine erste dünne epitaktische GaP-Schicht pyrolitisch auf ein Si-Substrat und anschließend auf die erste eine zweite GaP-Schicht durch einen Halogenid-Transportprozeß aufgebracht wird.
974 070
mm c mm
Vorteilhafte Ausgestaltungen des erfindungsgemäßen Verfahrens sind in den Unteransprüchen niedergelegt.
Die Erfindung wird im folgenden anhand der Zeichnng erläutert. Es zeigen:
Fig. 1 ein Ablaufdiagramm des erfindungsgemäßen
Verfahrens,
Fig. 2a und 2b Schnittansichten erfindungsgemäß hergestellter lichtemittierender Anordnungen und
Fig. 3 die schematische Ansicht einer Einrichtung
zum pyrolitischen Aufwachsen einer GaP-Schicht auf einen Si-Sub'strat entsprechend dem ersten erfindungsgemäßen Verfahrensschritk·
Wie aus dem Ablaufdiagramm der Fig. 1 zu ersehen ist, wird im ersten Verfahrensschritt auf ein Si-Substrat auf pyrolitischem Wege eine GaP-Schicht aufgebracht. Diese Schicht dient als eine Art Zwischenschicht. Die bei diesem ersten Prozeßschritt verwendete Reaktionsgefäß 10, typischerweise aus Quarz mit einem Durchmesser von etwa 50 mm, ist normalerweise waagrecht angeordnet. Beim erfindungsgemäßen Verfahren wird die Reaktionsgefäß jedoch in vertikaler Lage betrieben, wie es in Fig. 3 dargestellt ist. Als Einlasse dienen zwei Röhren 12 und 14. ober das innere Rohr 12 werden die Reaktionsgase zugeführt, über das äußere Rohr 14 erfolgt die Zufuhr von H2, das den Reaktanzgasstrom nach Art eines Vorhanges umgibt und einen
"Wg~ff27/095'6'
Fl 974 °70
! Niederschlag an den Wänden des Reaktionsgefäßes weitgehend ver- ! hindert. Die Si-Substrate 16 werden auf einen hochreinen Graphit-Träger 18 gelegt und über eine Induktionsspule 20 erhitzt.
j Regelorgane M steuern den Fluß der Reaktionsgase, der über Flußmesser F und Magnetventile S selektiv überwacht wird. Vor dem eigentlichen pyrolitischen Niederschlag wird ein Hochtemperaturprozeß in H2-ümgebung bei einer Dauer von etwa 2 Minuten und einer Temperatur von etwa 11OO°C durchgeführt, um anschließend eine kontinuierliche Schicht zu erhalten. Der pyrolitische Niederschlagsprozeß wird dann so lange durchgeführt, bis eine Epitaxieschicht von etwa 0,1 bis 10 um auf der Oberfläche des Si-Substrats entstanden ist. Diese erste dünne epitaktische GaP-Schicht bildet eine Grund- oder Zwischenschicht, auf der die weiteren Schichten aufgebracht werden.
typische Prozeßparameter ergeben sich aus der folgenden Tabelle:
Flußraten
H2 (HauptfIuß) 125°C - 3, 0 l/Min
3, 0 l/Min
H2 ha. (CH3J3 ZusatzJ 2, 5 l/Min
H2(PH3 Zusatz) 25 cc/Min
Ga (CH3J3 25 cc/Min
PH3 1000 °C-85O°
Temperaturen - 1
FI 974 070 <ΠΠΓΒΖ·//096β
2 Min. bei 1125°C
3 Min. ansteigende Temperatur (1125°C-—> 1000°C) 1 Min. "PH3 bei 1COO0C
5 Min. PH3 und Ga(CH3)3 bei 1000°C 15 Min. PH3 und Ga(CH3)3 bei 85O°C 8 Min. Spülen
Als Ergebnis dieses Prozesses erhält man eine Epitaxieschicht guter Qualität auf einem in der ^10O/ -Ebene oder einer um von dieser Ebene abweichend orientiertem Si-Substrat. Die Schichtdicke beträgt bis zu 7,5 u. Für den pyrolitischen Prozeß gelten folgende Reaktionsgleichungen;
(CH3) 3 Ga-^ Ga(Dampf) + 3 CH4 PH--^*1/xPv + 3/2 H9 (x = 1t4) (1/XPx + Ga(Dampf, --> GaP (pejjt)
Es sei hinzugefügt, daß zum Zwecke der Erhöhung der GaP-Schichtbildung im Bereich der hohen Temperatur, d.h., im Bereich des Substrats 16 und der Aufnahme 18, ein wassergekültes Reaktionsgefäß verwendet wird. Die Temperatur kann am Ende bis auf etwa 75O°C abgesenkt werden, ohne daß das Ergebnis wesentlich beeinträchtigt würde.
Im zweiten Verfahrensschritt wird die zweite GaP-Schicht in einer Dicke von 10 bis 40 μ aufgebracht. Dieser Prozeß wird in einer handelsüblichen Einrichtung zum Aufbringen von HCl/Ga/PH3/H2 durchgeführt, wobei AsH3 in abgestufter Menge hinzugefügt wird.
FI 974 O7O
~~6"ÖS~8 27/0 956
Eine derartige Einrichtung ist unter dem Titel "Single Crystal Electroluminescent Materials" in Mater. Sei. Eng., 6 (1970) Seiten 69 bis 109 beispielsweise beschrieben. Für diesen zweiten Prozeßschritt gelten im wesentlichen folgende Reaktionsgleichungen:
HCl + Ga(flüssig) -^GaCl f)
GaCl >_, ^x + 1/xP +1/2 H0 —» GaP + HCl (Dampx) χ δ
Dabei sind die Wände des Reaktionsgefäßes heiß, um eine GaP-Schichtbildung dort zu verhindern. Als typische Prozeßparameter ergeben sich:
lf2 l/Min.
2 cc/Min.
8 cc/Min.
Temperatur - 700 - 75O°C
Zeit 75 - 150 Minuten
Es werden Aufwachsraten in der Größenordnung von 0,1 bis 0,1 μ/Min erreicht. Es ergeben sich GaP-Schichtdicken bei einer Prozeßdauer von 75 Minuten von etwa 12,6 bis 13,3 μ und bei etwa 150 Min. von 29,8 μ. Es ergibt sich eine GaP-Schicht hoher Qualität. Fig. 2a zeigt die Schnittansicht einer entsprechenden Struktur.
!Im folgenden seien die durch einen Vergleich zwischen hetero- !epitaxialen GaP/Si-Strukturen und den üblichen homeoepitaxialen !GaP/GaP-Strukturen gewonnenen Meßergebnisse dargestellt.
Fi 974 070 609827/Q9G6
GaP/GaP
GaP/Si
300 K - Dotierungsgrad
Beweglichkeit 77 K- Dotierungsgrad
Beweglichkeit
Versetzungsdichte
4,3 χ 1O16Cm"3 5,1χ1Ο16 cm 3
2 2
150 cm /V sec 150cm /V sec 2,0 χ 1O14Cm"3 1,8x1O14 cm"3 1730 cm2/V sec 1660 cm2/V sec
Abnehmend von der Grenzfläche
(~> 1O7/cm2) zur Oberfläche
2,
Es ist bekannt, daß Versetzungsdichten von etwa 1O5/cm2 keinen wesentlichen Einfluß auf Elektrolumineszenzeffekt des Materials haben. Der Vergleich zeigt, daß mit Hilfe des erfindungsgemäßen Verfahrens brauchbare Strukturen herstellbar sind.
Eine Weiterbildung des erfindungsgemäßen Verfahrens wird anhand der Fig. 2b erläutert. Dabei werden GaAsP-Dioden hergestellt.
GaAsP-Schichten wurden in der Halbleiterindustrie zur Herstellung von lichtend.ttiernden Dioden bereits verwendet. E.in wesentliches Problem stellten aber auch hier die Kosten dar, da nur Substrate aus GaAs und GaP verwendbar waren. Der an sich angestrebten Verwendung von Si-Substraten stand ebenfalls entgegen, daß infolge der ungleichen Gitterstruktur GaAsP nicht auf Si epitaktisch aufwachsbar war. Die Erfindung liefert auch hier eine einfache Lösung dieses Problems. Auf die zweite GaP-Schicht wird eine GaAsP-Schicht aufgebracht. Man geht dabei so vor, daß während der Herstellung der zweiten GaP-Schicht in abgestufter Weise
FI 974 070
AsH3 zugeführt wird. Dies geschieht mittels eines elektronisch gesteuerten Flußmessers. Das gesteuerte Hinzufügen von AsH3 ermöglicht das Aufwachsen einer GaAsP-Schicht jedes beliebigen
Bandabstandes. Der letzte Prozeßabschnitt wird so lange fortgeführt, bis die vorgegebene Zusammensetzung des lichtemittierenden Elementes erreicht ist. Unter Kostenaufhaltung der Zusammensetzung wird der Prozeß forgeführt, bis eine geeignete Schichtdicke (ca. 10-20 um) vorhanden ist.
FI 974 070

Claims (1)

  1. - 11 -
    PATENTANSPRÜCHE
    Verfahren zur Herstellung lichtemittierender Dioden, dadurch gekennzeichnet, daß eine erste dünne GaP-Schicht pyrolitisch auf ein Si-Substrat und anschließend auf die erste eine zweite GaP-Schicht durch einen Halogenid-Transportprozeß aufgebracht wird.
    Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zunächst das Si-Substrat einem Hochtemperaturprozeß bei einer Temperatur im Bereich von 1 von etwa 2 Min. unterworfen wird.
    einer Temperatur im Bereich von 11OO°C und einer Dauer
    Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Halogenid-Transportprozeß zur Herstellung der zweiten GaP-Schicht fortgesetzt wird, wobei durch Zusatz von AsH3 , der Bandabstand von GaP verändert wird bis eine GaAsP-Schicht konstanter Zusammensetzung erreicht wird, und daß anschließend eine die Wellenlänge der Diode bestimmende GaAsP-Schicht konstanter Zusammensetzung aufgebracht wird.
    Verfahren nach Anpruch 1,2 oder 3, dadurch gekennzeichnet, daß die Dicke der ersten GaP-Schicht in der Grö ßenordnung von 0,1 - 10 μ liegt.
    Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die erste GaP-Schicht bei einer Temperatur im Bereich von 75O°C - 1000°C aufgebracht wird.
    Verfahren nach den Ansprüchen 1 bis 5, dadurch gekennzeichnet, daß die Dicke der zweiten GaP-Schicht im Bereich von 10 bis 20 μ gewählt wird.
    Fi 974 070 609827/Q9G6
    Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die zweite GaP-Schicht bei einer Temperatur im Bereich von 7OO°C bis 85O°C aufgebracht wird.
    Verfahren nach den Ansprüchen 1 bis 7, dadurch gekennzeichnet, daß die Dicke der zweiten GaP-Schicht in der Größenordnung von 10 - 40 ρ liegt.
    Verfahren nach Anspruch 3,- dadurch gekennzeichnet, daß die Dicke der zweiten GaP-Schicht 2-5 u beträgt.
    FI 974 070
    609827/0956
DE2549787A 1974-12-17 1975-11-06 Verfahren zur Herstellung einer Halbleiter-Einkristallstruktur für lichtemittierende Dioden Expired DE2549787C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/533,604 US3963538A (en) 1974-12-17 1974-12-17 Two stage heteroepitaxial deposition process for GaP/Si

Publications (2)

Publication Number Publication Date
DE2549787A1 true DE2549787A1 (de) 1976-07-01
DE2549787C2 DE2549787C2 (de) 1984-04-12

Family

ID=24126690

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2549787A Expired DE2549787C2 (de) 1974-12-17 1975-11-06 Verfahren zur Herstellung einer Halbleiter-Einkristallstruktur für lichtemittierende Dioden

Country Status (5)

Country Link
US (1) US3963538A (de)
JP (1) JPS5820151B2 (de)
DE (1) DE2549787C2 (de)
FR (1) FR2295568A1 (de)
GB (1) GB1501736A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2927454A1 (de) * 1978-07-07 1980-01-17 Mitsubishi Monsanto Chem Epitaxiale scheibe, insbesondere zur verwendung von licht emittierenden dioden

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5856963B2 (ja) * 1977-05-06 1983-12-17 三菱化成ポリテック株式会社 電子発光化合物半導体の製造方法
US4148045A (en) * 1977-09-21 1979-04-03 International Business Machines Corporation Multicolor light emitting diode array
FR2435816A1 (fr) * 1978-09-08 1980-04-04 Radiotechnique Compelec Procede de realisation, par epitaxie, d'un dispositif semi-conducteur a structure multicouches et application de ce procede
FR2447612A1 (fr) * 1979-01-26 1980-08-22 Thomson Csf Composant semi-conducteur a heterojonction
US4517047A (en) * 1981-01-23 1985-05-14 The United States Of America As Represented By The Secretary Of The Army MBE growth technique for matching superlattices grown on GaAs substrates
US4596626A (en) * 1983-02-10 1986-06-24 The United States Of America As Represented By The United States National Aeronautics And Space Administration Method of making macrocrystalline or single crystal semiconductor material
JPS6012724A (ja) * 1983-07-01 1985-01-23 Agency Of Ind Science & Technol 化合物半導体の成長方法
US4632712A (en) * 1983-09-12 1986-12-30 Massachusetts Institute Of Technology Reducing dislocations in semiconductors utilizing repeated thermal cycling during multistage epitaxial growth
US5091333A (en) * 1983-09-12 1992-02-25 Massachusetts Institute Of Technology Reducing dislocations in semiconductors utilizing repeated thermal cycling during multistage epitaxial growth
US4697202A (en) * 1984-02-02 1987-09-29 Sri International Integrated circuit having dislocation free substrate
US4588451A (en) * 1984-04-27 1986-05-13 Advanced Energy Fund Limited Partnership Metal organic chemical vapor deposition of 111-v compounds on silicon
US4548658A (en) * 1985-01-30 1985-10-22 Cook Melvin S Growth of lattice-graded epilayers
JPS61291491A (ja) * 1985-06-19 1986-12-22 Mitsubishi Monsanto Chem Co りん化ひ化ガリウム混晶エピタキシヤルウエハ
IL78840A0 (en) * 1985-10-17 1986-09-30 Holobeam Lattice-graded epilayer
US4891091A (en) * 1986-07-14 1990-01-02 Gte Laboratories Incorporated Method of epitaxially growing compound semiconductor materials
US4840921A (en) * 1987-07-01 1989-06-20 Nec Corporation Process for the growth of III-V group compound semiconductor crystal on a Si substrate
US5272105A (en) * 1988-02-11 1993-12-21 Gte Laboratories Incorporated Method of manufacturing an heteroepitaxial semiconductor structure
US5079616A (en) * 1988-02-11 1992-01-07 Gte Laboratories Incorporated Semiconductor structure
US5238869A (en) * 1988-07-25 1993-08-24 Texas Instruments Incorporated Method of forming an epitaxial layer on a heterointerface
JP2507888B2 (ja) * 1988-11-19 1996-06-19 工業技術院長 ヘテロ構造体の製造方法
US5075743A (en) * 1989-06-06 1991-12-24 Cornell Research Foundation, Inc. Quantum well optical device on silicon
CA2062134C (en) * 1991-05-31 1997-03-25 Ibm Low Defect Densiry/Arbitrary Lattice Constant Heteroepitaxial Layers
JP3436379B2 (ja) * 1992-07-28 2003-08-11 三菱化学株式会社 りん化ひ化ガリウムエピタキシャルウエハ
US6010937A (en) * 1995-09-05 2000-01-04 Spire Corporation Reduction of dislocations in a heteroepitaxial semiconductor structure
JP3268731B2 (ja) 1996-10-09 2002-03-25 沖電気工業株式会社 光電変換素子
US8148591B2 (en) * 2007-12-21 2012-04-03 Chevron Oronite Company Llc Method of making a synthetic alkylaryl compound

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USB524765I5 (de) * 1966-02-03 1900-01-01
US3433684A (en) * 1966-09-13 1969-03-18 North American Rockwell Multilayer semiconductor heteroepitaxial structure
US3783009A (en) * 1971-02-22 1974-01-01 Air Reduction Method for improving perfection of epitaxially grown germanium films
US3699401A (en) * 1971-05-17 1972-10-17 Rca Corp Photoemissive electron tube comprising a thin film transmissive semiconductor photocathode structure
JPS52915B1 (de) * 1971-06-01 1977-01-11
US3766447A (en) * 1971-10-20 1973-10-16 Harris Intertype Corp Heteroepitaxial structure
US3862859A (en) * 1972-01-10 1975-01-28 Rca Corp Method of making a semiconductor device

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Jap. J. Appl.Phys., 11(1972) 919-920 *
Siemens Forschungs- und Entwicklungs-Berichte, 2(1973) 171-174 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2927454A1 (de) * 1978-07-07 1980-01-17 Mitsubishi Monsanto Chem Epitaxiale scheibe, insbesondere zur verwendung von licht emittierenden dioden

Also Published As

Publication number Publication date
DE2549787C2 (de) 1984-04-12
JPS5820151B2 (ja) 1983-04-21
US3963538A (en) 1976-06-15
FR2295568A1 (fr) 1976-07-16
JPS5178187A (de) 1976-07-07
GB1501736A (en) 1978-02-22
FR2295568B1 (de) 1979-05-04

Similar Documents

Publication Publication Date Title
DE2549787A1 (de) Verfahren zur herstellung lichtemittierender dioden
DE2549738A1 (de) Verfahren zur herstellung von lichtemittierenden dioden
DE3884682T2 (de) Verfahren zur Züchtung eines Halbleiterkristalles aus III-V-Gruppen-Verbindung auf einem Si-Substrat.
DE68917021T2 (de) Herstellung eines Halbleiterplättchens, das eine III-V-Gruppen-Halbleiterverbindungsschicht auf einem Siliziumsubstrat aufweist.
DE3620329C2 (de)
DE3415799A1 (de) Verfahren zur herstellung eines einkristall-substrats aus siliziumcarbid
DE2738329A1 (de) Elektrolumineszierende galliumnitridhalbleiteranordnung und verfahren zu deren herstellung
DE2231926B2 (de) Verfahren zur Herstellung von Halbleitermaterial
DE102005042587A1 (de) Verfahren und Vorrichtung zur Herstellung eines auf Galliumnitrid basierenden Einzelkristallsubstrats
DE2257834A1 (de) Verfahren zur herstellung eines halbleiterbauelementes
DE3526825A1 (de) Verfahren zum bilden eines monokristallinen duennen films aus einem elementhalbleiter
DE3852402T2 (de) Galliumnitridartige Halbleiterverbindung und daraus bestehende lichtemittierende Vorrichtung sowie Verfahren zu deren Herstellung.
DE3786148T2 (de) Verfahren zur hetero-epitaktischen zuechtung.
DE3526824C2 (de)
DE68918799T2 (de) Verbindungshalbleitersubstrat.
DE3026030A1 (de) Vorrichtungsteile zur herstellung von halbleiterelementen, reaktionsofen und verfahren zur herstellung dieser vorrichtungsteile
DE2211709C3 (de) Verfahren zum Dotieren von Halbleitermaterial
DE2734203A1 (de) Hetero-uebergangslaser
DE69303042T2 (de) Verfahren zur Herstellung von lichtempfindlichen Halbleitervorrichtungen
DE2154386C3 (de) Verfahren zum Herstellen einer epitaktischen Halbleiterschicht auf einem Halbleitersubstrat durch Abscheiden aus einem Reaktionsgas/Trägergas-Gemisch
DE2819781A1 (de) Verfahren zur herstellung eines epitaktischen iii-v- halbleiterplaettchens
DE2148119A1 (de) Verfahren zum Herstellen epitaktischer Schichten auf Halbleitersubstraten
DE69106646T2 (de) Herstellungsverfahren für eine blaues Licht emittierende ZnSe-Vorrichtung.
DE69228631T2 (de) Verfahren zur Kristallzüchtung eines III-V Verbindungshalbleiters
DE69207503T2 (de) Einkristall einer Halbleiterverbindung

Legal Events

Date Code Title Description
OD Request for examination
8181 Inventor (new situation)

Free format text: BROADIE, ROBERT WALLACE, HOPEWELL JUNCTION, N.Y., US KEMLAGE, BERNARD MICHAEL, KINGSTON, N.Y., US POGGE, HANS BERNHARD, HOPEWELL JUNCTION, N.Y., US

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee