[go: up one dir, main page]

DE2547289A1 - ARRANGEMENT FOR EQUALIZATION OF DIFFERENTIAL PHASE ERRORS - Google Patents

ARRANGEMENT FOR EQUALIZATION OF DIFFERENTIAL PHASE ERRORS

Info

Publication number
DE2547289A1
DE2547289A1 DE19752547289 DE2547289A DE2547289A1 DE 2547289 A1 DE2547289 A1 DE 2547289A1 DE 19752547289 DE19752547289 DE 19752547289 DE 2547289 A DE2547289 A DE 2547289A DE 2547289 A1 DE2547289 A1 DE 2547289A1
Authority
DE
Germany
Prior art keywords
output
input
phase
signal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19752547289
Other languages
German (de)
Other versions
DE2547289C2 (en
Inventor
Claude Cluniat
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LGT Laboratoire General des Telecommunications
Original Assignee
LGT Laboratoire General des Telecommunications
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LGT Laboratoire General des Telecommunications filed Critical LGT Laboratoire General des Telecommunications
Publication of DE2547289A1 publication Critical patent/DE2547289A1/en
Application granted granted Critical
Publication of DE2547289C2 publication Critical patent/DE2547289C2/en
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/38Transmitter circuitry for the transmission of television signals according to analogue transmission standards

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Networks Using Active Elements (AREA)
  • Transmitters (AREA)

Description

LABORATOIRE GENERAL DES
IELECOMMtJIiICATIONS
LABORATOIRE GENERAL DES
IELECOMMtJIiICATIONS

51» BId. de la Republique51 »Vol. de la Republique

78400 0 H A T 0 ü / Frankreich78400 0 H A T 0 ü / France

Unser Zeichen: L 971Our reference: L 971

Anordnung zur Entzerrung
differentieller Phasenfehler
Arrangement for equalization
differential phase error

Die Erfindung "betrifft allgemein Fernsehsender- und Fernsehrelaisstationen und insbesondere eine Anordnung zur
Korrektur der Phasenänderungen, die durch Nichtlinearität der Leistungsstufen hervorgerufen werden, wenn eine durch ein Videofrequenz(YF)-Signalgemisch modulierten Hochfrequenzschwingung hoch verstärkt wird.
The invention "relates generally to television broadcasting and television relay stations, and more particularly to an arrangement for
Correction of phase changes caused by non-linearity of the power stages when a high-frequency oscillation modulated by a composite video frequency (YF) signal is highly amplified.

Der Fehler tritt insbesondere im Fall des Farbträgers von Farbfernsehsystemen auf, der gleichzeitig mit dem Leuohtdichtesignal übertragen wird, dessen Amplitude einen
großen Inderungsbereich hat. Wenn das Leuchtdichtesignal
durch die Fernsehsenderausgangsstufen verstärkt wird,
verursacht seine Amplitudenänderung eine
The error occurs in particular in the case of the color carrier of color television systems, which is transmitted simultaneously with the luminance signal, the amplitude of which is one
has a large indigenous area. When the luminance signal
is amplified by the television station output stages,
its amplitude change causes a

609818/0838609818/0838

Phasenänderung des Farbsignals. Diese Änderung wird als "differentielle Phase" bezeichnet und mittels eines Phasenentzerrers korrigiert.Phase change of the color signal. This change is known as the "differential phase" and means a Corrected phase equalizer.

Es ist bekannt, die differentielle Phase durch Einrichtungen zu korrigieren, die gewöhnlich auf die differentielle Phase und auch auf die differentielle Verstärkung einwirken. In solchen Fällen rrüssen die Phasen- und Verstärkungsabgleiche in kleinen aufeinanderfolgenden Schritten ausgeführt werden.It is known to correct the differential phase by means usually based on the differential phase as well act on the differential gain. In such cases the phase and gain adjustments soot in small consecutive ones Steps are carried out.

Es ist ein Ziel der Erfindung, diesen Nachteil zu vermeiden, indem eine beispielsweise auf einem. Zwischenfrequenz(ZF)-Wert arbeitende Entzerrerschaltung nach1 der Modulation und vor der = Umsetzung auf VHF oder UHF und der Verstärkung auf Nennleistung verwendet wird, wobei der Absolutbetrag der Verstärkung der Entzerrerschaltung und die Phasenkonstante derselben unabhängig voneinander einstellbar sind, so daß ein automatisch geregelter Phasenentzerrer geschaffen werden kann. Die durch die Schaltung eingeführte Phasenänderung ist durch ein Signal moduliert, dessen Wert in direkter Beziehung zu der durch den Verstärker hervorgerufenen Phasenänderung steht.It is an object of the invention to avoid this disadvantage by, for example, on a. Intermediate frequency (IF) value working equalizer circuit is used after 1 of the modulation and before = conversion to VHF or UHF and the gain to nominal power, the absolute amount of the gain of the equalizer circuit and the phase constant of the same are independently adjustable, so that an automatically regulated Phase equalizer can be created. The phase change introduced by the circuit is modulated by a signal whose value is directly related to the phase change caused by the amplifier.

Gemäß der Erfindung ist eine Anordnung zur Entzerrung der differentiellen Phase mit einer Entzerrerschaltung, welche einen Eingang für den Empfang eines zu korrigierenden Signals und einen Steuereingang hat und zwei parallele Kanäle zum Empfangen eines Signals, das mit dem zu korrigierenden Signal in-Phase ist, "bzw. eines Signals, das in Gegenphase zu dem zu korrigierenden Signal ist, und einen Addierer enthält, welcher zwei Eingänge hat, die mitAccording to the invention is an arrangement for equalizing the differential phase with an equalizing circuit which one input for receiving a signal to be corrected and one control input and two in parallel Channels for receiving a signal in-phase with the signal to be corrected "or a signal, which is in phase opposition to the signal to be corrected and contains an adder which has two inputs which are connected to

60981 8/083860981 8/0838

dem Ausgang des einen Kanals bzw. mit dem Ausgang des anderen Kanals verbunden sind, wobei einer der Kanäle, der im folgenden als "kompensierter Kanal" bezeichnet wird, eine Phasenverschiebungseinrichtung hat, welche ein veränderliches Widerstandselement und einen Schwingkreis mit einer an Masse liegenden ersten Klemme und mit einer über einen Widerstand mit dem Ausgang des kompensierten Kananls gekoppelten zweiten Klemme enthält, dadurch gekennzeichnet, daß das Widerstandselement ein erstes Ende, das (i) mit dem Eingang des kompensierten Kanals über einen Spannungsteiler und (ii) mit dem Steuereingang verbunden ist, und ein zweites Ende hat, das mit der zweiten Klemme des Schwingkreises verbunden ist.are connected to the output of one channel or to the output of the other channel, one of the channels being the hereinafter referred to as "compensated channel" has a phase shifter which has a variable Resistance element and a resonant circuit with a first terminal connected to ground and with one via a resistor containing the second terminal coupled to the output of the compensated channel, characterized in that the resistance element a first end that connects (i) to the input of the compensated channel via a voltage divider and (ii) to the control input and has a second end connected to the second terminal of the resonant circuit.

Weitere Merkmale und Vorteile der Erfindung ergeben sich aus der folgenden Beschreibung von Ausführungsbeispielen der Erfindung. In den Zeichnungen zeigen:Further features and advantages of the invention emerge from the following description of exemplary embodiments of the invention. In the drawings show:

Fig. 1 eine erfindungsgemäße Anordnung zurFig. 1 shows an arrangement according to the invention for

Entzerrung der differentiellen Phase,Equalization of the differential phase,

Fig. 2 eine PhasenentzerrungsanordnungFig. 2 shows a phase equalization arrangement

ohne Regelschleifewithout control loop

Fig. 3 eine automatische Phasenentzerrung-Fig. 3 an automatic phase equalization

anordnung undarrangement and

die Fig. 4 und 5 Diagramme zur Erläuterung des BetriebesFIGS. 4 and 5 are diagrams for explaining the operation

der in Fig. 1 dargestellten Schaltung.the circuit shown in FIG.

Ziel der in Fig. 1 dargestellten Phasenentzerrungsschaltung ist es, die Gruppenlaufzeit zu modulieren, die durchThe aim of the phase equalization circuit shown in Fig. 1 is to modulate the group delay caused by

60981 8/083860981 8/0838

einen Vierpol eingeführt wird, welcher ein ZF-Signal empfängt, wobei die Modulation durch ein VF-Signal erfolgt, das für die zu korrigierende Phasenverzerrungen kennzeichnend ist. Die Phasenentzerrung darf keine Amplitudenverzerrung einführen. Die Entzerrerschaltung ist folgendermaßen aufgebaut.a quadrupole is introduced, which receives an IF signal, the modulation being effected by a VF signal which is characteristic of the phase distortion to be corrected. the Phase equalization must not introduce amplitude distortion. The equalization circuit is constructed as follows.

Der Eingang E der Entzerr er schattung empfangt das ZF-Signal und ist mit dem Entzerrerschaltungsausgang S über zwei parallele Kanäle verbunden. Der erste Kanal ist ein direkter Kanal, der aus einem Widerstand 1 3 in Reihe mit einem Kondensator 14 besteht, welcher mit der Basis eines NPN-Transistors 15 verbunden ist. Der zweite oder kompensierte Kanal enthält einen NPN-Transistor 27, dessen Basis mit dem Eingang E. und dessen Kollektor mit dem Eingang einer Modulationsschaltung 1 verbunden ist. Die Modulationsschaltung 1 hat zwei parallele Zweige, von denen der eine einen Widerstand 4 enthält und von denen der andere einen Spannungsteiler hat, der in dieser Ausfuhrungsform aus einem Breitbandspartransformator 2 gebildet ist, dessen Zwischenabgriff zwischen den Kollektor des Transistors 27 und Masse geschaltet ist, wobei dieser Abgriff mit einem Kopplungskondensator 3 in Reihe mit einer PIN-Diode 5 verbunden ist,deren Widerstand sich in Abhängigkeit von dem ihrer Katode zugefuhrfcen Strom ändert. Die beiden parallelen Zweige sind mit einer ersten Klemme eines Schwingkreises verbunden, der aus einer Spule 6 und einem Kondensator 7 besteht, während die andere Klemme des Schwingkreises an Masse liegt. Die erste Klemme des Schwingkreises, d.h. die Klemme, die den Ausgang der Modulationsschaltung 1 bildet, ist mit einem Widerstand 8 in Reihe mit einem Kondensator 9 verbunden, der seinerseits mit der Basis einesThe input E of the equalizer he shadow receives the IF signal and is connected to the equalization circuit output S via two parallel channels. The first channel is a direct channel, the consists of a resistor 1 3 in series with a capacitor 14, which is connected to the base of an NPN transistor 15 is. The second or compensated channel contains an NPN transistor 27, whose base to the input E. and whose collector is connected to the input of a modulation circuit 1. the Modulation circuit 1 has two parallel branches, one of which contains a resistor 4 and the other of which contains one Has voltage divider, which is formed in this embodiment from a broadband autotransformer 2, whose intermediate tap is connected between the collector of transistor 27 and ground, this tap being connected to a coupling capacitor 3 is connected in series with a PIN diode 5, the resistance of which depends on the current supplied to its cathode changes. The two parallel branches are connected to a first terminal of an oscillating circuit, which consists of a coil 6 and a capacitor 7, while the other terminal of the resonant circuit is grounded. The first clamp of the oscillating circuit, i.e. the terminal which forms the output of the modulation circuit 1 is connected to a resistor 8 in series with a Capacitor 9 connected, which in turn is connected to the base of a

609818/0838609818/0838

N PN-Transistors 10 verbunden ist. Die Kollektoren der TransistorenN PN transistor 10 is connected. The collectors of the transistors

10 und 15 liegen an Masse. Der Emitter des Transistors 10 ist mit dem Emitter des Transistors 15 über eine Anordnung verbunden, die in Reihe eine Parallelschaltung aus einem Widerstand10 and 15 are grounded. The emitter of transistor 10 is connected to the emitter of transistor 15 via an arrangement, the series a parallel connection of a resistor

11 und einem einstellbaren Kondensator 12 und einen Widerstand 16 enthält. Der Verbindungspunkt der Widerstände 11 und 16 ist mit einer Vorspannungsquelle - V über einen Widerstand 17 verbunden und bildet den Entzerrerschaltungsausgang S. Ein Steuersignal wird an die Klemme E angelegt, die mit dem Verbindungspunkt des Kondensators 3 und der Katode der PIN-Diode 5 über einen Widerstand 19 verbunden ist. Die Erfahrung hat gezeigt und Berechnungen haben bestätigt, daß der Voi*wärts-Übertragungsleitwert des Vierpols,der aus dem Spannungsteiler 2,"der PIN-Diode 5, dem Widerstand 4 und dem Schwingkreis besteht,eLnsfi festen Absolutbetrag bei der Resonanzfrequenz des Schwingkreises hat, und zwar unabhängig von dem Wert des veränderlichen Widerstandes der PIN-Diode, daß sich aber die Ableitung der Phase nach der Kreisfrequenz—d.h. die Gruppenlaufzeit bei der Resonanzkreisfrequenz des Schwingkreises- in Abhängigkeit von dem letztgenannten veränderlichen Widerstand ändert.11 and an adjustable capacitor 12 and a resistor 16 contains. The connection point of the resistors 11 and 16 is connected to a bias source - V through a resistor 17 and forms the equalization circuit output S. A control signal is applied to the terminal E, which is connected to the connection point of the capacitor 3 and the cathode of the PIN diode 5 a resistor 19 is connected. Experience has shown and calculations have confirmed that the forward conductance of the quadrupole, which consists of the voltage divider 2, "the PIN diode 5, the Resistance 4 and the resonant circuit exist, eLnsfi fixed absolute value has the resonance frequency of the resonant circuit, regardless of the value of the variable resistance of the PIN diode, but that the derivation of the phase according to the angular frequency - i.e. the group delay time at the resonant circuit frequency of the oscillating circuit is variable depending on the latter Resistance changes.

Bezeichnet man mit R den veränderlichen Widerstand der PIN-Diode, mit R den durch den Dämpfungsparallel widerstand des resonanten Schwingkreises 6, 7 und den Eingangswiderstand der folgenden Stufe gebildeten Widerstand, mit R den Wert des Widerstands 4, mit U die Spannung an dem Eingang der Modulationsschaltung 1 und mit — die an dem Abgriff des Spannungsteilers auftretende Spannung, so ist die Spannung U an den Schwingkreisklemmen unabhängig von dem Wert des veränderlichen Widerstandes R , wenn gilt — = U , d.h. wenn gilt: — = U P s* a η ο' η R^R denotes the variable resistance of the PIN diode, R denotes the resistance formed by the parallel damping resistance of the resonant circuit 6, 7 and the input resistance of the following stage, R denotes the value of resistance 4, U denotes the voltage at the input of the Modulation circuit 1 and with - the voltage occurring at the tap of the voltage divider, the voltage U at the resonant circuit terminals is independent of the value of the variable resistance R, if - = U, ie if: - = U P s * a η ο 'η R ^

. P 6098 18/0838. P 6098 18/0838

woraus sich ergibt: . R = (n-1) R .from which results:. R = (n-1) R.

Wenn η gleich 2 gewählt wird, so gilt R = R. . .If η is chosen to be 2, then R = R. .

Es. ist zu erkennen, daß die Verstärkung der Entzerrerschaltung nicht beeinflußt wird, wenn die Phase/Frequenz-Kennlinie derselben verändert wird. . .It. it can be seen that the gain of the equalization circuit is not influenced if the phase / frequency characteristic of the same is changed. . .

Die Kurven in Fig. 4 zeigen die Kreisfrequenz-Amplitude— und Kreisfrequenz-Phase-Kennlinien des Vierpols für verschiedeneThe curves in Fig. 4 show the angular frequency amplitude and Angular frequency-phase characteristics of the quadrupole for various

Q-Faktoren: Q, , Q_ und Q , wobei Q gleich ωο _ 1 istQ factors: Q,, Q_ and Q, where Q is ω ο _ 1

1 2 3 ^R RcZT 1 2 3 ^ R RcZT

und wobei ω die Resonanzkreisfrequenz des aus der Induktivität 6, dem Kondensator 7 und dem Widerstand R=R R /(R +R)and where ω is the resonant angular frequency of the inductor 6, the capacitor 7 and the resistor R = R R / (R + R)

ρ s/v ρ s'ρ s / v ρ s'

gebildeten Schwingkreises ist. Die Änderungen des Q-Faktors sind beschränkt, da der Widerstand R seinen Maximalwert hat, wenn R = R ist. Die Beschränkung ist in der Praxis nicht sehr groß, da R sehr viel kleiner als R ist. Das Vektordiagramm von Fig. 5 erleichtert das Verständnis der Betriebsweise der Entzerrerschaltung. formed resonant circuit is. The changes in the Q factor are limited because the resistance R has its maximum value when R = R. The limitation is not very much in practice large because R is much smaller than R. The vector diagram of Figure 5 facilitates understanding of the operation of the equalization circuit.

Bei der Resonanzfrequenz beträgt die Phasenverschiebung zwischen einem Vektor V , der die Spannung an dem Emitter des Transistors 15 darstellt, und einem Vektor V , der die Spannung an dem Emitter des Transistors 10 darstellt, 180 . Ein Vektor V , der dieAt the resonance frequency, the phase shift between a vector is V, which is the voltage at the emitter of the transistor 15, and a vector V, representing the voltage at the emitter of transistor 10, 180. A vector V representing the

Spannung an dem Ausgang S darstellt und der, mit Ausnahme einer KonstarRepresents the voltage at the output S and, with the exception of one Konstar

Phase.Phase.

Konstanten, gleich V + V ist, ist mit dem Eingangssignal inConstants, equal to V + V, is related to the input signal in

Bei einer Kreisfrequenz ω in der Nähe von ω erzeugt die ■ ο At an angular frequency ω in the vicinity of ω, the ■ ο

60981 8/083860981 8/0838

Änderung der Gruppenlaufzeit bei der Kreisfrequenz ω eine Phasenverschiebung bei ω der Spannung an dem Emitter des Transistors 10, wobei die Phasenverschiebung von dem Q-Faktor der Schaltung abhängt. Der Summenvektor ist um einen Betrag ΔΦ gegenüber dem Eingangsspannungsvektor (kolinear zu V.) phasenverschoben. Die Modulation der Gruppenlaufzeit bei der Kreisfrequenz ω erzeugt deshalb eine Phasenmodulation bei der Kreisfrequenz ω (V und Vl werden bei der Kreisfrequenz ω zuChange in the group delay at the angular frequency ω a phase shift at ω of the voltage at the emitter of the Transistor 10, the phase shift being from the Q factor depends on the circuit. The sum vector is by an amount ΔΦ compared to the input voltage vector (colinear to V.) out of phase. The modulation of the group delay at the angular frequency ω therefore generates a phase modulation at the Angular frequency ω (V and Vl become at the angular frequency ω

2 O2 O

V bzw. V J). Diese Phasenverschiebung macht es möglich, die durch Ausgangsleistungsänderungen eingeführte differentielle Phase zu kompensieren.V or V J). This phase shift makes it possible to compensate for the differential phase introduced by output power changes.

Die Resonanzkreisfrequenz ω kann größer oder kleiner als die Kreisfrequenz des zu korrigierenden Signals gewählt werden.The resonance angular frequency ω can be selected to be greater or smaller than the angular frequency of the signal to be corrected.

In dem Fall des Farbträgers eines Farbfernsehsystems mit einer Zwischenfrequenz F. (z.B. F. = 32,7 MHz und der HiI fsträgerfrequenz F = 4,43 MHz) variieren die Ergebnisse der Wahl der Resonanzkreisfrequenz je nachdem, ob ω größer oderIn the case of the color carrier of a color television system with an intermediate frequency F. (e.g. F. = 32.7 MHz and the auxiliary carrier frequency F = 4.43 MHz) the results of the choice of the resonant angular frequency vary depending on whether ω is greater or

kleiner als ω = 2π (F. +F) ist, denn die Erfahrung hat gezeigt, daß, wenn ω kleiner als ω fur einen Phasenverschiebungsbereichis smaller than ω = 2π (F. + F), because experience has shown that if ω is less than ω for a phase shift region

ΔΦ = 40 ist, was einem Entzerrungsbereich von — 20 entspricht, die entsprechende Änderung der differentiellen Verstärkung bei der Farbträgerfrequenz - 2 % beträgt, während bei niedrigen Frequenzen die Verstärkungsänderungen höchstens 3 % betragen. Andererseits, wenn ω größer als ω für ein und denselben Phasenverschiebungsbereich ist, betragen die differentiellen Verstärkungsänderungen bei der Farbträgerfrequenz höchstens - 0,5 % und die Niederfrequenzverstärkung ändert sich wieder im Umfang von höchstens 3 %. Vorzugsweise sollte deshalb die Resonanzkreisfrequenz ω höher sein als die Kreisfrequenz des Signals, dasΔΦ = 40, which corresponds to an equalization range of -20, the corresponding change in the differential gain at the color subcarrier frequency is -2 % , while at low frequencies the gain changes are at most 3%. On the other hand, if ω is larger than ω for one and the same phase shift range, the differential gain changes at the color subcarrier frequency are at most -0.5% and the low frequency gain again changes by at most 3%. The resonance angular frequency ω should therefore preferably be higher than the angular frequency of the signal that

609818/0838609818/0838

korrigiert werden soll,should be corrected,

(ω -ω) muß klein sein, wenn die durch die Entzerrerschaltung vorgenommene Phasenkompensation sich im wesentlichen linear in Abhängigkeit von Änderungen des Q-Faktors ändern soll, der sich linear in Abhängigkeit von R ändert (wobei R sehr viel größer als R ist). In der Praxis ist die sich ergebende Ent-(ω -ω) must be small when the through the equalization circuit The phase compensation carried out should change essentially linearly as a function of changes in the Q factor that is intended to be changes linearly as a function of R (where R is much larger than R). In practice, the resulting design

zerrungsdynamik mit den durch den Ausgangsverstärker eingeführten Phasenänderungen kompatibel.distortion dynamics with those introduced by the output amplifier Phase changes compatible.

Wenn eine Modulation der Phasenentzerrung um einen MittelwertWhen a modulation of the phase equalization around an average value

ΛΦΛΦ

herum stattfinden soll, z.B. um ——- zwischen O und ΔΦ undshould take place around, e.g. around ----- between O and ΔΦ and

ΔΦ ΔΦΔΦ ΔΦ

nicht zwischen —^- und + —- , so muß die PIN-Diode mit Hilfe eines Potentiometers -1 8 vorgespannt werden, dessen Klemmen mit Masse und mit der Vorspannungsquelle - V verbunden sind. Der verstellbare Anschluß des Potentiometers 18 ist mit dem Eingang E verbunden. Es wird deshalb der der Klemme E zugeführten Modulation ein konstanter Strom überlagert. Die resultierende 'konstante Gruppenlaufzeit wird kompensiert, indem in die Schaltung, welche die differentielle Phasenentzerrungsschaltung enthält, eine oder mehrere herkömmliche Gruppenlaufzeitkompensationsglieder eingefügt werden. Die Verzögerung, die durch den Transistor 27 in dem kompensierten Kanal hervorgerufen wird, kann durch den einstellbaren Kondensator 1 2 kompensiert werden.not between - ^ - and + - - , the PIN diode must be biased using a potentiometer -1 8, the terminals of which are connected to ground and to the bias source - V. The adjustable connection of the potentiometer 18 is connected to the E input. A constant current is therefore superimposed on the modulation applied to terminal E. The resulting constant group delay time is compensated by inserting one or more conventional group delay compensation elements into the circuit which contains the differential phase equalization circuit. The delay caused by the transistor 27 in the compensated channel can be compensated for by the adjustable capacitor 1 2.

Fig. 2 zeigt einen Phasenentzerrer, bei .welchem'die Eigenschaften der mit Bezug auf Fig. 1 beschriebenen Phasenentzerrerschaltung ausgenutzt werden und der eine Vorentzeirung derFig. 2 shows a phase equalizer, where .which 'the properties the phase equalization circuit described with reference to FIG. 1 can be used and a pre-equalization of the

609818/0838609818/0838

differentiellen Phase durch Modulation des Stroms in der PIN-Diode durch Teile des VF-Signals bewirkt, die oberhalb eines ersten Schwellenwertes oder unterhalb eines zweiten Schwellenwertes liegen, und in den HF-Verstärker Phasenverzerrungen einführt.differential phase by modulating the current in the PIN diode caused by parts of the VF signal that are above one first threshold value or below a second threshold value, and phase distortion in the RF amplifier introduces.

Der Eingang 20 .in Fig. 2 ist ein Eingang für den Empfang des vollständigen VF-Signals und er ist mit einem Eingang eines ZF-Modulators 21 verbunden, welcher über seinen zweiten Eingang ein sinusförmiges ZF-Signal empfängt, beispielsweise mit 32,7 MHz. Der Modulatorausgang ist mit dem Eingang E einer Entzerrerschaltung 22 der oben beschriebenen Art verbunden.The input 20.in Fig. 2 is an input for receiving the complete VF signal and it is connected to one input of an IF modulator 21, which via its second input receives a sinusoidal IF signal, for example at 32.7 MHz. The modulator output is one with input E. Equalizer circuit 22 of the type described above is connected.

Der Entzerrereingang 20 ist außerdem mit dem Eingang einer ■Verzögerungsleitung 23 verbunden, welche eine Verzögerung hervorruft, die gleich der Laufzeit des Modulators 21 ist. Der Ausgang der Verzögerungsleitung 23 ist mit dem Eingang einer ersten Abkappschaltung 24 verbunden, welche diejenigen Teile des an sie angelegten VF-Signals auswählt, deren Werte oberhalb einer einstellbaren Schwellenspannung V liegen. Der Ausgang der Verzögerungsleitung 23 ist außerdem mit einer zweiten Abkappschaltung 25 verbunden, welche diejenigen Teile des VF-Signals auswählt, die unterhalb einer weiteren einstellbaren Schwellenspannung V liegen. Die Ausgänge der beiden Abkappschaltungen sind mit den Eingängen eines Addierers 26 verbunden, dessen Ausgang mit dem Eingang E der Entzerrerschaltung 22 verbunden ist.The equalizer input 20 is also connected to the input of a delay line 23, which has a delay which is equal to the running time of the modulator 21. The output of the delay line 23 is connected to the input of a first clipping circuit 24 connected, which selects those parts of the VF signal applied to them, their values above an adjustable threshold voltage V. The output of the delay line 23 is also connected to a second Clipping circuit 25 connected, which selects those parts of the VF signal that are below a further adjustable Threshold voltage V lie. The outputs of the two clipping circuits are connected to the inputs of an adder 26, the output of which is connected to the input E of the equalization circuit 22 connected is.

Grundsätzlich enthält jede Abkappschaltung einen Operationsverstärker mit zwei Ausgängen, die ein erstes Signal, welches denjenigen Teil des VF-Signals wiedergibt, dessen AmplitudeBasically, every clipping circuit contains an operational amplifier with two outputs, the a first signal, which reproduces that part of the VF signal, its amplitude

60 9 8 18/083860 9 8 18/0838

oberhalb ( oder unterhalb) eines bestimmten Schwellenwertes liegt, der auf den Wert Null gebracht wird, bzw. ein zweites Signal liefern, welches zu dem ersten Signal entgegengesetzt ist. Ein einstellbares Potentiometer, das mit den beiden Ausgängen des Operationsverstärkers verbunden ist, liefert an seinem Ausgang ein Signal, welches sich zwischen O, wenn der Potentiometerschleifer in seiner Mittelstellung ist, und dem einen oder dem anderen der beiden Signale ändert, wenn der Schleifer direkt mit dem einen oder dem anderen der beiden Ausgänge verbunden wird.is above (or below) a certain threshold value, which is brought to the value zero, or a second Deliver a signal which is opposite to the first signal. An adjustable potentiometer that connects to the two outputs of the operational amplifier is connected, provides a signal at its output, which is between 0, if the potentiometer wiper is in its middle position, and one or the other of the two signals changes when the grinder is directly with it is connected to one or the other of the two outputs.

Die Verstellung jedes der Potentiometer ist der Amplitude und der Änderungsrichtung der durch die Stufe hervorgerufenen differentiellen Phase zugeordnet. Dieses Merkmal ist eine mehr besondere Maßnahme des Kompensierens der differentiellen Phase, einerlei welche (positive oder negative) Modulation durch den Modulator 21 vorgenommen werden kann.The adjustment of each of the potentiometers is the amplitude and direction of change caused by the stage assigned differential phase. This feature is a more special measure of compensating the differential phase, regardless of which (positive or negative) modulation can be carried out by the modulator 21.

Der der PIN-Diode zugeführte veränderliche Strom, der dem Voi— spannungsstrom überlagert wird, welcher einen bestimmten Wert der durch die Entzerrerschaltung eingeführten Gruppenlaufzeit festlegt, ist ein Mittel zum Modulieren dieser Gruppenlaufzeit.The variable current supplied to the PIN diode, which the Voi— voltage current is superimposed, which a certain value of the group delay introduced by the equalization circuit is a means of modulating this group delay.

Fig. 3 zeigt einen Phasenentzerrer, bei welchemFig. 3 shows a phase equalizer in which

die Eigenschaften der oben beschriebenen Entzerrerschaltung ausgenutzt werden. Der Phasenentzerrer enthält eine Regelschleife, um eine genaue und automatische differentielle Phasenentzerrung sicherzustellen. Der Entzerrereingang 30 empfängt das Ausgangssignal eines ZF-Modulators und ist mit dem Eingang E einer Entzerrerschaltung 31 der mit Bezug auf Fig. 1 beschriebenen Art verbunden. Der Ausgang S der Entzerrerschaltung 31 ist mitexploited the properties of the equalizer circuit described above will. The phase equalizer contains a control loop, to ensure accurate and automatic differential phase equalization. The equalizer input 30 receives the output signal an IF modulator and is connected to the input E of an equalization circuit 31 as described with reference to FIG Kind connected. The output S of the equalization circuit 31 is with

6 0 9818/08386 0 9818/0838

25A728925A7289

einem Eingang eines Frequenzurnsetzers 32 verbunden, dessen zweiter Eingang ein HF-Signal empfängt. Der Ausgang des Umsetzers 32 ist mit dem Eingang eines Ausgangsverstärkers 33 verbunden, der eine Verstärkung G und eine Phase φ hat, wobei G und Φ sich mit der Ausgangsspannung u des Verstärkers 33connected to an input of a frequency converter 32, whose second input receives an RF signal. The output of the converter 32 is connected to the input of an output amplifier 33 connected, which has a gain G and a phase φ, where G and Φ are related to the output voltage u of the amplifier 33

ändern:change:

φ = φ [Hg (up Jj G = g [φ = φ [Hg (up Jj G = g [

Der Ausgang des Frequenzumsetzers 32 ist außerdem mit demThe output of the frequency converter 32 is also connected to the

Eingang eines Phasenschiebers 34 verbunden, welcher eine Phasenverschiebung φ des an ihn angelegten Signals erzeugt, wobei Φ die Phasenverschiebung angibt, die von dem Wert des durch den Verstärker 33 eingeführten Signals unabhängig ist. Der Ausgang des Phasenschiebers 34 ist mit dem Eingang eines Modulationsdetektors 35 verbunden, dessen Ausgang mit dem Eingang einer Verzögerungsleitung 36 verbunden ist, welche das an sie angelegte Signal um eine Zeit verzögert, die gleich der Laufzeit des Verstärkers ist. Der Ausgang des Verstärkers 33 ist mit dem Eingang einer Dämpfungsschaltung 37 verbunden, welche einen Dämpfungsfaktor von 1/g hat. Der Ausgang der Dämpfungsschaltung 37 ist mit dem Eingang eines Modulationsdetektors 38 verbunden.Input of a phase shifter 34 connected, which a phase shift φ of the signal applied to it, where Φ indicates the phase shift that depends on the value of the through the Amplifier 33 introduced signal is independent. The output of the phase shifter 34 is connected to the input of a modulation detector 35, the output of which is connected to the input of a Delay line 36 is connected, which delays the signal applied to it by a time equal to the running time of the Amplifier is. The output of the amplifier 33 is connected to the input of a damping circuit 37, which one Has a damping factor of 1 / g. The output of the attenuation circuit 37 is connected to the input of a modulation detector 38 tied together.

Die Ausgänge des Detektors 38 und der Verzögerungsleitung 36 sind mit dem einen bzw. mit dem anderen Eingang eines Phasenkomparators 39 verbunden, welcher ein Signal liefert, dessen Amplitude proportional zu der Phasenverschiebung zwischen den beiden an die Komparatoreingänge angelegten Signalen ist. Der Phasenkomparatorausgang ist mit dem Eingang E der Entzerrerschaltung 31 verbunden.The outputs of detector 38 and delay line 36 are connected to one or the other input of a phase comparator 39, which supplies a signal whose Amplitude is proportional to the phase shift between the two signals applied to the comparator inputs. Of the Phase comparator output is connected to input E of the equalization circuit 31 connected.

609818/0838609818/0838

In einen abgewandelten Ausführungsform kann der Phasenkomparator durch einen einfachen Komparator ersetzt werden, der ein Signal liefert, welches gleich der Differenz zwischen den durch die Modulationsdetektoren 35 und 38 demodulierten Signale ist.In a modified embodiment, the phase comparator can be replaced by a simple comparator, which supplies a signal which is equal to the difference between the signals demodulated by the modulation detectors 35 and 38 is.

609818/08 3 8609818/08 3 8

Claims (5)

Patentansprüche :Patent claims: \Λ) Anordnung"zur Entzerrung differentieller Phasenfehler \ Λ) Arrangement "for equalizing differential phase errors mit einer Entzerrerschaltung, welche einen Eingang für den Empfang eines zu korrigierenden Signals und einen Steuereingang hat und zwei parallelewith an equalization circuit which has an input for receiving a signal to be corrected and has one control input and two parallel Kanäle enthält zum Empfangen eines Signals, das mit dem zu korrigierenden Signal in Phase ist, bzw. eines Signals, das zu dem zu korrigierenden Signal in Gegenphase ist, und mit einem Addierer, welcher zwei Eingänge hat, die mit dem Ausgang des einen Kanals bzw. mit dem Ausgang des anderen Kanals verbunden sind, wobei einer der Kanäle, der sogenannte kompensierte Kanal, eine Phasenverschiebungseinrichtung hat, die ein veränderliches Widerstandselement und einen Schwingkreis enthält, welcher eine an Masse liegende erste Klerrme und eine mit dem Ausgang des kompensierten Kanals über einen Widerstand verbundene zweite Klemme hat, dadurch gekennzeichnet, daß das Widerstandselement ein erstes Ende, daß (i) mit dem Eingang des kompensierten Kanals über einen Spannungsteiler und (U) mit dem Steuereingang verbunden ist', und ein zweites Ende hat, das mit der zweiten Klemme des Schwingkreises verbunden ist.Channels contains for receiving a signal that is in phase with the signal to be corrected or a signal that is to the signal to be corrected is in antiphase, and with an adder which has two inputs that are connected to the output of the one channel or are connected to the output of the other channel, whereby one of the channels, the so-called compensated channel, a phase shifter including a variable resistance element and an oscillating circuit which has a first terminal connected to ground and a second connected to the output of the compensated channel via a resistor Terminal, characterized in that the resistance element has a first end that (i) to the input of the compensated channel connected to the control input via a voltage divider and (U) is', and has a second end connected to the second terminal of the resonant circuit. 2. Anordnung nach Anspruch 1 , dadurch gekennzeichnet, daß der Spannungsteiler ein Teiler im Verhältnis 1:2 ist, daß das Widerstandselement eine PIN-Diode ist und daß der Widerstand gleich dem Dämpfungsparallelwiderstand des Schwingkreises ist.2. Arrangement according to claim 1, characterized in that the voltage divider is a divider in the ratio 1: 2, that the resistance element is a PIN diode and that the resistance is equal to the parallel damping resistance of the resonant circuit. 3. Anordnung nach Anspruch 2, bei welcher die Entzerrerschaltung in einen Farbfernsehsender zwischen einen Modulator, der bei einer Zwischenfrequenz arbeitet, und einen Frequenzumsetzer eingefugt ist, welchem eine Ausgangsverstärkerstufe mit3. Arrangement according to claim 2, in which the equalization circuit in a color television transmitter between a modulator, which works at an intermediate frequency, and a frequency converter is inserted, which an output amplifier stage with 609818/0838609818/0838 einer Verstärkung G zum Vorentzerren der durch diese Ausgangsstufe hervorgerufenen Phasenverzerrungen des Farbträgers nachgeschaltet ist, dadurch gekennzeichnet, daß der Schwingkreis auf eine Frequenz abgestimmt ist, die nahe bei der Summe der Zwischenfrequenz und der Farbträgerfrequenz liegt, und daß die Phasenentzerrungsanordnung eine Steuereinrichtung mit einem Ausgang hat, der den Steuer eingang versorgt.a gain G for pre-equalizing the output stage through this caused phase distortions of the color carrier is connected downstream, characterized in that the resonant circuit is tuned to a frequency which is close to the sum of the intermediate frequency and the color subcarrier frequency, and that the Phase equalization arrangement has a control device with an output which supplies the control input. 4. Anordnung nach Anspruch 3, dadurch gekennzeichnet, daß die Steuereinrichtung einen Eingang zum Empfangen des dem Sender zugeführten Videofrequenzsignals hat und eine Verzögerungsleitung zum Kompensieren der Modulatorlaufzeit und zwei Abkappschaltungen zum Auswählen der positiven bzw. negativen Spitzen des Videofrequenzsignals enthält, wobei die Ausgänge der Abkappschaltungen mit dem einen bzw. mit dem anderen Eingang eines Addierers verbunden sind, dessen Ausgang der Ausgang der Steuereinrichtung ist.4. Arrangement according to claim 3, characterized in that the control device has an input for receiving the dem The transmitter has a video frequency signal and a delay line to compensate for the modulator delay and two clipping circuits for selecting the positive and negative peaks, respectively, of the video frequency signal, the outputs of the clipping circuits are connected to one or the other input of an adder, the output of which is the output of the control device is. 5. Anordnung nach Anspruch 3, dadurch gekennzeichnet, daß die Steuereinrichtung erste und zweite weitere Kanäle enthält, deren Eingänge mit dem Eingang bzw. mit dem Ausgang der Ausgangsstufe verbunden sind, daß der erste weitere Kanal eine Phasenverschiebungsschaltung in Reihe mit einem Modulationsdetektor und einer Verzögerungsleitung zum Kompensieren der Laufzeit der Ausgangsstufe enthält, daß der zweite weitere Kanal eine Dämpfungsschaltung mit einem Dämpfungsfaktor 1/g in Reihe mit einem Modulationsdetektor enthält und daß die Ausgänge der weiteren Kanäle mit dem einen bzw. dem anderen Eingang eines Phasenkomparators verbunden sind, dessen Ausgang der Ausgang' der Steuereinrichtung ist.5. Arrangement according to claim 3, characterized in that the control device contains first and second further channels, the inputs of which with the input and with the output of the Output stage are connected that the first further channel has a phase shift circuit in series with a modulation detector and a delay line to compensate for the Running time of the output stage includes that the second further channel has a damping circuit with a damping factor of 1 / g in series with a modulation detector and that the outputs of the other channels with one or the other input of a Phase comparator are connected, the output of which is the output 'of the control device. 609818/0838609818/0838 4S4S LeerseiteBlank page
DE2547289A 1974-10-22 1975-10-22 Arrangement for equalizing differential phase errors Expired DE2547289C2 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR7435448A FR2299759A1 (en) 1974-10-22 1974-10-22 DIFFERENTIAL PHASE CORRECTION DEVICE AND TELEVISION TRANSMITTER INCLUDING SUCH A DEVICE

Publications (2)

Publication Number Publication Date
DE2547289A1 true DE2547289A1 (en) 1976-04-29
DE2547289C2 DE2547289C2 (en) 1985-02-28

Family

ID=9144356

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2547289A Expired DE2547289C2 (en) 1974-10-22 1975-10-22 Arrangement for equalizing differential phase errors

Country Status (8)

Country Link
AR (1) AR205843A1 (en)
BR (1) BR7506881A (en)
CA (1) CA1029096A (en)
DE (1) DE2547289C2 (en)
ES (1) ES441956A1 (en)
FR (1) FR2299759A1 (en)
GB (1) GB1509595A (en)
IN (1) IN155506B (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0176138A3 (en) * 1984-09-17 1987-02-04 Philips Electronic And Associated Industries Limited Television transmitter
US7726715B2 (en) * 2003-01-29 2010-06-01 Mitsuboshi Diamond Industrial Co., Ltd. Vacuum suction head
CN117609133A (en) * 2024-01-22 2024-02-27 南京国兆光电科技有限公司 MIPI high-speed channel circuit with offset self-calibration function and calibration method

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2520572B1 (en) * 1982-01-28 1986-01-17 Lgt Lab Gen Telecomm SYSTEM FOR CORRECTING NON-LINEARITIES BY PREMODULATION IN INTERMEDIATE FREQUENCIES IN TELEVISION EQUIPMENT
WO2020217422A1 (en) * 2019-04-25 2020-10-29 三菱電機株式会社 Doherty amplifier and communication device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1100685B (en) * 1959-12-01 1961-03-02 Fernseh Gmbh Method for compensating the differential phase changes of color subcarriers of color television transmission systems with frequency modulation
DE2060526B1 (en) * 1970-12-09 1971-11-18 Fernseh Gmbh Circuit arrangement for setting the phase position of an alternating voltage
US3628162A (en) * 1968-07-02 1971-12-14 Philips Corp Envelope delay correction link

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1100685B (en) * 1959-12-01 1961-03-02 Fernseh Gmbh Method for compensating the differential phase changes of color subcarriers of color television transmission systems with frequency modulation
US3628162A (en) * 1968-07-02 1971-12-14 Philips Corp Envelope delay correction link
DE2060526B1 (en) * 1970-12-09 1971-11-18 Fernseh Gmbh Circuit arrangement for setting the phase position of an alternating voltage

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0176138A3 (en) * 1984-09-17 1987-02-04 Philips Electronic And Associated Industries Limited Television transmitter
US7726715B2 (en) * 2003-01-29 2010-06-01 Mitsuboshi Diamond Industrial Co., Ltd. Vacuum suction head
CN117609133A (en) * 2024-01-22 2024-02-27 南京国兆光电科技有限公司 MIPI high-speed channel circuit with offset self-calibration function and calibration method
CN117609133B (en) * 2024-01-22 2024-05-21 南京国兆光电科技有限公司 MIPI high-speed channel circuit with offset self-calibration function and calibration method

Also Published As

Publication number Publication date
AR205843A1 (en) 1976-06-07
IN155506B (en) 1985-02-09
FR2299759A1 (en) 1976-08-27
GB1509595A (en) 1978-05-04
CA1029096A (en) 1978-04-04
BR7506881A (en) 1976-08-17
ES441956A1 (en) 1977-04-01
DE2547289C2 (en) 1985-02-28
FR2299759B1 (en) 1977-10-28

Similar Documents

Publication Publication Date Title
DE69024182T2 (en) LINEAR TRANSMITTER
DE69220514T2 (en) Predistorter and method for electronic and optical signal linearization
DE3885625T2 (en) Earth and satellite broadcast receivers.
DE2649933C2 (en) Circuit arrangement for generating an oscillation of controllable phase and / or frequency
DE2658311C3 (en) Controllable phase shifter
DE3237421C2 (en) Arrangement for automatic and manual regulation of the high-frequency steepening content of a video signal
DE3319292C2 (en) Circuit arrangement for noise reduction
DE2616728B2 (en) Circuit arrangement for controlling the image display device of a color television receiver
DE2622954C2 (en) Circuit arrangement which can be used to correct distortions caused by non-linearities in a transmission system
DE1804302B2 (en) VIDEO OUTPUT STAGE FOR TELEVISION PLAYBACK DEVICES
DE2060856A1 (en) Current divider circuit
DE2352569A1 (en) PHASE CORRECTION ARRANGEMENT
EP0582275A1 (en) Method for generating a distortion-free frequency modulated signal and device for implementing such a method
DE2547289A1 (en) ARRANGEMENT FOR EQUALIZATION OF DIFFERENTIAL PHASE ERRORS
DE2142661C3 (en) Demodator circuit for angle-modulated electrical oscillations
DE2347652A1 (en) SWITCHING CIRCUIT
DE2238246A1 (en) TELEVISION RECEIVER WITH SYNCHRONOUS DETECTOR
DE2331042A1 (en) CIRCUIT ARRANGEMENT FOR SIGNAL DELAY, PREFERABLY FOR USE WITH A VERTICAL APERTURE CORRECTION ARRANGEMENT FOR TELEVISION
DE69818075T2 (en) SIGNAL PROCESSING SYSTEM
AT392865B (en) CIRCUIT ARRANGEMENT FOR AUTOMATICALLY REGULATING THE PRELOADING OF A PICTURE TUBE
DE19631388C2 (en) Method for predistorting a signal to be transmitted over a non-linear transmission path and circuit arrangement for carrying out the method
DE69505544T2 (en) OPTICAL EMISSION HEAD WITH LASER AND MODULATOR
DE1079702B (en) Circuit for the automatic equalization of an FM transmission system
DE2318260C3 (en) Circuit arrangement for signal processing in frequency diversity reception
DE2601366C2 (en) Arrangement for the compensation of linearity errors

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition