DE2540350B2

DE2540350B2 - Halbleiterschaltung mit einer Matrix aus Isolierschicht-Feldeffekttransistoren

Info

Publication number: DE2540350B2
Application number: DE2540350A
Authority: DE
Inventors: Hiroto Kodaira Tokio Kawagoe (Japan)
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1974-09-11
Filing date: 1975-09-10
Publication date: 1980-07-03
Also published as: JPS5131180A; JPS5947464B2; MY8200018A; HK35281A; DE2540350A1; GB1519995A

Description

Eine Halbleiterschaltung der im Oberbegriff des Patentanspruchs 1 angegebenen Gattung ist aus der deutschen Offenlegungsschrift 23 12 413 bekannt. Dort wird ein Teil der bei der Herstellung der Matrix entstehenden Isolierschicht-Feldeffekttransistoren an vorgegebenen Matrix-Kreuzungspunkten belassen, während die restlichen Transistoren mit Hilfe von ebenfalls im Zuge der Herstellung in das Substrat eingebrachten Diffusionsbereichen kurzgeschlossen werden, so daß an diesen Stellen kein Feldeffekttransistor entsteht.

Infolge dieser Kurzschlüsse besteht bei der bekannten Schaltung die Gefahr eines Fehlverhaltens bei bestimmten Mustern der logischen Ansteuerung. Ein solches Fehlverhalten kann dann auftreten, wenn die Versorgungsspannung über einen der genannten Kurzschlüsse hinweg an einen an sich nicht angesteuerten Transistor gelangt, dort von dessen Source- oder Drain-Elektrode auf dessen Gate überkoppelt und diesen einschaltet, was gelegentlich dazu führen kann, daß sämtliche Transistoren einer Matrixzeile leitend werden, obwohl sie nicht angesteuert sind. In einem solchen Fall würde an der mit dieser Zeile verbundenen Ausgangsklemme ein falsches Signal auftreten.

Der Erfindung liegt die Aufgabe zugrunde, eine Halbleiterschaltung der eingangs angegebenen Gattung derart auszugestalten, daß bei gleichem Schaltungsaufwand und gleichem Platzbedarf die Neigung zu Störverhalten verringert wird.

Die erfindungsgemäße Lösung dieser Aufgabe ist im KennzeichnuBgsteil des Patentanspruchs 1 angegeben. Die danach vorgesehenen VerarniHngs-Feldeffekttransistoren stellen an der betreffenden Stelle der jeweiligen "> Matrixzeile einen der Dotierung des Verarmungs-Kanals entsprechenden Widerstand dar, der eine Weiterkopplung der Versorgungsspannung auf die in der gleichen Zeile anschließenden Transistoren behindert Vielmehr wird ein Teil des Versorgungspotentials über

ίο die infolge des Widerstands der Verarmungszone wirksamen Kapazität zwischen Source* bzw. Drain-Elektrode einerseits und Gate-Elektrode des Verarmungs-Feldeffekttransistors abgeleitet Andererseits ist die logische Funktion der erfindungsgemäßen Schaltung gegenüber der bekannten Schaltung unverändert Durch die Erfindung wird somit bei gleichem schaltungsmäßigen Aufwand und grundsätzlich gleicher Funktion die Gefahr eines Fehlverhaltens vermindert
Aus »IBM Technical Disclosure Bulletin«, Band 16, Nr.5(Oktober 1973), Seiten 1530 und 1531 ist es zwar an sich bekannt, Anreicherungs- und Verarmungs-Feldeffekttransistoren in einem gemeinsamen Substrat zu integrieren. Der Druckschrift ist jedoch kein Hinweis zu entnehmen, eine Kombination dieser beiden Typen von Feldeffekttransistoren gerade in einer Matrixschaltung der eingangs angegebenen Gattung zur Lösung der oben erwähnten Aufgabe einzusetzen.

Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet

Ein AusführungsLeispiel der Erfindung wird nachstehend anhand der Zeichnung näher erläutert In der Zeichnung zeigt

F i g. 1 ein schematisches Schaltbild für einen Ausschnitt aus einer Festspeichermatrix, die MIS-FeIdeffekttransistoren verwendet

F i g. 2 eine schematische Draufsicht auf eine ähnliche Matrixschaltung und

F i g. 3a und 3b Querschnittsdarstellungen längs der Linie IH-III in Fig.2 zur Erläuterung zweier unterschiedlicher Ausgestaltungen.

In den Zeichnungen geben die Bezugszeichen A\-Aj Adressen-Verdrahtungen, B\-b\ Verdrahtungen für die Ausgangssignale, Qe\ — Qes MISFET's vom Anreichungstyp sowie Qd\ — Qd* MISFET's vom Verar-

mungstyp an. In F ί g. 2 und 3 gibt das Bezugszeichen 1 ein Siliciumsubstrat vom N-Typ, das Bezugszeichen 2 einen P⁺-Bereich für Source oder Drain, die Bezugszeichen 3 oder 3' einen P-Bereich für einen Kanal im MISFET des Verarmungstyps, das Bezugszeichen 4 eine

^Vi Isolierschicht und das Bezugszeichen 5 eine polykristalline Siliciumschicht für das Gate an.

Cin MIS-ROM (Festspeicher aus MIS-Feldeffekttransistorcn) mit sehr hoher Integrationsdichte kann auf einem einzigen Halbleitersubstrat dadurch hergestellt

" werden, daß die Vielzahl von einzelnen MISFET's in Matrixform angeordnet wird, wie dies in F i g. 1 dargestellt ist, und daß die Feldeffekttransistoren Qe\-Qe5 MISFET's vom Anreicherungstyp, und die Feldeffekttransistoren Qd\-Qd* MISFET's vom Ver-

armungstyp sind

Bei dieser Ausführungsform besteht der MIS-ROM aus MISFET's vom Anreicherungstyp, die die Bits der MIS-ROM verarbeiten, sowie aus den MISFET's vom Verarmungstyp, wobei die Oberfläche des Siliciumsub-

''' strats vom N-Typ unter den Gate-Elektroden durch thermische Diffusion oder durch Ionenimplantation zum P+-Typ gemacht wird. Die MISFET's vom Anreicherungstyp sind Elemente, die normalerweise »ausgeschal-

tet« sind, bei denen bei einer Gate-Spannung von Null kein Kanal gebildet wird und die Verbindung zwischen Source und Drain nicbt-Ieitend ist Wird eine bestimmte Schwellenwertsspannung an die Gate-Elektrode gelegt, so wird der Kanal ausgebildet und die Verbindung zwischen Source und Drain gebt in den leitenden Zustand Ober. Die erwähnten MISFET's vom Verarmungstyp sind dagegen Elemente, die normalerweise »eingeschaltet« sind, bei denen auch bei einer Gate-Spannung von Null Volt der Kanal gebildet und die Verbindung zwischen Source und Drain leitend ist Die MISFET's vom Verarmungstyp befinden sich immer im »eingeschalteten« Zustand, während die MISFET's vom Anreicherungstyp zwei Zustände, nämlich den »eingeschalteten« und den »ausgeschalteten« Zustand, aufweisen können. Daher sind die logischen Binärwerte »1« und »0« unterscheidbar, und der MIS-ROM läßt sich derart betreiben, daß an einer Stelle, an der ein MISFET vom Anreicherungstyp vorliegt ein Ausgangssignalstrom erzeugt wird, wenn diese Stelle adressiert wird

Falls die polykristallinen Schichten als Gate-Elektroden und Verbindungsschichten verwendet werden, ist es wesentlich vorteilhafter, dünne oder flache Kanalschichten 3' der MOSFET's vom Verarmungstyp (vgl. F i g. 3b) durch Ionenimplantation von Fremdatomen, beispielsweise von Bor, zu schaffen, als dicke oder tiefe Kanalschichten 3 (vgL Fig.3a) durch thermische Diffusion von Bor zu erzeugen. Eine derartige MOSFET-Matrix wird dadurch hergestellt, daß eine dünne SiOrScnicht von einer Dicke von 50 bis 120 nm auf dem Oberflächenbereich des Siliciumsubstrates vom N-Typ ausgebildet wird, an dem die MOSFET's ausgebildet werden sollen, wobei Borionen teilweise durch die dünne SiO_rSchicht in das Substrat eindringen, so daß Kanalbereiche vom P-Typ für die Transistoren vom Verarmungstyp gebildet werden. Danach werden polykristaUine Silicium-Verdrahtungen auf der dünnen SiOrSchicht durch Aufbringen von Silicium gebildet und die dünne SiO2-Schicht wird teilweise entfernt um öffnungen für die Source- und Drainbereiche des MOSFET's zu bilden. Danach werden Fremdatome vom P-Typ, beispielsweise Boratome, über die öffnungen in

ίο die Substratoberfläche eindiffundiert oder eingebracht wobei die Silicium-Verdrahtungen als Diffusionsmaske dienen. Somit wird also an jedem Kreuzungsbereich, an dem sich die Halbleiterbereiche der Eingangs-Verdrahtungen 5 aus polykristallinem Silicium und die Ausgangs-Verdrahtungen 2 vom P+-Typ kreuzen, ein MOSFET vom Verarmungs- oder Anreicherungstyp gebildet wobei alle MOSFET's dünne Gate-Isolationsschichten mit im wesentlichen derselben Dicke von 50 bis 150 nm aufweisen, wie dies in F i g. 3b dargestellt ist Da der MIS-ROM die MISFET's vcct Verarmungstyp und vom Anreicherungstyp in Matrixforn, enthält ist es nicht erforderlich, eine Aluminium-Verdrahtung als Mehrschichten-Verdrahtung zu verwenden, und es ist auch nicht nötig, eine Mehrschichten-Verdrahtung zu verwenden, selbst wenn die Source- und Drain-Bereiche 2 und die Siliciumgate-Elektroden 5 Überschneidungen bilden. Da bei dem MIS-ROM dieser Ausführungsform der Drainbereich vom P+-Typ jedes MISFET's mit dem benachbarten Sourcebereich vom P+-Typ über den

jo P+-Bereich verbunden ist ist es nicht erforderlich, den Kollektor mit der Erdleitung zu verbinden oder die Aluminium-Verdrahtung als Mehrschichten-Verdrahtung, bei denen Kontaktlöcher vorgesehen werden müssen, zu verwenden.

Hierzu 1 Blatt Zeichnungen

Claims

Patentansprüche;

1. Halbleiterschaltung mit einer Matrix aus in einem gemeinsamen Halbleitersubstrat integrierten Isolierschicht-Feldeffekttransistoren, wobei die Source-Drain-Strecken der jeweils in der gleichen Zeile liegenden Transistoren in Serie mit einer Ausgangsklemme verbunden sind, während die Gate-Elektroden aller in einer Spalte Hegenden Transistoren jeweils mit einem Adresseneingang verbunden sind, dadurch gekennzeichnet, daß an jeder Kreuzungsstelle der Matrix-Zeilen und -Spalten ein Transistor (Qd ι bis Qd*, Qb\ bis Qes) vorgesehen ist, daß ein Teil dieser Transistoren (Qe \ bis Qes) Anreicherungs-Feldeffekttransistoren und die restlichen Transistoren (Q_D\ bis Qd*) Verarmungs-Feldeffekttransistoren sind.

2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Störstoffkonzentration der Kanalbereiche (3,, S) der Verarmungs-Feldeffekttransistoren (Qd \ bis Qd*) niedriger ist ais die der Source- und Drain-Bereiche (2).

3. Schaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Tiefe der Kanalbereiche (3') der Verarmungs-Feldeffekttransistoren (Qd ι bis Qd*) geringer ist als die der Source- und Drain-Bereiche (2).

4. Schaltung nach Anspruch 3, dadurch gekennzeichnet, daß die Kanalbereiche (3') der Verarmungs-Feldeffekttransistoren (Qd ι bis Qd*) durch Ionenimplantation von Fremdatomen erzeugt sind.

5. Schaltung nach einem d?^r Ansprüche 1 bis 4, dadurch gekennzeichnet daß die Gate-Elektroden (5) sämtlicher Transistoren aK> polykristallinem Silizium bestehen.