DE2418921A1

DE2418921A1 - Vorrichtung und verfahren zum speichern und ausfuehren von mikroprogrammen in einem datenverarbeitungssystem

Info

Publication number: DE2418921A1
Application number: DE2418921A
Authority: DE
Inventors: Ginette Laure Dalmasso
Original assignee: CII HONEYWELL BULL
Current assignee: CII HONEYWELL BULL
Priority date: 1973-04-19
Filing date: 1974-04-19
Publication date: 1974-11-07
Also published as: JPS5917458B2; FR2226901A5; IT7421330A1; DE2418921C2; GB1455905A; US3964027A; DE2463116A1; IT1019607B; JPS5014244A

Description

C0MPAGNIE HOHEIWBIL BULL
94, Avenue Gambetta
PARIS (20)/Erankreioh

Unser Zeichen: H 1000

Vorrichtung und Verfahren zum Speichern
und Ausführen von Mikroprogrammen in
einem Datenverarbeitungssystem

Die Erfindung bezieht sich allgemein auf die Datenverarbeitung und insbesondere auf die Verwendung der
Mikroprograinmierungstechnik in einem mit einem Hauptspeicher versehenen Prozessor oder anderen System.

Bekanntlich besteht die Arbeitsweise eines Prozessors aus der sequentiellen Ausführung von Gründoperationen auf derEbene von Funktionseinheiten, wie etwa Registern und logischen Netzwerken, sowie von Schaltungen zur Datenübertragung zwischen denselben. Diese Grundoperationen sind gewöhnlich in Folgen organisiert,

409845/0822

die beispielsweise ein und demselben Befehl entsprechen, und werden im Verlauf von mehreren aufeinanderfolgenden Grundzyklen unter der Kontrolle von Leitwerken ausgeführt, die entweder in verdrahteter Form oder durch die Verwendung der Mikroprogramm!erungstechnik verwirklicht sein können.

Diese Technik, die eine große Konzeptions- und Betriebsanpassungsfähigkeit, ermöglicht, besteht darin, die Leitwerke mittels eines Steuerspeichers zu verwirklichen, der während jedes Grundzyklus ein als Mikrobefehl bezeichnetes Leitwort liefert, das einerseits die durch bestimmte Funktionseinheiten auszuführenden Grundoperationen angibt und andererseits die Informationen enthält, die für die,gegebenenfalls bedingte^ Berechnung der Adresse des folgenden Mikrobefehls erforderlich sind. Der Inhalt eines solchen Steuerspeichers, der aus einer organisierten Folge von solchen Mikrobefehlen besteht, wird als ein Mikroprogramm bezeichnet.

Die Steuer_Speicher sind am Anfang aus Festwert- bzw. Lesespeichern gebildet worden, deren Inhalt nicht modifiziert werden kann. Die Betriebsart und der Anwendungsbereich eines mit Hilfe von solchen festen Steuerspeichern mikroprogrammierten Prozessors waren folglich "festgefahren". Zur Beseitigung dieses Nachteils erwachte schnell Interesse an einer Ausnutzung des technologischen Fortschritts, insbesondere hinsichtlich integrierter Schaltungen, um die Mikroprogramme in veränderbaren Speichern einzuschreiben, deren Inhalt gemäß der Konfiguration des Systems, der Verarbeitungsbedürfnisse oder der vorgesehenen Anwendung zwar beliebig modifiziert werden kann, deren Kapazität jedoch notwendigerweise gering ist. Infolgedessen ergaben sich zwei Lösungsmöglichkeiten:

A09845/0822

- Verwenden eines einzigen SteuerSpeichers/ der einerseits einen festen Teil zum Aufnehmen des die Anfangsladung ermöglichenden Mikroprogramms und andererseits einen' veränderbaren Teil enthält, der während der Initialisierung die der auszuführenden Verarbeitung entsprechenden Mikroprogramme aufnimmt;

- oder aber, in einem Prozessor, der einen Hauptspeicher aufweist, einen Teil dieses Hauptspeichers zum Speichern von Erweiterungen von Mikroprogrammen

" zu verwenden, die selbst im Festv/ertspeicher gespeichert sind.

Die Erfindung verwendet diese zweite Lösung unter Bedingungen, die geeignet sind, die Nachteile zu beseitigen, die ähnlichen vorbekannten Ausführungsformen eigen sind.

Unter diesen Nachteilen ist der Hauptnachteil der, daß die im Hauptspeicher gespeicherten Mikroprogramme verhältnismäßig langsam ausgeführt werden. Dieser Speicher hat nämlich meistens aufgrund seiner Kapazität und seiner Technologie eine Zyklusdauer, die deutlich größer ist als die Dauer des Grundzyklus des Prozessors, in welchem vor allem schnelle aktive Bauteile verwendet werden. Im übrigen erfolgt der Zugriff auf einen in einem bestimmten Speicherplatz des Hauptspeichers gespeicherten Mikrobefehl ebenso wie der Zugriff auf Daten, die in anderen Speicherplätzen gespeichert sind, durch die Ausführung eines Mikrobefehls, der selbst in dem Festwertspeicher gespeichert ist. Daraus folgt, daß die Ausführung eines im Hauptspeicher gespeicherten Mikrobefehls den Ablauf mehrerer Maschinenzyklen verlangt, die ihrerseits durch die Tätigkeit des Hauptspeichers verlängert werden. Insgesamt ergibt sich daraus eine sehr langsame Ausführung.

409845/0822

überdies werden die im Festwertspeicher· und im Haupt speicher enthaltenen Mikroprogramme weder in derselben Weise gespeichert noch in derselben Weise ausgeführt und insbesondere verhalten sie sich im Fall einer Verzweigung oder Unterbrechung nicht gleich. Daraus läßt sich folgern, daß ein für den Festwertspeicher geschriebenes Mikroprogramm nicht unverändert im Hauptspeicher gespeichert werden kann, und umgekehrt, was für die Neukonfiguration des Systems ernste Probleme mit sich bringt.

Die Erfindung hat deshalb zum Ziel, die oben genannten Nachteile zu beseitigen, indem eine Vorrichtung und ein Mikroprogrammierungsverfahren vorgeschlagen werden, deren Verwendung einerseits ermöglicht, daß ein und dasselbe Mikroprogramm in gleicher Weise im Festwertspeicher oder im Hauptspeicher, gemäß der Konfiguration des Systems, gespeichert werden kann, und daß andererseits die größtmögliche Schnelligkeit für die Ausführung eines im Hauptspeicher gespeicherten Mikroprogramms sichergestellt ist, so daß die relative Verlängerung der Ausführungszeit eines solchen Programms nur von dem Verhältnis der Zykluszeiten des Hauptspeichers und des Festwertspeichers abhängt, die durch deren jeweilige Technologien bedingt sind.

Zu diesem Zweck ist die Vorrichtung nach der Erfindung vor allem gekennzeichnet durch einen Steuerspeicher, der in an sich bekannter Weise aus mindestens einem Festwertspeicher und einem Teil des Hauptspeichers gebildet ist, in denen die Mikrobefehle in demselben Format gespeichert sind, durch ein Mikrobefehlsadreßregister, dessen Ausgang mit den Auswahlschaltungen des Festwertspeichers und den Auswahlschaltungen des Hauptspeichers verbunden ist, durch ein Mikrobefehlsregister, dessen Eingang mit dem Ausgang des Festwertspeichers und mit dem Eingang des Hauptspeichers verbunden ist, und

409845/0822

durch Verzweigungseinrichtungen, die in Abhängigkeit von dem Inhalt des Mikrobefehlsregisters selektiv umgeschaltet werden und so aufgebaut sind, daß die Verbindungen einerseits zwischen dem Mikrobefehlsadreßregister und dem betreffenden Speicher und andererseits zwischen dem Ausgang-dieses Speichers und dem Mikrobefehlsregister durchgehend gemacht werden und daß gegebenenfalls mindestens bestimmte andere Verbindungen unterbrochen werden. . '

Deshalb stellen sich alle Mikrobefehle, die gemäß · ihren jeweiligen Adressen aus dem einen oder anderen der Speicher gelesen werden, nicht nur in identischer Form dar, sondern sie werden auch in ein und dasselbe Register geladen und demzufolge unter denselben Bedingungen ausgeführt. Der einzige Unterschied bei der Ausführung von Mikrobefehlen, die aus dem einen oder anderen Speicher stammen, rührt folglich von den ungleichen Zykluszeiten der beiden Speicher her.

Bei einer bevorzugten Ausführungsform der Vorrichtung nach der Erfindung haben die Verzweigungseinrichtungen eine bistabile Kippschaltung, die dem Mikrobefehlsadreßregister zugeordnet ist und die gemäß dem Inhalt dieses Registers in den einen oder anderen ihrer stabilen Zustände umgeschaltet wird, und Torschaltungen, insbesondere UND-Schaltungen, die die genannten Verbindungen steuern · und die gemäß dem Zustand der Kippschaltung wahlweise in den Durchlaßzustand gebracht oder gesperrt gehalten werden.

Diese derart aufgebauten Verzweigungseinrichtungen enthalten folglich nur einfache und sichere aktive Schaltungen, die leicht an die verwendete Übertragungsart angepaßt werden können und die insbesondere sehr schnell umschalten, so daß ihr Vorhandensein das

409845/0822

System kaum kompliziert und die. Zykluszeiten nicht wesentlich belastet.

Zur Vermeidung jeder Beeinflussung zwischen dem normalen Betrieb des Hauptspeichers und der Ausführung eines Mikrobefehls, der das Eingreifen dieses Speichers verlangt, enthalten die Verzweigungsschaltungen vorteilhafterweise einen Decoder, der dem Mikrobefehlsregister zugeordnet ist und der, wenn der in dem Mikrobefehlsregister enthaltene Befehl eine Operation des Hauptspeichers verlangt, Torschaltungen, wie etwa UND-Schaltungen, erregt, die auf diese Weise in den Durchlaßzustand gebracht werden, damit der Hauptspeicher mit seinen eigenen Adreß- und Eingabe/Ausgabe-Registern in Verbindung gebracht wird.

Die Erfindung schafft außerdem ein Verfahren zum Betreiben der vorgenannten Vorrichtung, welches vor allem dadurch gekennzeichnet ist, daß während des Ausführungszyklus eines in dem Mikrobefehlsregister enthaltenen Mikrobefehls η einerseits die Adresse des folgenden Mikrobefehls n+1 aus dem Mikrobefehlsadreßregister gelesen und durch die Verzweigungseinrichtungen zu den Auswahlschaltungen des betreffenden Speichers übertragen wird, und andererseits die Adresse des nachfolgenden Mikrobefehls n+2 berechnet wird, und daß am Ende dieses Zyklus einerseits der folgende Mikrobefehl n+1 in dem Speicher gelesen und durch die Verzweigungseinrichtungen in das Mikrobefehlsregister übertragen wird und andererseits die Adresse des nachfolgenden Mikrobefehls n+2 in das Mikrobefehlsadreßregister geladen wird.

Deshalb erfordert die Ausführung jedes Mikrobefehls im allgemeinen nur einen einzigen Zyklus, dessen Dauer vor allem durch die Zugriffszeit zu dem betreffenden Speicher festgelegt ist. Lediglich die Mikrobefehle, die eine Verzweigung oder eine Hauptspeicheroperation'

409845/0822

einschließen, erfordern einen zusätzlichen Zyklus; in der Praxis beeinflussen diese Ausnahmen die Leistungen des Systems aber kaum.

Weitere Merkmale und Vorteile der Erfindung ergeben sich deutlicher aus der folgenden Beschreibung eines in den Zeichnungen dargestellten, nicht als Einschränkung zu verstehenden Ausführungsbeispiels. Es zeigen:

Fig. 1 das Blockschaltbild einer Vorrichtung nach der Erfindung zum Speichern und Ausführen von Mikroprogrammen, und

die Fig.

2 bis 5 Zeitdiagramme zur Erläuterung verschiedener Betriebsfälle der -Vorrichtung von Fig. 1.

Das Blockdiagramm von Fig. 1 zeigt schematisch die Bauteile und die Schaltungen einer Mikroprogrammierungsvorrichtung nach der Erfindung, die in einen Prozessor eingebaut ist, von dem lediglich diejenigen Funktionseinheiten dargestellt sind, die direkt mit der Erfindung in Beziehung stehen. Es ist jedoch selbstverständlich, daß die Konfiguration dieses Prozessors zusätzlich zu den dargestellten und beschriebenen Funktionseinheiten mindestens eine Logik- und Recheneinheit, eine Eingabe- und Ausgabeeinheit, die periphere Einrichtungen steuert, und eine Steuereinheit aufweist, die die Arbeitsweise der Gesamtheit dieser Funktionseinheiten koordiniert.

In Fig. 1 stellt der Block 10 den Hauptspeicher MC des Prozessors dar, der notwendigerweise adressierbar und veränderbar ist, der aber in beliebiger Tech-

409845/0822

nologie aufgebaut ist, beispielsweise mit Ringkernen, mit Magnetdrähten oder sogar mit integrierten Schaltungen. Dieser Hauptspeicher wird normalerweise verwendet zum Speichern von Informationen, wie etwa den Betriebs- und Arbeitsprogrammen, den zu verarbeitenden Daten und den Zwischenergebnissen, und zum.Sicherstellen sämtlicher verlangten Informationsaustauschvorgänge mit den anderen Einheiten des Prozessors. Die Blöcke 11 und 12 stellen zwei Register dar, die zu diesem Zweck dem Hauptspeicher MC zugeordnet sind. Das erste Register 11, bei welchem es sich um ein Speicheradreßregister RAM handelt, ist mit den Auswahlschaltungen CS des Hauptspeichers verbunden und enthält die Adresse des Speicherplatzes in dessen Speicherzone ZE, auf welche der Zugriff erfolgen soll. Dieses Register ist folglich mit dem Speicher nur über eine einzige Verbindungsleitung 13 verbunden, die nur in einer Richtung wirksam ist. Das zweite Register 12, bei welchem es sich um ein Eingabe/Ausgabe-Register RES, handelt, ist mit der Speicherzone ZE des Speichers durch zwei Verbindungsleitungen 14 , 15 verbunden, die das Eingeben einer vorher in das Register geladenen Information in den Speicher bzw. das Speichern einer aus dem Speicher gelesenen Information in dem Register ermöglichen.

Der Block 2O stellt einen Festwertspeicher MF dar, der zwar adressiert, jedoch nicht gelöscht werden kann, d.h. einen Lesespeicher, der beispielsweise aus verdrahteten Einrichtungen gebildet ist. Jeder Speicherplatz der Speicherzone ZE dieses Festwertspeichers MF enthält einen Mikrobefehl, d.h. ein Leitwort, das einerseits eine Gesamtheit von Grundoperationen festlegt, die durch ordnungsgemäß identifizierte Grundfunktionseinheiten des Prozessors auszuführen sind, und das andererseits die Informationen" , die für

409845/0822

das Berechnen der Adresse des folgenden Mikrobefehls erforderlich sind, und/oder die für das Treffen einer Entscheidung erforderlichen Informationen enthält, beispielsweise im Hinblick auf eine Verzweigung, einen Test oder das Ingangsetzen einer Schleife .oder eines Teilprogramms. Der Festwertspeicher MF enthält folglich geordnete Folgen von solchen Mikrobefehlen, die ebensoviele Mikroprogramme bilden, welche durch den Prozessor bei dem Aufruf der Befehle des Arbeitsprogfamms selektiv ausgeführt werden müssen.

Die Blöcke 21 und 22 stellen zwei Register dar, die zu diesem Zweck dem Festwertspeicher MF zugeordnet sind. Das erste Register 21, bei welchem es sich um ein Mikroprogrammierungsregister RMP handelt, ist mit den Auswahlschaltungen CS des Festwertspeichers verbunden und enthält die Adresse des Mikrobefehls, auf welchen der Zugriff erfolgen soll. Das Register 21 ist folglich mit dem Festwertspeicher.nur über eine einzige Verbindungsleitung 23 verbunden, die nur in einer Richtung wirksam ist. Das zweite Register 22, bei welchem es sich um ein Mikrobefehlsregister RMI handelt, ist mit der Speicherzone Ze des Festwertspeichers MF durch eine einzige Verbindungsleitung verbunden, die nur in einer Richtung wirksam ist und die das Laden des aus dem Speicher MF gelesenen Mikrobefehls in das Register ermöglicht.

Die soeben beschriebenen Funktionseinheiten und ihre Beziehung untereinander sind bekannt und werden deshalb nicht näher beschrieben, umso mehr, als sie nicht das eigentliche Ziel der Erfindung, sondern lediglich Einrichtungen sind, die bei der Erfindung verwendet werden. Das eigentliche Ziel der Erfindung besteht nämlich darin, besondere Beziehungen zwischen diesen Funktionseinheiten mit Hilfe einer Anordnung 30 von Verbindungsleitungen und von Verzweigungseinrichtungen

409845/0822

zu schaffen.

Diese Anordnung enthält vor allem eine erste Verbindungsleitung 3ί, die den Ausgang des Mikroprogrammierungsregisters RMP mit den Auswahlschaltungen CS des Hauptspeichers MC verbindet, eine zweite Verbindungsleitung 32, die den Ausgang der Speicherzone ZE des Hauptspeichers MC mit dem Eingang des Mikrobefehlsregisters RMI verbindet, und eine Speicher-, auswahlkippschaltung SM, die dem Mikroprogrammierungsregister RMP zugeordnet ist, damit verschiedene Torschaltungen gesteuert werden, die in die genannten Verbindungsleitungen eingefügt sind.

Mehr ins einzelne gehend betrachtet sind die beiden Verbindungsleitungen 13, 31, die von dem Speicheradreßregister RAM bzw. dem Mikroprogrammierungsregister RMP ausgehen, mit dem Eingang der Auswahlschaltungen CS des Hauptspeichers MC durch ODER-Schaltungen 33 verbunden, die durch ein Dreieck dargestellt sind. Ebenso sind die beiden Verbindungsleitungen 24, 32, die von den Speicherzonen ZE des Hauptspeichers MC bzw. dem Festwertspeicher MF ausgehen, mit dem Eingang des Mikrobefehlsregistefs RMI durch ODER-Schaltungen 3 4 verbunden. Die Speicherauswahlkippschaltung SM besteht aus einer bistabilen Schaltung, die, je nach dem, ob ihr Steuereingang ein Signal empfängt oder nicht, in den erregten Zustand gebracht oder in den Ruhezustand zurückgebracht wird, bei welchen an ihrem Ausgang "1" bzw. an ihrem Ausgang "0" ein Signal vorhanden ist. Es wird angenommen, daß dieses Steuersignal nicht vorhanden ("falsch") ist, wenn das Mikroprogrammierungsregister RMP eine Adresse im Festwertspeicher enthält, und, umgekehrt, vorhanden ("wahr") ist, wenn das Register RMP eine Adresse im Hauptspeicher enthält.

In dieser Annahme ist der Ausgang "0" der Speicher-

409845/0822

auswahlkippschaltung SM mit UND-Schaltungen 35 dargestellt durch einen Kreis - verbunden, die die Verbindungsleitung 2 4 zwischen dem Festwertspeicher und dem Mikrobefehlsregister RMI kontrollieren. Wenn das Mikroprogrammierungsregister RMP eine Adresse im Festwertspeicher enthält und wenn an dem Ausgang "0" der Kippschaltung SM- demzufolge ein Signal vorhanden ist, ermöglichen die in den Durchlaßzustand gebrachten Torschaltungen 35 die Übertragung des an dem bezeichneten Speicherplatz des Festwertspeichers gespeicherten Mikrobefehls über die Verbindungsleitung 24 in das Mikrobefehlsregister RMI.

Der Ausgang "1" der Speicherauswahlkippschaltung SM ist seinerseits mit UND-Schaltungen 36, 37 verbunden, die die Verbindungsleitung 31 zwischen dem Mikroprogrammierungsregister RMP und den Auswahlschaltungen CS des Hauptspeichers MC bzw. die Verbindungsleitung 32 zwischen der Speicherzone ZE des Hauptspeichers MC und dem Mikrobefehlsregister RMI kontrollieren. Wenn das Mikroprogrammierungsregister RMP eine Adresse im Hauptspeicher enthält und wenn demzufolge an dem Ausgang "1" der Kippschaltung SM ein Signal vorhanden ist, so ermöglichen die in den Durchlaßzustand gebrachten Torschaltungen 36 die Übertragung dieser Adresse in den Hauptspeicher durch die Verbindungsleitung 31, während die ebenfalls in den Durchlaßzustand gebrachten Torschaltungen 37 die Übertragung der in dem Speicher an dieser Adresse gelesenen Information durch die Verbindungsleitung 32 in das Mikrobefehlsregister RMI ermöglichen.

Die Anordnung 3O ermöglicht deshalb, in das Register RMI Informationen zu laden, die entweder aus dem Festwertspeicher MF oder aus dem Hauptspeicher MC gelesen worden sind. Eine Zone des Hauptspeichers kann demzufolge für d i^e Einspeicherung von Mikrobefehlen bestimmt werden,

A09845/0822

die sich in demselben Format darstellen wie die in dem Festwertspeicher MF gespeicherten Informationen. Demgemäß können die Mikrobefehle des einen oder anderen Ursprungs genau unter denselben Bedingungen ausgeführt werden, wobei der einzige Unterschied von der ungleichen Dauer der Zyklen des Zugriffes auf die im Festwertspeicher und im Hauptspeicher gespeicherten Mikrobefehle herrührt, die ihren Grund in den verschiedenen Technologien dieser Speicher hat.

Das bedeutet, daß die Anordnung 30 das Verwenden des Häuptspeichers MC für die Speicherung von Erweiterungen der Mikroprogramme ermöglicht, die in dem Festwertspeicher MF enthalten sind, und sogar von getrennten Mikroprogramme!, die gemäß der Konfiguration und der Verwendung des Prozessors modifiziert werden können.

Damit diese Funktion des Hauptspeichers MC nicht seinen normalen Betrieb beeinflußt und damit die Ausführung der Mikrobefehle möglich ist, die eine Operation in demselben Hauptspeicher einschließen, ist die Anordnung 30 mit zusätzlichen Funktionseinheiten versehen, nämlich mit: UND-Schaltungen 38, 39, die die Verbindungsleitungen 13 bzw. 14 zwischen dem Hauptspeicher MC und seinem Adreßregister RAM bzw. seinem Eingabe/Ausgabe-Register RES kontrollieren, sowie mit einem Decoder DEC, der dem'Mikroprogrammierungsreglster RMI zugeordnet ist und an dessen Ausgang nur ein Signal vorhanden ist, wenn dieses Register einen Mikrobefehl enthält, dessen Ausführung das Eingreifen des Hauptspeichers MC einschließt. Die Torschaltungen 38, 39 sind direkt mit dem Ausgang des Decoders DEC verbunden, den eine NICHT-Schaltung I mit den Torschaltungen 36 verbindet, die die Verbindungsleitung 31 zwischen dem Mikroprogrammierungsregister RMP und dem Hauptspeicher MC kontrollieren. Jeder Mikrobefehl, der

409845/0822

eine Operation im Hauptspeicher MC einschließt, setzt so diesen Hauptspeicher mit seinem Adreßregister RAM und seinem Eingabe/Ausgabe-Register RES in Verbindung, aber trennt gleichzeitig den Hauptspeicher von dem Mikroprogrammierungsregister RMP.. Die Kippschaltung SM und der Decodierer DEC sichern folglich die Inkompatibilität der Adressierung und des Lesens der beiden Speicher von dem Mikroprogrammierungsregister RMP aus bzw.zu dem Mikrobefehlsregister RMI hin.

Schließlich wird eine Kippschaltung NOP (Nulloperation) normalerweise durch den Ausgang "0" der Kippschaltung SM im Ruhezustand gehalten und durch das Register RMI erregt, wenn dieses Register einen Mikrobefehl enthält, dessen Ausführung eine Hauptspeicheroperation 0M beinhaltet. Die auf diese Weise erregte Kippschaltung NOP hat die Aufgabe, den Decoder DEC während des folgenden Ausführungszyklus der genannten Operation zu sperren.

Nachdem somit der Aufbau und die Arbeitsweise der Mikroprogrammierungsvorrichtung nach der Erfindung beschrieben worden sind, wird nun ihr Betriebsverfahren unter Bezugnahme auf die Zeitdiagramme in den Fig. 2 bis 5 beschrieben.

In jedem dieser Diagramme, in welchen die Zeit t in der Zeichnung von links nach rechts abläuft, bezeichnet eine erste Zeile den gegenwärtigen Zyklus, während die beiden folgenden Zeilen den in der Ausführung befindlichen Mikrobefehl, der in dem Register RMI enthalten ist', bzw. die Mikrobefehlsadresse angeben, die in dem Mikroprogrammierungsregister.RMP enthalten ist. Die drei letzten Zeilen geben schließlich die verschiedenen Aufgaben an, die durch den Prozessor

M09845/0822

unter der Steuerung des in der Ausführung befindlichen Mikrobefehls ausgeführt werden, nämlich die Durchführung der entsprechenden Mikrofunktion, das Lesen des folgenden Mikrobefehls und die Berechnung der Adresse des nachfolgenden Mikrobefehls. Es werden folgende Fälle unterschieden:

Fall A (Fig. 2); Das Mikroprogramm ist im Festwertspeicher gespeichert (SM=O).

Während des Zyklus C enthält das Register RMI den in der Ausführung befindlichen Mikrobefehl [n], und das Register RMP enthält die Adresse n+1 des folgenden Mikrobefehls. Der Prozessor führt die Mikrofunktion pF(n), die durch den Mikrobefehl [n] angeordnet ist, und berechnet die Adresse des nachfolgenden Mikrobefehls n+2.

Am Ende des Zyklus C wird der aus dem Festwertspeicher (SM=O) gelesene Mikrobefehl [n+1] in das Register RMI geladen, während die berechnete Adresse n+2 in das Register RMP geladen wird.

Im Verlauf des Zyklus C+1 werden dieselben Operationen mit Inkrementierung der Adressen- und Mikrobefehlsstellen um eine Einheit wiederholt.

Die Dauer T jedes Zyklus ist gleich der Zugriffszeit auf den Festwertspeicher, die langer ist als die Ausführungszeit eines Mikrobefehls.

Fall A¹ (Fig. 3): Gleicht dem Fall A, aber der während des Zyklus C ausgeführte Mikrobefehl [n] löst eine Verzweigung aus.

Während des Zyklus C wird die durch den in dem Re-

409845/0822

gister RMI enthaltenen Mikrobefehl [n] angegebene Verzweigung ausgeführt, oder mit anderen Worten, der Prozessor berechnet die Adresse B, zu welcher das Mikroprogramm verzweigt werden muß. Gleichzeitig wird in dem Festwertspeicher (SM=O) der folgende Mikrobefehl gelesen, dessen Adresse n+1 in dem Register RMP enthalten ist.

Am Ende dieses Zyklus C wird der aus dem Festwertspeicher gelesene Mikrobefehl [n+1] in das Register RMI geladen, während die berechnete Adresse B in das Register RMP geladen wird.

Im Verlauf des Zyklus C+1 wird der Mikrobefehl [n+11 ' ausgeführt, der Inhalt des Festwertspeichers an der Adresse B wird gelesen und die nachfolgende Adresse wird durch den Prozessor berechnet.

Am Ende des zweiten Zyklus wird der Inhalt [b] dieser -Adresse in das Register RMI geladen, während die berechnete Adresse B+1 in das Register RMP geladen wird.

Das Verzweigungsverfahren schließt folglich die Ausführung des folgenden Mikrobefehls ein, der beispielsweise die Aufbewahrung von Zwischenergebnissen steuern kann.

Fall B (Fig. 4); Das Mikroprogramm ist im Hauptspeicher (SM=1) gespeichert, die ausgeführten Mikrobefehle schließen keine Operation im Speicher ein (0M=O).

Das Verfahren läuft genau in derselben Weise wie in dem Fall A ab, mit dem einzigen Unterschied, daß die Mikrobefehle im Hauptspeicher MC gelesen werden und daß die Zugriffszeit des Hauptspeichers die Dauer T¹ jedes Zyklus auf einen Wert festlegt, der größer als der Wert T ist, den man für das Lesen aus dem Festwertspeicher erhält.

409845/0822

Fall B¹ C für Speicher): Ähnlich wie der Fall B, aber der· während des Zyklus K ausgeführte Mikrobefehl [n] steuert eine Verzweigung.

Das Verfahren ist mit dem des Falles A¹ identisch, mit dem einzigen Unterschied der Zyklusdauer T¹.

Aus diesen beiden Fällen geht klar hervor, daß ein gemäß der Erfindung gespeichertes und ausgeführtes Mikroprogramm nicht in derselben Weise ausgeführt werden wird, wenn es entweder im Festwertspeicher oder im Hauptspeicher gespeichert ist, und insbesondere wird es sich im Fall einer Verzweigung oder einer Unterbrechung, die während einer Maskierung oder Demaskierung vorkommt, nicht in identischer Weise verhalten. Der einzige Unterschied rührt von den in den beiden Fällen erhaltenen Leistungen her, die in demselben Verhältnis T/T' stehen wie die Zyklusdauern und folglich wie die Zugriffszeiten auf den Festwertspeicher und auf den Hauptspeicher.

Fall B'' (Fig. 5); Ähnlich wie Fall B, aber der auszuführende Mikrobefehl schließt eine Speicheroper, ration 0m ein (der Decoder DEC ist erregt).

In diesem Fall, in welchem ein auszuführender Mikrobefehl ein Operationsmikrotyp ist, der einen Lese- oder Schreibzyklus im Hauptspeicher verlangt, weicht das Diagramm von den vorhergehenden ab und enthält einen zusätzlichen Zyklus.

Während des Zyklus K enthält das Register RMI den Mikrobefehl [n] , dessen Ausführung einen Zyklus des Hauptspeichers MC steuert, und der Inhalt des Registers RAM wird durch den Decoder DEC zu den Auswahlschaltungen CS des Speichers hin verzweigt, die von dem Register RMP getrennt sind. Wenn es sich um einen

■ 409845/0822

Schreibzyklus handelt, wird der Inhalt des Registers RES in den Speicher zu der durch das Register RAM angegebenen Adresse übertragen. Wenn es sich um einen Lesezyklus handelt, wird der Inhalt des Speichers an derselben Adresse in das Register RES übertragen.

An dem Ende des-Zyklus K, in dessen Verlauf keine Adressenberechnung ausgeführt werden kann, bleibt der Inhalt n+1 des Mikroprograramierungsregisters RMP folglich unverändert, so daß der entsprechende Befehl [n+1] nur im Verlauf des Zyklus K+1 gelesen und im Verlauf des Zyklus K+2 ausgeführt wird. Andererseits liefert die erregte Kippschaltung NOP ein Ausgangssignal, welches den Decoder DEC sperrt, so daß während des Zyklus K+1 durch den Prozessor keine Funktion ausgeführt wird.

In diesem besonderen Fall verlangen die Ausführung des Mikrobefehls [n], der einen Zyklus im. Hauptspeicher verlangt, und der Zugriff auf den folgenden Mikrobefehl folglich zwei aufeinanderfolgende Zyklen, während ein einziger gereicht hätte, wenn das Mikroprogramm in dem Festwertspeicher MF gespeichert gewesen wäre.

Dieser Fall kommt indessen in einem Mikroprogramm nur ganz selten vor (seine relative Frequenz beträgt ungefähr 1O%) und ändert demzufolge die Leistungen des Prozessors nicht wesentlich. Andererseits hemmt dieser Fall nicht den sequentiellen Ablauf des im Hauptspeicher gespeicherten Mikroprogramms und verändert nicht dessen Verhalten während einer Unterbrechung, da ein Mikrobefehl, der eine Operation im Speicher verlangt, nicht die Unterbrechungsmasken beeinflußt.

Selbstverständlich ist die Erfindung in keinster Weise auf die oben beschriebene und dargestellte Ausführungsart beschränkt, die lediglich als Beispiel angegeben

409845/0822

worden ist. Im Gegenteil, die Erfindung umfaßt sämtliche Einrichtungen, die den beschriebenen und dargestellten, einzeln oder in Kombination betrachtet, technisch äquivalent sind.

409845/0822

Claims

- 19 Patentansprüche:

i1) Vorrichtung zum Speichern und Ausführen von Mikroprogrammen in einem Datenverarbeitungssystem mit einem Hauptspeicher, gekennzeichnet durch einen Steuerspeicher, der in an sich bekannter Weise aus mindestens einem Festwertspeicher und einem Teil des Hauptspeichers gebildet ist, in denen die Mikrobefehle in demselben Format gespeichert sind, durch ein Mikrobefehlsadreßregister, dessen Ausgang mit den Auswahlschaltungen des Festwertspeichers und den Auswahlschaltungen des Hauptspeichers verbunden ist, durch ein Mikrobefehlsregister/ dessen Eingang mit dem Ausgang des Festwertspeichers und mit dem Ausgang des Hauptspeichers verbunden ist, und durch Verzweigungseinrichtungen, die in Abhängigkeit von

. dem Inhalt des Befehlsregisters selektiv umgeschaltet werden und so aufgebaut sind, daß die Verbindungen einerseits zwischen dem Mikrobefehlsadreßregister . und dem betreffenden Speicher und andererseits zwischen dem Ausgang dieses Speichers und dem Mikrobefehlsregister durchgehend gemacht werden und daß gegebenenfalls mindestens bestimmte andere Verbindungen unterbrochen werden.
2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Verzweigungseinrichtungen eine bistabile Kippschaltung, die dem Mikrobefehlsadreßregister zugeordnet ist und die gemäß dem Inhalt dieses Registers in den einen oder anderen ihrer stabilen Zustände umgeschaltet wird, und Torschaltungen, insbesondere UND-Schaltungen, haben, die die genannten Verbindungen steuern und die gemäß dem Zustand der Kippschaltung wahlweise in den Durchlaßzustand gebracht oder gesperrt gehalten werden.

4Q9845/0822
3. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet/ daß eine erste Torschaltung, die zwischen den Ausgang des Festwertspeichers und das Mikrobefehlsregister eingefügt ist, im Durchlaßzus'tand gehalten wird, wenn sich die Kippschaltung in einem ersten Zustand befindet, während eine zweite und eine dritte Torschaltung, die zwischen das Mikrobefehlsadreßregister und die Äuswahlschaltungen des Hauptspeichers bzw. zwischen den Ausgang des Hauptspeichers und das Mikrobefehlsregister eingefügt sind, in den Durchlaßzustand gebracht werden, wenn die Kippschaltung in den anderen Zustand gebracht wird.
4. Vorrichtung nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die Kippschaltung in dem Ruhezustand gehalten oder in den erregten Sustand gebracht wird, je nach dem, ob das Mikrobefehlsadreßregister eine Adresse im Festwertspeicher oder im Hauptspeicher enthält.
5. Vorrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Verzweigungseinrichtungen außerdem eine erste ODER-Verknüpfung, durch welche die Auswahlschaltungen des Hauptspeichers einerseits mit dem Adreßregister des Hauptspeichers und andererseits mit dem Mikrobefehlsadreßregister verbunden werden, und eine zweite ODER-Verknüpfung enthalten, durch welche das Mikrobefehlsregister mit den Ausgängen des Festwertspeichers bzw. des Hauptspeichers verbunden wird.
6. Vorrichtung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Verzweigungseinrichtungen einen Decoder enthalten, der dem Mikrobefehlsregister zugeordnet ist und, wenn der in dem Mikrobe-

409845/0822

fehlsregister enthaltene Befehl eine Operation des Hauptspeichers verlangt, Torschaltungen/, wie etwa UND-Schaltungen, erregt, die auf diese Weise in den Durchlaßzustand gebracht werden, damit der Hauptspeicher mit seinen eigenen Ädreß- und Eingabe/Ausgabe-Registern in Verbindung gebracht wird.
7. Vorrichtung nach Anspruch 6, dadurch gekennzeichnet, daß der erregte Decoder Torschaltungen, wie etwa UND-Schaltungen, die zwischen das Mikrobefehlsadreßregister und die Auswahlschaltungen des Hauptspeichers eingefügt sind, gesperrt hält.
8. Verfahren zum Betreiben der Vorrichtung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß während des Ausführungszyklus eines in dem Mikrobefehlsregister enthaltenen Mikrobefehls (n) einerseits die Adresse des folgenden Mikrobefehls (n+1) in dem Mikrobefehlsadreßregister gelesen und durch die Verzweigungseinrichtungen zu den Auswahlschaltungen des betreffenden Speichers übertragen wird und andererseits die Adresse des nachfolgenden Mikrobefehls (n+2) berechnet wird, und daß am Ende dieses Zyklus einerseits der folgende Mikrobefehl (n+1) aus dan Speicher gelesen und durch die Verzweigungseinrichtungen in das Mikrobefehlsregister übertragen wird und andererseits die Adresse des nachfolgenden Mikrobefehls (n+2) in das Mikrobefehlsadreßregister geladen wird.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß, wenn der im Verlauf eines bestimmten Zyklus ausgeführte Mikrobefehl eine Verzweigung (B) einschließt, die Adresse dieser Verzweigung während dieses Zyklus berechnet und an seinem Ende in das Mikrobefehlsadreßregister geladen wird-, wobei der

4098A5/0822

Zugriff auf die auf diese Weise berechnete Adresse des Festwertspeichers während des Ausführungszyklus des folgenden Mikrobefehls (n+1) erfolgt, an dessen Ende der Inhalt des Festwertspeichers an der genannten Adresse in das Mikrobefehlsregister übertragen wird.
10. Verfahren nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß, wenn der im Verlauf eines bestimmten Zyklus ausgeführte Mikrobefehl eine Leseoder Schreiboperation im Hauptspeicher einschließt, an dem Ende dieses Zyklus der Inhalt des Mikrobefehlsadreßregisters nicht modifiziert wird,und daß während des folgenden Zyklus durch eine vorhergehend erregte Kippschaltung eise Nulloperation-"Funktion geliefert wird, während im Speicher der folgende Mikrobefehl gelesen wird, der am Ende dieses zweiten Zyklus in das Register geladen wird.
11. Verfahren zum Speichern und Ausführen von Mikroprogrammen in einem Datenverarbeitungssystem mit einem Hauptspeicher, mit mindestens einem Festwertspeicher und mit zugeordneten Registern, die durch Verzweigungsschaltungen wahlweise mit den Speichern verbunden werden, dadurch gekennzeichnet, daß während der Initialisierung die Programme zwar selektiv, jedoch in derselben Form gemäß der Konfiguration des Systems und den Bedürfnissen der Verarbeitung in dem Festwertspeicher oder in dem Hauptspeicher gespeichert werden, und daß, wenn ein bestimmtes Mikroprogramm ausgeführt wird, während des Ausführungszyklus jedes seiner vorher im Register gespeicherten Mikrobefehle (n), einerseits selektiv dem betreffenden Speicher die ebenfalls vorher im Register gespeicherte Adresse des folgenden Mikrobefehls (n+1 )-geliefert und andererseits die Adresse des nachfol-

409845/0822

genden Mikrobefehls (n+2) berechnet wird/und daß dann am Ende dieses Zyklus in dem betreffenden Speicher der folgende Mikrobefehl gelesen und ebenso wie die berechnete Adresse des nachfolgenden Mikrobefehls (n+2) im Register gespeichert wird, so daß ein Mikrobefehl, der sich entweder im Festwertspeicher oder im Hauptspeicher befindet/ in derselben Weise im Verlauf eines Zyklus oder im Verlauf von mehr als zwei Zyklen ausgeführt wird, deren Dauer der Zugriffszeit zu dem betreffenden Speicher entspricht.

409845/0822