DE2415364A1

DE2415364A1 - Verstaerkungssteuerkreis

Info

Publication number: DE2415364A1
Application number: DE2415364A
Authority: DE
Inventors: Katsuaki Tsurushima
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1973-03-29
Filing date: 1974-03-29
Publication date: 1974-10-17
Also published as: DE2415364C2; US3943286A; JPS5320343B2; NL177457C; NL7404286A; JPS49121949A; FR2223897A1; FR2223897B1; GB1456113A; NL177457B

Description

It 2838

SONY CORPORATION Tokyo / Japan

Verstärkungssteuerkreis

Die Erfindung betrifft einen Verstärkungssteuerkreis und insbesondere einen verbesserten Verstärkungssteuerkreis, der in der Lage ist, eine Signalverstärkung linear zu steuern und damit zur Verwendung in einem 4-Kanal-Matrix-Stereodecoder geeignet ist.

Es ist bekannt, einen bipolaren Transistor oder einen Feldeffekttransistor als veränderbares Impedanzelement zu verwenden. Normalerweise wird das Element parallel zu einem Signalübertragungsweg angeordnet.

Hierbei wird die Kollektor-Emitter-Strecke des bipolaren Transistors bzw. die Drain-Source-Strecke des Feldeffekttransistors zwischen den Signalübertragungsweg und einen Bezugspunkt geschaltet und die Basis bzw. die Gateelektrode wird mit einer Steuerspannungsquelle verbunden. Der bipolare Transistor oder der Feldeffekttransistor hat üblicherweise eine bestimmte Schwellenspannung, so daß eine Steuerspannung, die an die Basis bzw. die Gateelektrbde angelegt wird, die veränderbare Impedanz bei deren Null-Pegel nicht steuern kann. Daher wird eine

409842/1033

Gleichvorspannungsquelie zwischen der Basis und dem Emitter bzw. der Gateelektrode und der Sourceelektrode vorgesehen, um diesen Nachteil zu beseitigen. Wenn die Gleichvorspannungsquelle derart angeordnet wird, daß die Kollektor-Emitter-Strecke bzw. die Drain-Source-Strecke in Durchlaßrichtung vorgespannt wird, wird die Steuerspannung, die an die Basis bzw. die Gateelektrode angelegt wird, an dem Ausgangsanschluß des Signalübertragungsweges mit einem bestimmten verstärkten Pegel erzeugt, so daß die Qualität des Ausgangssignals verschlechtert wird.

Der Erfindung liegt die Aufgabe zugrunde, einen Verstarkungss teuerkreis zu schaffen, der von den Nachteilen des Standes der Technik frei ist und der eine lineare Verstärkungssteuercharakteristik in Abhängigkeit von einer Steuerspannung hat.

Durch die Erfindung wird ein Verstärkungssteuerkfeis geschaffen, der auch mehrere Signalübertragungswege haben kann, die von einer Steuerspannungsquelle in unterschiedlicher Betriebsart gesteuert werden können. Außerdem ist der Verstärkungssteuerkreis auf einen 4-Kanal-Matrix— Stereodecoder anwendbar. Für den Verstärkungssteuerkreis kann ein Feldeffekttransistor mit Siliziumwiderstandssteuerelektrode als veränderbares Impedanzelement verwendet werden.

Die* Erfindung Wird nachstehend anhand der Figuren 1 bis beispielsweise erläutert. Es zeigt:

Figur 1 eine perspektivische Darstellung eines MOS-Feldeffekttransistors mit Siliziumwiderstandssteuerelektrode, der bei der Erfindung verwendet wird,

Figur 2 eine symbolische Darstellung des in Fig. 1 gezeigten FET,

409842/1033

Figur 3 eine Ausführungsform eines Verstärkungssteuerkreises gemäß der Erfindung, bei der der FET in Fig. 1 verwendet wird,

Figur 4 einen bekannten Verstärkungssteuerkreis, und

Figur 5 ein Schaltbild, aus dem ein Decoder hervorgeht, in dem Verstärkungssteuerkreise- gemäß der Erfindung verwendet sind.

Anhand der Fig. 1 und 2 wird zunächst ein MOS-Feldeffekttransistor mit Silizium-Widerstandssteuerelektrode (Silicon-resistance Gate Type MOS Field Effect Transistor; im folgenden als SRG bezeichnet) als Beispiel des Elements mit veränderbarer Impedanz beschrieben, der bei der Erfindung verwendet wird.

Fig. 1 zeigt das Element mit veränderbarer Impedanz insgesamt. Das Element mit veränderbarer Impedanz weist ein Halbleitersubstrat 1 mit N- oder P-Leitfähigkeit auf. Auf der einen Oberfläche des Substrats 1 sind Source- und Drain-Zonen 2 und 3 mit P⁺- bzw. N⁺-Leitfähigkeit mit einem bestimmten Abstand L zwischen diesen gebildet. Eine Isolierschicht 4 aus SiO„ ist auf der Oberfläche des Substrats 1 zwischen den Source- und Drain-Eonen gebildet und bedeckt teilweise die beiden Zonen, und eine Widerstandsschicht 5 z.B. aus polykristallinem Silizium ist auf der Isolierschicht 4 gebildet. Eine Source-Elektrode 6 und eine Drain-Elektrode 7 sind an der Source-Zone 2 bzw. der Drain-Zone 3 gebildet. Eine erste Gateelektrode 8 und eine zweite Gateelektrode 9 sind an der Widerstandsschicht 5 an den Seiten nahe den Elektroden 6 bzw. 7 gebildet. Von den Elektroden 6, 7, 8, 9 und dem Substrat 1 sind ein Source-Anschluß S, ein Drain-Anschluß D, ein erster Gate anschluß G., ein zweiterGab· anschluß G_ und .ein hinterer Gateanschluß G. herausgeführt.

409842/1033

Das Substrat 1 hat eine relativ niedrige Verunreinigungskon zen tr ation. Insbesondere dann, wenn das Element als integrierter Halbleiterkreis hergestellt ist und unter dem Substrat 1 ein weiteres Substrat mit einer von derjenigen des Substrats 1 verschiedenen Leitfähigkeit angeordnet ist, hat das Substrat 1 eine Verunreinigungskonzentration mit einem Widerstand von 50 Ohmcm, um den Einfluß des letzteren Substrats zu beseitigen, und die Zonen 2 und 3 haben eine Verunreinigungskonzentration von

20 3
etwa 10 Atomen/cm . Der Abstand bzw. die Länge zwischen den Zonen 2 und 3 (bzw. die Kanallänge) L wird zu 20 Mikron gewählt, seine Breite W zu 300 Mikron und die Dicke T der Isolierschicht 4 beträgt etwa 1200 £ im Falle der Herstellung aus SiO... Die Widerstandsschicht 5 ist aus polykristallinem Silizium mit einer Dicke von etwa 1 Mikron hergestellt. Wenn hierbei jedoch die Widerstandsschicht 5 einen zu hohen Widerstandswert hat, wird ihr Ohm¹scher Kontakt mit den Gateelektroden 8 und 9 verschlechtert. Wenn der Widerstandswert der Widerstandsschicht 5 zu niedrig ist, tritt eine Signalableitung auf. Daher wird die Widerstandsschicht 5 so gewählt, daß sie einen Flächenwiderstand von 10 k Ohm/a bis 1 G Ohm/n hat.

Wenn bei dem oben beschriebenen SRG das Potential in dem Kanal zwischen den Source- und Drain-Zonen 2 und 3 an einer Stelle χ im Abstand von der Seitenkante der Source-Zone 2 gegenüber der Drain-Zone 3 V(x), die Torspannung der Widerstandsschicht 5 an der Stelle χ V^ (χ) und die Schwellwertspannung V_fc. ist, gilt die Bedingung V_Q(s) - V(x) > ^vth* Wenn außerdem angenommen wird, daß die Änderung der Schwellwertspannung V^ infolge des Potentials des Substrats ausreichend klein ist, wird die Trägeranzahl N des Kanals in dem Substrat pro Einheitsfläche an der Stelle χ durch die folgende Gleichung (A) ausgedrückt:

409842/1033

^N - —

j V_G(x) - V(x) - V₄J /"cm"² J (A)

in der C = £ /T , f die Dielektrizitätskonstante der ο οχ οχ οχ

Isolierschicht 4 und q die elektrische Ladung des Trägers ist.

Wenn der Widerstandswert des Kanals von der Seitenkante der Source-Zone 2 bis zu der Stelle χ R(χ), der Oberflächenwiderstandswert des Kanals l_(x) und die Bewegungsgeschwindigkeit des Trägers in dem Kanal η ist, erhält man die folgende Gleichung (B):

DR(x) = l_s<x) -ψ- (B)

Der Oberflächenwiderstand l_e(x) kann wie folgt ausgedrückt werden:

V^x> -

Demgemäß kann die Gleichung (B) wie folgt geschrieben wer den:

. . 1 dx ._n.

^DRix) "V{^v(xi - ^v(x)"^vthi ~

Wenn der Kanalstrom I ist, kann die folgende Gleichung erhalten werden:

dV(x) = LdR(X) =

_τ _ ..-.w . » _νΛ# «χ«·/ V.. I dV(x) ... (1) dx- [ J

Wenn V_Q(x).- V(x) = V_GQ = konstant ... (2)

angenommen wird (die notwendigen und ausreichenden Bedingungen für die Aufstellung dieser Annahme sind V_fi(x) = V_GQ + —2— ν und ihre Erläuterung wird hier weggelassen) und

4 09842/1033

die Gleichung (2) in die Gleichung (1) eingeführt wird sowie die Integration von x=o bis X=L durchgeführt wird, wird die Gleichung (1) durch die folgende Gleichung (3) ausgedrückt:

- ^Vth^)V

dV = V wenn χ = L
dx = L wenn x = L.
WuC

Wenn das Potential der Source-Zone 2 V und das Potential der Drain-Zone 3 V ist, kann der Wert V in der Gleichung (3) durch V=V-V ausgedrückt werden. Wenn außerdem

LJ fa

angenommen wird, daß die Widerstandsschicht 5 eine gleichmäßige Dicke hat, wird das Gatepotential V (x) ausgedrückt durch V-, (x) = V und nimmt damit mit ,dem Gradienten

V
—=— gegenüber χ zu. Es ist zu beachten, daß, wenn der

Buchstabe "χ" in Klammern erscheint, er "an der Stelle X" bedeutet. Wenn "x" nicht in Klammern steht, bedeutet dies die Strecke von der Source-Zone bis zu der Stelle χ in Richtung der Drain-Zone. Wenn das Potential der ersten Gateelektrode V_c + V_n.und das der zweiten Gateelektrode*

ο CjCJ

V_. + ν_,,_ ist, werden die notwendigen und ausreichenden Be-

U CsU

dingungen für die Gleichung (2) aufgestellt, die Gleichung (3). wird aufgestellt und schließlich wird die folgende Gleichung (4) erhalten:

In der Gleichung (4) sind die Faktoren (3 und V . Konstante, die entsprechend dem Element bestimmt sind, so daß ein linearer Widerstand zwischen den Source- und Drain-Zonen gebildet wird und sein Widerstandswert kann durch die Spannung V„ veränderbar gesteuert werden. Dies bedeutet,

409842/1033

daß, wenn die Potentiale der Sourceelektrode, der Drainelektrode, der ersten Gate- und der zweiten Gateelektrode V₀, V₁., V₀ + V__ bzw. V_ + V^_n sind, der lineare Wider-

fa D ο lau D ÖL)

stand zwischen der Source-Zone und der Drain-Zone und sein Widerstandswert R von der Spannung V veränderbar gesteuert werden können.

Der oben beschriebene SRG ist in Fig. 2 symbolisch gezeigt.

Eine Ausführungsform des Verstärkungssteuerkreises gemäß der Erfindung wird nun anhand der Fig. 3 beschrieben, in der der oben beschriebene SRG verwendet ist.

Bei der Ausführungsform der Fig. 3 bezeichnet T. einen Eingangsanschluß, an den ein zu steuerndes Signal angelegt wird und T₂ einen Ausgangsanschluß. Ein Widerstand R₁ ist in Reihe zu einem Signalweg zwischen dem Eingangsund dem Ausgangsanschluß T₁ und T» zur Einstellung des DämpfungsVerhältnisses geschaltet. Die Drainelektrode D eines P-Kanal-SRG 10 ist mit dem Verbindungspunkt zwischen dem Widerstand R₁ und dem Ausgangsanschluß T₂ verbunden und der Verbindungspunkt ist geerdet. Die Sourceelektrode S des SRG 10 ist über eine Gleichvorspannungsquelle V_, geerdet. Bei der Verwendung eines P-Kanal-SRGs wird die Polarität der Gleichvorspannungsquelle V_n so gewählt, daß die Gateelektrode D gegenüber der Sourceelektrode S negativ ist. Ein Kondensator C₁ ist zwischen die Drainelektrode D und die zweite Gateelektrode G_ des SRG 10 geschaltet. Die zweite Gateelektrode G₂ ist mit einem Anschluß einer Steuerspannungsquelle V_ über einen Widerstand R-verbunden, während die erste Gateelektrode G₁ des SRG 10 direkt mit dem gleichen Anschluß der Steuerspannungsquelle V-, verbunden ist. Hierbei wird R₃, R ^> 1/2TTfC₁ erfüllt,

wenn R₀ den Widerstandswert des Widerstandes R_ und R 3 3 g

den Widerstandswert des Kanals zwischen der ersten und zweiten Gateelektrodenzone des SRG 10, C₁ die Kapazität

409842/1033

des Kondensators C. und f die Frequenz des zu steuernden Signals ist. Um sicherzustellen, daß die Drain- und Sourceelektroden vom Standpunkt der Gleichspannung gleich sind, ist die Sourceelektrode S über einen Widerstand R- mit der Eingangsseite des Widerstandes R₁ verbunden. Kondensatoren Cj und C₃ sind am Eingang bzw. Ausgang vorgesehen, um die Gleichspannungskomponente des Signals an den Eingangs- und Ausgangsanschlüssen T. und T₃ abzuschneiden. Der hintere Gateanschluß T₃ (gleich G, ) des SRG 10 erhält eine Spannung B+ als Sperrspannung.

Bei dem oben beschriebenen Kreis wird das Potential der ersten Gateelektrode des SRG 10 V_g + V_GQ = V_ß + V_{QO(V =Q)}, und das Potential der zweiten Gateelektrode wird V_ + V +

ij a

V=V+ Vq. Daher hat die Impedanz des SRG 10 zwischen den Drain- und Source-Zonen eine höhere Linearität und ihr Wert kann durch die Steuerspannung Vp linear geändert werden. Wenn die Steuerspannung V_c hoch wird, nimmt der gedämpfte Wert des Signals zu, das an den Eingangsanschluß T. angelegt wird.

Außerdem ist bei der dargestellten Ausführungsform zwischen der ersten Gateelektrode und der Sourceelektrode des SRG 10 die Gleichvorspannungsquelle V_ zur Korrektur der V.. des SRG 10 vorgesehen, so daß die Steuerspannung V von Null Volt aus linear gesteuert werden kann. Der Teil zwischen der Drain- und Sourceelektrode des SRG 10 wird durch die aus dem Dämpfungswiderstand R₁ und dem Widerstand R₂ bestehende Schleife unabhängig davon, ob das Eingangssignal an den Eingangsanschluß T₁ angelegt wird oder nicht auf der Gleichspannung der Vorspannungsquelle V_ gehalten, so daß der SRG 10 in dem aktiven Bereich gegen die Änderung der Steuerspannung V arbeitet. Dies bedeutet, daß die Änderung der Steuerspannung V_, die auf den Ausgangsanschluß T₂ übertragen wird, von dem SRG 10 nicht verstärkt

409842/103 3

wird, so daß die Verzerrungseigenschaften sehr verbessert werden.

Es wird nun eine bekannte Ausführungsform, bei der die Drain- und Sourceelektroden des SGR 10 nicht gleiches Potential haben, anhand der Fig. 4 beschrieben, in der die gleichen Bezugsziffern und -zeichen wie in Fig. 3 die gleichen Elemente bezeichnen. Wie in Fig. 4 gezeigt ist, ist bei der bekannten Ausführungsform ein Ende des Widerstandes R₂, das in Fig. 3 mit der Sourceelektrode S des SRG 10 verbunden ist, geerdet. Der übrige Schaltungsaufbau der bekannten Ausführungsform in Fig. 4 ist in etwa der gleiche wie der der Erfindung in Fig. 3 mit Ausnahme einiger weggelassener Elemente.

Wenn bei der bekannten Ausführungsform der Fig. 4 die Frequenz des zu steuernden Signals f, der Widerstandswert des SRG 10 zwischen seiner ersten und zweiten Gateelektrode R . der Widerstandswert des Widerstandes R₃ R₃ und die Kapazität des Kondensators C₁. C₁ ist, werden sie so gewählt, daß sie die Bedingung R₃ ^1/2TTfC., erfüllen.

Daher wird das Potential der Drainelektrode des SRG von dem zu steuernden Signal V gemacht und das der Sourceelektrode wird gleich dem Erdpotential (V =0). Da der Blindwiderstand des Kondensators C relativ zu dem zu steuernden Signal niedrig ist, wird das Potential der zweiten Gateelektrode V_. + ν__Λ (wobei V-, + V_, =

JJ WJ L, JtJ

V-,-.) und das der ersten Gateelektrode V„ + V__ (wobei

CaU O CiO

V = 0) wird. Damit hat die Impedanz des SRG 10 zwischen der Source- und Drainelektrode eine höhere Linearität und die Impedanz kann von der Steuerspannung V„ geändert werden. Wenn die Steuerspannung V_, zunimmt, nimmt die Impedan ζ ab.

409842/1033

Bei dieser Ausführungsform treten die Eigenschaften der veränderbaren Impedanz in dem SRG 10 auf, wenn V_r »ν.., wie aus der Gleichung (4) ersichtlich ist. Wenn V__ < V.. ,

(aU tfl

können die Eigenschaften der veränderbaren Impedanz nicht erhalten werden. Daher ist es bei der bekannten Ausführungsform der Fig. 4 notwendig, um eine geeignete Dämpfung selbst im Falle von V = O zu erhalten oder die Dämpfung ausgehend von V_ = O einzuleiten, die Vorspannung 57_ß (wobei ^3=^+4,) anzulegen. Es kann in Betracht gezogen werden, die Vorspannung VL der Steuerspannung V- zu überlagern. Da jedoch in der Praxis die Steuerspannung V_c in einem Signalprozeß mit dem Erdpotential· als Bezug erzeugt wird, erfordert die Oberlagerung der Vorspannung V_n und der Steuerspannung V_, einen sehr komplazierten Schaltungsaufbau und kann nicht leicht durchgeführt werden. Insbesondere wenn.die Impedanz einer Signalquelle für das Steuersignal hoch ist, wird die obige überlagerung sehr schwierig.

Daher wird, wie Fig. 4 zeigt, im allgemeinen vorgeschlagen,

die Vorspannung V_n an die Steuerelektrode des SRG 10 anti

zulegen. In diesem Fall fließt jedoch ein Strom I , wie Fig. 4 zeigt, infolge der Vorspannung V_, um den SRG 10 als P-Kanal MOS-FET innerhalb des aktiven Bereichs zu be-^ treiben. Wenn die Steuerspannung V in diesem Zustand geändert wird, wird die Änderung von dem SRG 10 verstärkt und auf den Ausgangsanschluß T₂ übertragen. Dies bedeutet, daß die Änderungskomponenten der Steuerspannung V in das Ausgangssignal gemischt werden und die Qualität des Ausgangssignals verschlechtern.

Die obige Verschlechterung tritt auch auf, wenn anstelle des SRG 10 ein Transistor oder ein FET als veränderbares Impedanzelement verwendet wird. Dies bedeutet, daß es schwierig ist, die Vorspannung V_ leicht und stabil anzulegen oder die finderungskomponenten der Steuerspannung

409842/1033

in den Ausgangssignalen zu unterdrücken.

Bei der Ausführungsform der Erfindung dagegen, die in Fig. gezeigt ist, ist der Widerstand R₂ parallel zu der Serienschaltung des Widerstandes R₁ und der Drain- und Sourceelektroden des SRG 10 geschaltet, die Sourceelektrode des SRG 10 erhält die Vorspannung V_n und die ersten und

Jd

zweiten Gateelektroden des SRG 10 erhalten die Steuerspannung V ,wie zuvor beschrieben wurde. Damit werden die Drain- und Sourceelektroden des SRG 10 von dem Widerstand R₂ auf gleichem Potential gehalten, so daß keine Gefahr besteht, daß der SRG 10 eine Verstärkung durchführt und kein Strom fließt durch die Source-Drain-Strecke des SRG 10, hervorgerufen durch die Spannung V_ß. Damit wird verhindert, daß die Komponenten der Steuerspannung V in die Ausgangssignale gemischt werden, die dem Ausgangsanschluß T₂ zugeführt werden.

Außerdem werden bei der in Fig. 3 gezeigten Ausführungsform der Erfindung die Steuerspannung V„ und die Vorspannung V_n getrennt zugeführt, so daß .ihre Zufuhr leicht und

JtS

stabil ist, und die Vorspannung V_ kann auch frei geändert

Jq

werden, um beliebige Dämpfungseigenschäften hervorzurufen.

Da der SRG 10 vom MOS-Typ ist, fließt kein Gateelektrodenstrom und damit .kann eine Signalquelle mit sehr hoher Impedanz für die Steuerspannung V verwendet werden.

Wenn mehrere SRG in dem gleichen Substrat als integrierter Kreis zur Steuerung des Pegels mehrkanaliger Signale verwendet werden und selbst wenn die Steuerspannungen an den jeweiligen SRG verschieden sind, können sie mit der gleichen Vorspannung V_ und auf die gleichen Dämpfungsbedingungen eingestellt werden.

409842/1033

Fig. 5 zeigt eine weitere Ausführungsform der Erfindung, bei der die Ausführungsform in Fig. 3 auf eine 4-Kanal-Matrix-Stereoanlage angewandt ist. In der Figur bezeichnet 20 einen Decoder und 25 und 26 seine Eingangsanschlüsse. Wenn bezüglich eines Hörers die Signale entsprechend links vorne, recht vorne, links hinten und rechts hinten mit L_, R_, L_ und R^ bezeichnet werden, erhält der Eingangsanschluß 25 ein Signalgemisch L_m der Signale L_ (vorherr-

X r

sehend), L„ und R_ , während der Eingangsanschluß 26 ein

JD J3

Signalgemisch R_ der Signale R„ (vorherrschend), R^ und Ii_ erhält. Der Decoder 20 besteht aus Phasenschiebern 21 und 22 mit der Phasenverschiebung von (φ - O) und Phasen-__ Schiebern 23 und 24 mit der Phasenverschiebung von (φ - -W-) Addierkreisen 27 und 28 und einem Phaseninverter 29. Das Signalgemisch L , das dem Eingangsanschluß 25 zugeführt wird, wird dann zu den Phasenschiebern 21 und 23 geleitet, während das andere Signalgemisch R_T, das dem anderen Eingangsanschluß 26 zugeführt wird, zu den Phasenschiebern

22 und 23 geleitet wird. An Ausgangsanschlüssen 101 und des Decoders 20 werden die Signalgemische L und R,^ decodiert, die auf die Anschlüsse 25 und 26 über die Phasenschieber 21 und 22 gegeben werden, wobei die Signale L bzw. Rp vorherrschen. Das Signalgemisch L„,, das auf den Eingangsanschluß 25 gegeben wird und den Phasenschieber

23 durchlaufen hat, wird zu dem Signalgemisch R_, das auf den Eingangsanschluß 26 gegeben wird, und den Phasenschieber 22 durchläuft, in dem Addierkreis 2 7 addiert. Das Ausgangssignal des Addierkreises 27 wird über den Phaseninverter 29 auf einen Ausgangsanschluß 102 des Decoders zusammen mit dem Signal L gegeben, das die gleiche Phase

B
hat wie die Signale L_p und R„ und das vorherrscht. Das Signalgemisch L_, das den Phasenschieber 21 durchläuft, und das Signalgemisch R_T, das den Phasenschieber 24 durchläuft, werden in dem Addierkreis 28 addiert und das Ausgangssignal des Addierkreises 28, in dem das Signal R_ gleichphasig mit den Signalen L_, R_ und L_ (dem Anschluß

Γ Γ £5

409842/1033

102 zugeführt) vorherrschend vorhanden ist, wird einem Ausgangsanschluß 104 zugeführt.

In jedem der decodierten Ausgangssignale, die den Ausgangsanschlüssen 102 bis 104 zugeführt werden, ist zusätzlich zu dem einen vorherrschenden Signal ein Paar übersprechsignalkomponenten vorhanden. Um die übersprechsignale zu unterdrücken und die Trennung zu beseitigen, sind ein logischer Kreis 90 und ein Verstärkungssteuerkreis 30 in der Ausgangsstufe des Decoders 20 vorgesehen. Der logische Kreis 90 besteht aus einem Signalformkomparator 107, Doppelbegrenzern 56, 58 und Dämpfungskreisen 57, 59. Der Komparator 107 vergleicht z.B. die Signalgemische der Phasenschieber 21 und 24, um zu ermitteln, welches der Signale L_ und R_n vorherrschend ist, und um an seinen Ausgangsanschlüssen zwei Steuersignale V mit entgegengesetzter Polarität zu erzeugen. Die Doppelbegrenzer 56 und 58 erhalten die Steuersignale V von dem Komparator 107, um unwirksame Komponenten in den Steuersignalen V zu unterdrücken. Der Verstärkungssteuerkreis 30 ist so ausgebildet, daß die Ausgangsanschlüsse 101 bis 104 mit den Ausgangsanschlüssen 41 bis 44 des Steuerkreises 30 über Kondensatoren 111 bis 114 und Widerstände 31 bis 34 verbunden sind. Lautsprecher (nicht gezeigt) sind mit den Ausgangsanschlüssen 41 bis 44 verbunden. SRGs 11 bis 14, die in dem Abschnitt 30 gezeigt sind, sind mit ihren Drainelektroden mit den Verbindungspunkten der Widerstände 31 bis 34 und den Ausgangsanschlüssen 41 bis 44 verbunden, und ihre Sourceelektroden sind über einen gemeinsamen Kondensator 55 geerdet. Die Verbindungspunkte zwischen den Widerständen 31, 32 und den Kondensatoren 111, 112 sind über Widerstände 61 und 62 mit den Sourceelektroden der SRGS 11 bzw. 12 verbunden, und die'Verbindungspunkte der Widerstände 33, 34 und der Kondensatoren 113,· 114 sind über Widerstände 63 und 64 mit den Sourceelektroden der SRGs 13 bzw. 14 verbunden. Kondensatoren 71 bis 74 sind .zwischen die Drain- und die zweiten Gateelektroden der SRGs 11 bis

409842/1033

14 geschaltet und Widerstände 81 bis 84 sind zwischen die ersten und zweiten Gateelektroden der SRGs 11 bis 14 geschaltet. Die SRGs 11 bis 14 sind hierbei in dem gleichen Substrat ausgebildet.

Eines der beiden Steuersignale V_ mit entgegengesetzter Polarität, die an dem logischen Kreis 90 erhalten werden, wird den ersten Gateelektroden der SRGs 11 und 12 direkt zugeführt, den zweiten Gateelektroden hiervon jedoch über die Widerstände 81 bzw. 82, während das andere der Steuersignale V-,. den ersten Gateelektroden der SRGs 13 und 14 direkt, jedoch ihren zweiten Gateelektroden über die Widerstände 83 bzw. 84 zugeführt wird. Um die Gleichvorspannung V_. an den gemeinsamen Kondensator 55 anzulegen, der zwischen Erde und die Sourceelektroden der SRGs 11 bis 14 geschaltet ist, sind ein Widerstand 94 und eine Konstantspannungsdiode 95 zwischen eine Spannungsquelle B+ und Erde geschaltet. Die konstante Spannung, die an der Konstantspannungsdiode 95 erhalten wird, wird durch einen veränderbaren Widerstand 96 auf einen vorbestimmten Wert eingestellt und dann über die Basis-Emitter-Strecke eines Transistors 97 dem Kondensator 55 zugeführt. Die hinteren Gateelektroden der SRGs 11 bis 14 erhalten eine Sperrvorspannung von der Spannungsquelle B+.

Bei den obigen Schaltungsaufbau wird die Impedanz der SRGs 11 bis 14 zwischen ihren Drain- und Source-Zonen linear ausgehend von V. = 0 in Abhängigkeit von der Steuerspannung V geändert, die von dem logischen Kreis 90 abgeleitet wird, um die Verstärkung der Signale zu steuern, die an die Ausgangsanschlüsse 101 bis 104 abgegeben werden. Die Ausgangssignale, die an den Ausgangsanschlüssen 41 bis 44 erhalten werden, sind daher hinsichtlich ihrer übersprechsignalkomponenten gedämpft, und damit werden die vorherrschenden Signale wiedergegeben und die Trennung zwischen den Kanälen wird verbessert.

409842/1033

Bei dem in Fig. 5 gezeigten Schaltungsaufbau sind wie im Falle des Kreises der Fig. 3 Komponenten der Steuersignale V in den Signalen L ', Rp¹, L₅ ¹ und PL·¹ nicht enthalten, die den Ausgangsanschlüssen 41 bis 44 zugeführt werden.

Beim.Stand der Technik sind veränderbare Widerstände und 106 mit den Verbindungspunkten zwischen den Doppelbegrenzern 56, 58 und den Dämpfungskreisen 57, 59 verbunden, wie Fig. 5 in gestrichelten Linien zeigt, um die Vorspannung V_ der Steuerspannung V₀ zu überlagern. Wenn die Dämpfungskreise 57 und 59 eingestellt werden, wird der Pegel der Vorspannung V_n ebenfalls geändert, so daß die veränderbaren Widerstände 105 und 106 erneut eingestellt werden müssen. Wenn die veränderbaren Widerstände 105 und 106 eingestellt werden, wird der Gleichspannungspegel an . der Ausgangsseite der Doppelbegrenzer 56 und 58 geändert¹, so daß der Begrenzungspegel geändert wird. Daher muß der Gleichspannungspegel der Doppelbegrenzer 56 und 58 an ihrer Eingangsseite eingestellt werden. Aus diesem Grund ist es sehr schwierig, das Steuersignal V und die Vorspannung V_n einzustellen.

Bei dem in Fig. 5 gezeigten Kreis kann die Steuerspannung Vp jedoch nur mit den Dämpfungskreisen 57 und 59 eingestellt werden, und die Vorspannung V_n kann nur mit dem veränderbaren Widerstand 96 eingestellt werden. Daher kann die Einstellung leicht und zwangsläufig erreicht werden.

Da außerdem bei dem in Fig. 5 gezeigten Kreis die Gleichspannungsquelle B+ zur Korrektur der Schwellenspannung der SRG 11 bis 14 gemeinsam z.B. für die Sourceelektroden. der SRGs vorgesehen werden kann, wenn die SRGs 11 bis 14 als integrierter Kreis ausgebildet sind, können die Pegel der Schwellenspannungen der jeweiligen SRGs 11 bis

A098A2/1033

14 in etwa gleich gewählt werden, ^aker hat der integrierte Kreis einen einfachen Aufbau und bessere Eigenschaften.

Wenn der SRG als veränderbares Iitipedanzelement verwendet wird, können verschiedene Methoden für die Zufuhr der Steuerspannung V in Betracht gezogen werden. Selbst wenn z.B. der Widerstand R₃ bei dem Beispiel der Fig. 3 weggelassen wird, wird die Steuerspannung V-, der zweiten Gateelektrode über die Widerstände zwischen den ersten und zweiten Gateelektroden zugeführt, um in gleicher Weise die Impedanζsteuerung zu erreichen.

409842/1033

Claims

Ansprüche

( l.yVerstärkungssteuerkreis, bestehend aus einem Signal- *«- ' übertragungsweg mit Signaleingangs- und Signalausgangsanschlüssen, einer Impedanzeinrichtung zwischen den Signaleingangs- und Signalausgangsanschlüssen, und einer veränderbaren Impedanzeinrichtung mit einem ersten, zweiten und dritten Anschluß, wobei der erste und zweite Anschluß zwischen den Verbindungspunkt der Impedanzeinrichtung und dem Signalausgangsanschluß und einen Bezugspunkt geschaltet sind und der dritte Anschluß eine Steuerspannung zur Erhöhung, oder Verringerung der Impedanz zwischen dem ersten und zweiten Anschluß erhält, gekennzeichnet durch eine Einrichtung zur Erzeugung einer Vorspannung zur Kompensation einer vorbestimmten Schwellenspannung der veränderbaren Impedahzeinrichtung, die zwischen den zweiten und dritten Anschluß geschaltet ist, und eine Einrichtung zur Erzeugung einer Gleichvorspannung, um den ersten und zweiten Anschluß mit im wesentlichen der gleichen Vorspannung vorzuspannen, so daß ein Eingangssignal, das dem Signaleingangsanschluß zugeführt wird, in Abhängigkeit von der Steuerspannung ausgehend von dem Null-Pegel der Steuerspannung in seiner Amplitude gesteuert wird und ein Ausgangssignal an den Signalausgangsanschluß abgegeben wird, das keine Signalkomponenten der Steuerspannung enthält.
2. Verstärkungssteuerkreis nach Anspruch 1, dadurch gekennzeichnet, daß die veränderbare Impedanzeinrichtung aus einem MOS-Feldeffekttransistor besteht.
3. Verstärkungssteuerkreis nach Anspruch 2, dadurch gekennzeichnet, daß der MOS FET ein MOS FET mit Silizium-Widerstandssteuerelektrode ist.

40 9842/1033
4. Verstärkungssteuerkreis nach Anspruch 3, dadurch gekennzeichnet, daß der MOS FET mit Silizium-Widerstandssteuerelektrode wenigstens einen leitenden Kanal zwischen seiner Source- und Drain-Zone, eine Siliziumdioxydschicht auf dem leitenden Kanal und eine Widerstandsschicht konstanter Dicke auf dem Siliziumdioxydschicht hat, und daß die erste und zweite Gateelektrode mit beiden Enden der Widerstandsschicht und eine Source- und Drainelektrode mit der Source- bzw. Drain-Zone verbunden sind.
5. Verstärkungssteuerkreis, bestehend aus einem Signalübertragungsweg mit Eingangs- und Ausgangsanschlüssen, und einem ersten Widerstand, der zwischen die·Eingangsund Ausgangsanschlüsse geschaltet ist, gekennzeichnet durch einen ersten MOS Feldeffekttransistor mit wenigstens einem leitenden Kanal zwischen seiner Source- und Drain-Zone, einer Siliziumdioxydschicht auf dem leitenden Kanal, einer Widerstandsschicht konstanter Dicke auf der Siliziumdioxydschicht, einer ersten und zweiten Gateelektrode an den Enden der Widerstandsschicht und einer Source- und Drainelektrode an der Source- und Drain-Zone, wobei die Drainelektrode mit dem Verbindungspunkt des ersten Widerstandes und des Ausgangsanschlusses und mit der zweiten Gateelektrode über einen ersten Kondensator verbunden ist, und die'Sourceelektrode mit einem Bezugspunkt über eine GleichVorspannungseinrichtung verbunden ist, die eine Schwellenspannung-zwischen der Source- und der ersten Gateelektrode erzeugt, eine erste Steuerspannungsquelle an die erste Gateelektrode angeschlossen ist, die Steuerspannungsquelle eine Impedanz zwischen der Drain- und Sourceelektrode linear steuert, und eine Einrichtung zur Vorspannung der Drain- und Sourceelektrode auf die gleiche Gleichspannung vorhanden ist _f so daß ein Signal, das auf den Eingangsanschluß gegeben wird, in Abhängigkeit von der Steuerspannung linear gesteuert wird, um ein Ausgangssignal zu erzeugen, das keine Signalkomponenten der Steuerspannung enthält.

409842/1033
6. Verstärkungssteuerkreis nach Anspruch 5, dadurch gekennzeichnet, daß die Vorspannungseinrichtung aus einem zweiten Widerstand besteht, der zwischen die Sourceelektrode und den Verbindungspunkt des Eingangsanschlusses und des ersten Widerstandes geschaltet ist.
7. Verstärkungssteuerkreis nach Anspruch 5, gekennzeichnet durch einen dritten Widerstand, der zwischen die erste und zweite Gateelektrode geschaltet ist.
8. Verstärkungssteuerkreis nach Anspruch 5, gekennzeichnet durch einen zweiten Signalübertragungsweg mit einem Eingangs- und einem Ausgangsanschluß, einen vierten Widerstand, der zwischen den Eingangs- und den Ausgangsanschluß geschaltet ist, und einen zweiten MOS FET, der dem ersten MOS FET gleich'ist, wobei die Drainelektrode des zweiten MOS FET mit dem Verbindungspunkt des vierten Widerstandes und dem Ausgangsanschluß und über einen zweiten Kondensator mit der zweiten Gateelektrode verbunden ist und die Sourceelektrode mit der Gleichvorspannungseinrichtung und die erste Gateelektrode mit einer zweiten Steuerspannungsquelle verbunden ist, so daß die Gleichyorspannungseinrichtung auch für den zweiten MOS FET verwendet wird.
9. Verstärkungssteuerkreis nach Anspruch 5, gekennzeichnet durch eine Decodiereinrichtung mit einem ersten und einem zweiten Eingangsanschluß und vier Ausgangsanschlüssen, die mit vier Lautsprechern verbunden sind, wobei der erste Eingangsanschluß ein erstes Signalgemisch mit einem ersten vorherrschenden Signal entsprechend dem ersten Lautsprecher und wenigstens zwei übersprechsignale entsprechend dem zweiten bis vierten Lautsprecher zugeführt wird, und dem zweiten Eingangsanschluß ein zweites Signalgemisch mit einem zweiten vorherrschenden Signal entsprechend dem zweiten Lautsprecher und wenigstens zwei übersprechsignale

A09842/1Ü33

entsprechend dem ersten, dritten und vierten Lautsprecher .zugeführt wird, und die Decodiereinrichtung erste bis vierte Ausgangssignale erzeugt, von denen jedes ein vorherrschendes Signal entsprechend einem Lautsprecher und zwei übersprechsignale entsprechend den anderen Lautsprechern an dem entsprechenden Ausgangsanschluß durch Matrizierung des ersten und zweiten Signalgemischs enthält, und eine Ermittlungseinrichtung, um ein Steuersignal zu erzeugen, das durch Vergleich des ersten und zweiten Signalgemischskennzeichnet, welcher Lautsprecher der . vier Lautsprecher vorherrschend ist, wobei der Signalübertragungsweg, der erste Widerstand, der erste MOS FET und die Vorspannungseinrichtung an die vier Ausgangsanschlüsse der Decodiereinrichtung angeschlossen sind und das Steuersignal der Ermittlungseinrichtung jeder ersten Gateelektrode zugeführt wird, so daß die übersprechausgangssignale der Decodiereinrichtung in Abhängigkeit von dem Steuersignal in der Amplitude verringert werden.
10. Verstärkungssteuerkreis nach Anspruch 9, dadurch gekennzeichnet, daß die beiden übersprechsignale entsprechend dem ersten und vierten Lautsprecher in dem ersten Signalgemisch um 90° phasenverschoben sind, wobei die Phase des einen, das dem dritten Lautsprecher entspricht, der Phase des anderen, das dem vierten Lautsprecher entspricht, nacheilt, und daß die beiden übersprechsignale entsprechend dem dritten und vierten Lautsprecher in dem »weiten Signalgemisch um 90° phasenverschoben sind, wobei die Phase des einen, das dem dritten Lautsprecher entspricht, der Phase des anderen, das dem vierten Lautsprecher entspricht, voreilt.

409842/1033

Leerseite