DE2414587A1

DE2414587A1 - Dekodierschaltungsanordnung

Info

Publication number: DE2414587A1
Application number: DE2414587A
Authority: DE
Inventors: Arthur Richard Pottle
Original assignee: AMP Inc
Current assignee: TE Connectivity Corp
Priority date: 1973-03-30
Filing date: 1974-03-26
Publication date: 1974-10-31
Also published as: US3943487A; AR199143A1; CH571792A5; FR2223908B3; AU6712774A; ATA253474A; BR7402516D0; IT1011202B; ES424765A1; FR2223908A1; JPS49131046A; BE812966A; NL7403813A

Description

AMP 3299 München, den 14. März 1974

K. /HM

AMP Incorporated
Eisenhower Boulevard
Harrisburg, Pa., 7. St. A.

Dekodierschaltungsanordnung

Priorität; Großbritannien; 30. März 1973;
Nr. 15388/73

Die Erfindung bezieht sich auf eine Dekodierschaltungsanordnung zum Dekodieren binärer Parallelsignale.

Es besteht besonders in der Fahrzeugindustrie ein steigendes Interesse an der Verwendung von Pernschaltsystemen, die dazu führen können, die Aufwendigkeit moderner Verdrahtungen herabzusetzen. Ein derartiger Vorschlag
beinhaltet die Verwendung eines mehradrigen Kabels als
Übertragungsleitung für binäre parallele Schaltsignale. Jedes binäre parallele Signal enthält mehrere Bits, von denen jedes durch ein hohes oder niedriges Potential
entsprechend einer binären 1 oder 0 dargestellt wird, '

409 844/0881

AMP 3299 - 2 - **

wobei dieses Potential an dem zugehörigen leiter zu einem bestimmten Zeitpunkt anliegt. Die Ordnung der Bits in dem Signal kann durch die relativen Positionen der Leiter definiert werden, und dies hat dazu geführt, daß ein Interesse daran besteht, flache flexible Kabel, welche parallele Leiter im Abstand voneinander enthalten, als binäre Übertragungsleitung zu verwenden. Dieses aufgetretene Interesse hat das Bedürfnis nach einer geeigneten Dekodierschaltungsanordnung hervorgerufen.

Eine Dekodierschaltungsanordnung bestehend aus einem auf einem ebenen Substrat angeordneten Halbleiterplättchen, welches eine logische Dekodierschaltung zum Dekodieren von auf einer mehradrigen Übertragungsleitung geführten binären Parallelsignalen aufweist, wobei die Dekodierschaltung mehrere logische Tore aufweist, von denen jedes zwei Eingänge und einen Ausgang hat, und einer der Eingänge jedes Tores mit einem zugeordneten ersten Leiter auf der einen Substratfläche verbunden ist und der andere Eingang jedes Tores mit einem weiteren zugeordneten Leiter auf der genannten einen Substratfläche verbunden ist, ist gemäß der Erfindung dadurch gekennzeichnet, daß sämtliche genannten weiteren Leiter von mindestens einem Sammelleiter überquert werden, der sich auf der anderen Substratfläche befindet, daß jeder weitere Leiter selektiv mit dem Sammelleiter mittels eines leitenden Stöpsels am Überkreuzungspunkt des weiteren Leiters und des Sammelleiters verbindbar ist und daß der Sammelleiter und die ersten Leiter mit einer O-Volt-Bezugsleitung bzw. mit den Leitern der mehradrigen Übertragungsleitung verbindbar sind.

409844/0881

241458?

AMP 3299 - 3 -

Ausführungsbeispiele der Erfindung werden nachstehend unter Bezugnahme auf die beiliegenden Zeichnungen näher beschrieben. In den Zeichnungen zeigen:

Figur 1 ein schematisches Schaltungsdiagramm einer mit einem mehradrigen Kabel verbundenen Dekodierschaltung;

Figur 2 eine teilweise perspektivische Ansicht eines die Dekodierschaltung von Figur 1 enthaltenden Halbleiterplättchens, welches auf einer flachen gedruckten Schaltung angeordnet ist zwecks selektiver Verbindung mit zwei Bezugsleitern gemäß Figur 1;

Figur 3 ein schematisches Schaltungsdiagramm, welches eine modifizierte Dekodierschaltung zeigt, die mit einem mehradrigen Kabel verbunden ist;

Figur 4 eine teilweise perspektivische Ansicht, welche ein die Dekodierschaltung von Figur 1 enthaltendes Halbleiterplättchen zeigt, welches auf einer flachen gedruckten Schaltung angebracht ist, die zur selektiven Verbindung mit dem einzigen Bezugsleiter gemäß Figur 3 ausgebildet ist; und

Figur 5 eine schematische Ansicht der auf einem weiteren Substrat befestigten Anordnung von Figur 4.

Gemäß Figur 1 weist ein mehradriges Kabel 1 sechs bitführende Leitungen 2, eine 5-Volt-Bezugsleitung 3 und eine O-Volt-Bezugsleitung 4 auf. Die sechs bitführenden Leitungen 2 dienen in ihrer Gesamtheit als binäre Parallel-

409844/0881

AMP 3299 τ 4 -

übertragungsleitung. Die Bezugsleitungen 3 und 4 befinden sich hier nur der Einfachheit halber in demselben Kabel 1, können jedoch von den Leitungen 2 getrennt sein.

Die Dekodierschaltung 6 weist sechs EXKLUSIV-ODER-Tore 7 auf, von denen jedes einen Eingang 8, einen Eingang 9 und einen Eingang 10 hat. Der Eingang 8 jedes Tores 7 ist direkt mit der zugeordneten Leitung 2 der Parallelübertragungsleitung verbunden. Der Eingang 9 jedes Tores 7 kann mit der 5-Volt-Bezugsleitung 3 über eine Verbindung verbunden werden, die schematisch als Überbrückungsdraht 11 und gemeinsame Sammelleitung 12 gezeigt ist. Der Eingang 9 jedes Tores 7 kann mit der O-Volt-Bezugsleitung über eine Verbindung verbunden werden, die schematisch als Überbrückungsdraht 13 und als gemeinsame Sammelleitung 14 gezeigt ist.

Der Ausgang 10 jedes Tores 7 ist mit dem Eingang 15 eines jeweils zugeordneten Inverters 16 verbunden. Jeder Inverter 16 hat einen Ausgang 17» der mit dem jeweils zugeordneten Eingang 18 eines NAND-Tores 19 verbunden ist, dessen Ausgang mit 20 bezeichnet ist.

Um die beschriebene Dekodierschaltung zu individualisieren derart, daß sie auf ein vorbestimmtes binäres Parallelsignal anspricht, muß lediglich der Eingang 9 jedes Tores 7 selektiv mittels des Überbrückungsdrahtes 11 oder 13 entweder mit der 5-Volt-Bezugsleitung 3 oder mit der O-Volt-Bezugsleitung 4 je nach dem vorbestimmten Binärsignal verbunden werden. Z. B. sei angenommen, daß die Dekodierschaltung in der Weise individualisiert werden soll, daß sie auf ein paralleles Binärsignal anspricht,

A09844/0881

AMP 3299 - 5 -

welches die Bits 000101 auf den Leitungen 2 von oben nach unten gesehen aufweist. Der Eingang 9 jedes der ersten drei Tore (gemäß Eigur 1 - von oben gesehen) muß dann mit der O-Volt-Bezugsleitung 4 verbunden, werden, der Eingang 9 des nächstfolgenden Tores 7 müßte mit der 5-Volt-Bezugsleitung 3 verbunden werden, der Eingang 9 des nächstfolgenden Tores 7 müßte mit der Leitung 4 verbunden werden, und der Eingang 9 des letzten, d. h. untersten Tores 7 müßte mit der Leitung 3 verbunden werden.

Wenn das vorbestimmte Binärsignal 000101 auf der Parallelübertragungsleitung vorhanden ist, hat das erste Tor von oben eine binäre logische 0 an beiden Eingängen 8 und 9, und aufgrund der logischen Eigenschaften eines EXKLTJSIY-ODER-Tores erscheint an dessen Ausgang 10 eine binäre logische 0. Dieses O-Signal wird in dem zugeordneten Inverter 16 invertiert, so daß ein 1-Signal an dem zugeordneten Eingang 18 des NAND-Tores 19 anliegt. In ähnlicher Weise liegt ein 1-Signal an den Eingängen 18 der nächsten beiden EXKLUSIV-ODER-Tore 7 an.

Das vierte Tor 7 von oben hat binäre logische 1-en an beiden Eingängen 8 und 9, und aufgrund der logischen Eigenschaften des EXKLTJSIY-ODER-Tores erscheint an dessen Ausgang eine logische 0. Dieses Ausgangssignal wird dann invertiert und dem zugeordneten Eingang 18 des KAND-Tores 19 als logische 1 zugeführt. In ähnlicher Weise lesen die beiden Eingänge des fünften Tores 7 eine binäre logische 0, was dazu führt, daß eine logische 1 an dem ' zugeordneten Eingang 18 des UAUD-Tores 19 erscheint.

4098 44/088

24U587

AMP 3299 - - 6 -

In ähnlicher Weise lesen die beiden Eingänge des sechsten Tores 7 eine "binäre logische 1, was dazu führt, daß eine logische 1 an dem zugeordneten Eingang 18 des HAND-Tores 19 erscheint. Da somit eine "binäre logische 1 an allen Eingängen 18 des NAWD-Tores 19 erscheint und wegen der logischen Eigenschaften des NAiTD-Tores erscheint an dessen Ausgang 20 eine binäre logische 0. Wenn das vorbestimmte Binärsignal nicht vorliegt, 'wird eine binäre logische 1 am Ausgang 10 mindestens.eines der Tore 7 erzeugt, woraufhin dieses Signal zu einer logischen 0 invertiert wird und diese am zugeordneten Eingang 18 des HAND-Tores 19 erscheint. Dies führt dazu, daß am Ausgang 20 eine logische 1 erscheint.

Der Ausgang 20 des NAKD-Tores wird dazu benutzt, ein Flip-Flop 21 zu treiben, welches eine (nicht gezeigte) G-leichspannungsstufe nur dann aktiviert, wenn eine logische 0 am Ausgang 20 erscheint.

Die beschriebene Dekodierschaltung soll dazu dienen, ein sechsstelliges paralleles Binärsignal zu dekodieren, und verwendet zu diesem Zweck sechs Bittore 7. Wenn die Anzahl der zu lesenden Bits größer oder geringer ist als sechs, muß natürlich die Anzahl der Tore 7 entsprechend erhöht bzw. verringert werden.

Die beschriebene Schaltung ist natürlich in vieler Beziehung nur als beispielhaft anzusehen, in einer alternativ verwendbaren Schaltung werden die Inverter 16 weggelassen, und die Ausgänge 10 der Tore 7 werden direkt mit den Eingängen 18 des BAITD-Tores 19 verbunden. Bainit diese Schaltung das Binärsignal 000101 liest, wird der Eingang 9 jedes der ersten drei Tore 7 von oben

409844/0881

24H587

AMP 3299 - 7 -

mit der 5-Volt-Bezugsleitung 3 verwundeη, der Eingang 9 des nächsten Tores 7 wird mit der O-Volt-Bezugsleitung 4 verbunden, der Eingang des nächsten Tores 7 wird mit der leitung 3 verbunden, und.der Eingang 9 des letzten Tores wird mit der Leitung 4 verbunden. Wenn das Binärsignal 000101 auf der Parallelübertragungsleitung vorhanden ist, hat jedes Tor 7 zwei verschiedene logische Signale an seinen Eingängen, und wegen der logischen Eigenschaften des EXKLUSIV-ODER-Tores erscheint an den Ausgängen aller Tore 7 eine binäre logische 1. Dieses 1-Signal erscheint somit an allen Eingängen 18 des UAUD-Tores 19 wie bei der zuerst beschriebenen Schaltung; im übrigen ist die Arbeitsweise bei der Dekodierung dieselbe wie bei der zuerst beschriebenen Schaltung.

Die Tore 7 können also dazu benutzt werden, ein vorbestimmtes logisches Signal an ihren Ausgängen dann zu erzeugen, wenn die Eingangssignale zueinander passen, d. h. wenn im Falle der zuerst beschriebenen Schaltung die an beiden Eingängen erscheinenden logischen Signale dieselben sind oder wenn im Falle der zweiten Schaltung die an beiden Eingängen erscheinenden logischen Signale verschieden sind. ·

Gemäß Figur 2 ist ein Halbleiterplättchen 25 auf einer flachen flexiblen Schaltung 26 befestigt. Das Plättchen 25 weist die Schaltungskomponenten 7, 16, 19 und 21 auf, die gemäß Figur 1 geschaltet sind. Das Plättchen hat auf seiner Unterseite Kontaktflecken, die jeweils im Eingriff mit sechs Leiterstreifen 27 und mit sieben weiteren Leiterstreifen 28 auf der Oberfläche der flexiblen Schaltung stehen.

409844/0881

24U587

AMP 3299 - 8-

Die Kontaktflecken, mit denen die Leiterstreifen 27 in Kontakt stehen, entsprechen jeweils den Eingängen 8 der Tore 7 von Figur 1, wobei die Punktion der Leiterstreifen 27 darin besteht, die Leitungen 2 der Parallelübertragungsleitung mit den Eingängen 8 der Tore 7 zu verbinden.

Die Kontaktflecken, mit denen die Leiterstreifen 28 in Kontakt stehen, entsprechen jeweils den Eingängen 9 der Tore 7 von Figur 1. Die Leiterstreifen 28 haben Endteile, die parallel und im Abstand voneinander angeordnet sind und rechtwinklig von zwei parallel im Abstand voneinander verlaufenden Leiterstreifen 29 und 30 überquert werden, die auf der Unterseite der flexiblen Schaltung 26 angeordnet sind. Die Leiterstreifen 29 und 30 sind mittels leitenden Stöpseln 31, die sich durch die flexible Schaltung 26 erstrecken, mit zwei parallelen Leiterstreifen 32 bzw. 33 verbunden, die auf der Oberseite der flexiblen Schaltung 26 rechtwinklig zu den Streifen 29 und 30 verlaufen.

Die Leiterstreifen 32 und 33 entsprechen den Sammelleitungen 14 und 12 von Figur 1 und sind mit der O-Volt-Bezugsleitung 4 bzw. mit der 5-Volt-Bezugsleitung 3 zu verbinden. Die Überkreuzungspunkte jedes Leiterstreifens 28 mit den Leiterstreifen 29 und 30 entsprechen daher den Überbrückungsverbindungen 13 und 11 von Figur 1. Eine selektive Verbindung erfolgt mittels eines leitenden Stöpsels 35 entweder mit dem Leiterstreifen 29 oder mit dem Leiterstreifen 30 nach Maßgabe des verlangten vorbestimmten Zeichens, wie das im Zusammenhang mit Figur 1 beschrieben wurde. Der Stöpsel 35 wird in der Weise hergestellt, daß an dem gewünschten

409844/0881

24H587

AMP 3299 - 9 -

Überkreuzungspunkt ein Loch gebohrt wird und dann das Loch mit Metall gefüllt wird, z. B. durch ein Plattierungsverfahren.

Der Leiterstreifen 32 hat eine Abzweigung 38, die zu einem (nicht gezeigten) Kontaktflecken auf der "Unterseite des Plättchens führt.

Die flexible Schaltung 26 kann mit der Parallelübertragungsleitung 1 unter Verwendung irgendeiner geeigneten Technik verbunden werden, die unter anderem von der physikalischen Beschaffenheit der Übertragungsleitung abhängt. Wenn z. B. eine flache flexible Schaltung benutzt wird, bei der die Leitungen 2, 3 und 4 auf der einen Seite abgelagert sind, könnte diese über einen Randteil der flexiblen Schaltung 26 gelegt werden, und die Leitungen 2, 3 und 4 wurden mit den Leiterstreifen 27, 33 und 32 mittels eines Durchgangsloch-Plattierungsverfahrens oder durch Zusammenstecken mittels leitenden Stiften verbunden werden.

In Figur 3 ist die Paralle!übertragungsleitung identisch zu der von Figur 1 mit der Ausnahme, daß die 5-Volt-Leitung 3 weggelassen ist. Aufgrund des Weglassens der Leitung 3 weist die Dekodierschaltung ferner keine Komponenten auf, die der Sammelleitung 12 und den Überbrückungsdrähten 11 von Figur 1 entsprechen. Die Eingänge 9 der Tore 7 sind wie vorher über Überbrückungsdrähte mit einer Sammelleitung 14 verbindbar, die mit der O-Yolt-Bezugsleitung 4 verbunden ist. Die Eingänge sind ferner über Widerstände 40 mit einer 5-Volt-Quelle 41 verbunden. Im übrigen ist die Dekodierschaltung identisch mit der Dekodierschaltung von Figur 1.

A09844/0881

24U587

AMP 3299 ' - 10 -

Um die Dekodierschaltung zu indiTidualisieren derart, daß sie auf ein vorbestimmtes binäres Parallelsignal selektiv ansprieht, muß wie vorher der Eingang 9 jedes Tores 7 selektiv nach. Maßgabe des vorbestimmten Parallelsignals mit 0 Volt oder mit 5 Volt vorgespannt werden. Alle Eingänge 9 sind ständig über die Widerstände 40 mit der 5-Volt-Quelle verbunden, so daß die anfängliche Vorspannung jedes Einganges 9 5 Volt beträgt. Wenn die zugeordnete Überbrückung 13 geschlossen wird, erscheint ein Spannungsabfall von 5 Volt an dem zugeordneten Widerstand und der zugeordnete Eingang geht auf 0 Volt.

Figur 4 ist ähnlieh der Figur 2, und entsprechende Teile sind mit gleichen, jedoch gestrichenen Bezugszeichen gekennzeichnet. Wie das Plättchen 25 enthält das Plättchen 42 die Schaltungskomponenten 7, 16, 19 und 21, die in der in Figur 1 oder 3 gezeigten Weise miteinander verbunden sind; jedoch enthält das Plättchen 42 auch die Widerstände 40, die eine Spannungsquelle-von 5 Volt in dem Plättchen mit den Toreingängen 9 verbinden. Die flache flexible Schaltung 26· weist kein Äquivalent zu dem Leiterstreifen 30 und dem leiterstreifen 33 auf. Die leiterstreifen 28· sind sämtlich, wie gezeigt, mit dem Leiterstreifen 29' mittels plattierten Durchgangslöchern 35' verbunden. Dies bedeutet, daß die Toreingänge 9 alle so verbunden sind, daß sie von der O-Volt-Bezugsleitung vorgespannt werden. Um einen bestimmten Toreingang 9 mittels der 5-Volt-Quelle vorzuspannen, kann das entsprechende plattierte Durehgangsloch 35' ausgebohrt werden, oder der entsprechende Leiterstreifen 28' kann weggeschnitten oder ausgestanzt werden an dem Teil, der mit der Kante der flachen flexiblen Schaltung 26' parallel ist, um die Verbindung zwischen dem betreffenden Leiterstreifen

409844/0881

24U587

AMP 3299 - 11 -

28' und dem Leiterstreifen 29' zu unterbrechen.

Gemäß Figur 5 überlappt die flexible Schaltung 26' von Figur 4 teilweise eine weitere flache flexible Schaltung 44 und ist mit dieser verbunden. Die flache flexible Schaltung 44 weist ein transparentes Substrat auf, welches auf seiner einen Seite, gemäß Figur 5 auf der oberen Seite, mehrere parallele Leiter 45 aufweist, die in Randkontaktflecken 46 enden. Die Leiter 45 überqueren die Leiter 27' und den Leiterstreifen 32* und sind mit diesen Leitern mittels Stiften 47 verbunden, die durch die beiden Substrate verlaufen. Die flexible Schaltung 44 kann mit einer mehradrigen Übertragungsleitung dadurch verbunden werden, daß die Kontakt flecken 46 in irgendeiner geeigneten Weise mit den einzelnen Leitungen 2 und 4 der übertragungsleitung verbunden werden.

Patentansprüche:

409844/0881

Claims

241458?

AMP 3299 - /-

Patentansprüche

1 y Dekodiersdialtungsanordnung bestehend aus einem auf einem ebenen Substrat angeordneten Halbleiterplättchen, welches eine logische Dekodierschaltung aufweist zum Dekodieren von -von einer vieladrigen Übertragungsleitung geführten binären Parallelsignalen, wobei die Dekodierschaltung mehrere logische Tore aufweist, von denen jedes zwei Eingänge und einen Ausgang hat, und einer der Eingänge jedes Tores mit einem zugeordneten ersten leiter auf einer Seite des Substrats und der andere Eingang jedes Bittores mit einem weiteren zugeordneten Leiter auf der einen Seite des Substrats verbunden ist, dadurch gekennzeichnet, daß die genannten weiteren Leiter (28; 28') von mindestens einem Sammelleiter (29, 30; 29')» der sich auf der anderen Seite des Substrats (26; 26') befindet, überquert werden, daß jeder weitere Leiter (28; 28') selektiv mit dem Sammelleiter (29, 30; 29') verbindbar ist mittels eines leitenden Stöpsels (35; 35') am Überkreuzungspunkt des weiteren Leiters und des Sammelleiters, und daß der Sammelleiter und die ersten Leiter mit einer O-Yolt-Bezugsleitung bzw. mit den Leitern der mehradrigen Übertragungsleitung verbindbar sind.
2. Anordnung nach Anspruch 1, dadurch gekennzeichnet , daß sämtliche weiteren Leiter (28) von zwei Sammelleitern (29, 30) überquert werden, daß jeder weitere Leiter (28) selektiv mit einem der Sammelleiter (29, 30) mittels eines leitenden Stöpsels

Α0984Λ/0881

aw 3299 -<r- 24U587

/3

(35) am Überkreuzungspunkt des weiteren Leiters (28) und des einen Sammelleiters (29, 30) verbindbar ist und daß die beiden Sammelleiter-(29, 30) mit einer O-Volt-Bezugsleitung bzw. mit einer einen anderen . Spannungswert aufweisenden Bezugsleitung verbindbar sind.
3. Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet , daß sämtliche weiteren Leiter (28, 28') mit dem Sammelleiter bzw. mit beiden Sammelleitern (29, 30; 29') mittels entfernbarer leitender Stöpsel verbindbar sind.
4. Anordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß jeder leitende Stöpsel aus einem plattierten Durchgangsloch besteht.
5. Anordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß jeder leitende Stöpsel aus einem Stift besteht.
6. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß das Substrat flach und flexibel ist.
7. Anordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß der Sammelleiter bzw. beide Sammelleiter (29, 30; 29') sich durch das Substrat (26; 26') bis auf die andere Seite desselben erstrecken (31; 31')·

409844/0881

24U587

AMP 3299 -Jt-
8. Anordnung nach Anspruch 7, dadurch gekennzeichnet, daß ein weiteres ebenes Substrat (44) vorgesehen ist, welches mehrere parallele Leiter (45) trägt, die in Kontaktflecken (46) enden, welche zur Verbindung mit einer mehradrigen Übertragungsleitung ausgebildet sind, daß die beiden Substrate (26', 44) derart übereinanderliegen, daß die parallelen Leiter (45) die ersten Leiter (27') und den Sammelleiter bzw. die beiden Sammelleiter des ersten Substrates überqueren, und daß die parallelen Leiter einzeln mit den ersten Leitern und mit dem Sammelleiter bzw. den beiden Sammelleitern verbunden sind.

409844/0881

JlS

Leerseite