DE2444072B2

DE2444072B2 - INDIRECT DIGITAL-ANALOGUE CONVERTER

Info

Publication number: DE2444072B2
Application number: DE19742444072
Authority: DE
Inventors: Klaus Dipl.-lng. 2000 Hamburg Sickert
Original assignee: Philips Patentverwaltung GmbH
Current assignee: Philips Intellectual Property and Standards GmbH
Priority date: 1974-09-14
Filing date: 1974-09-14
Publication date: 1977-09-08
Also published as: DE2444072C3; DE2444072A1

Description

Die Erfindung bezieht sich auf eine Schaltungsanordnung für einen nach der sogenannten indirekten Methode arbeitenden Digital-Analog-Umsetzer, wie näher im Oberbegriff des Patentanspruchs 1 beschrieben. The invention relates to a circuit arrangement for a so-called indirect circuit Method working digital-to-analog converter, as described in more detail in the preamble of claim 1.

Digital-Analog-Umsetzer, die sich weitgehend in einer digitalen Schaltungstechnik realisieren lassen, verwenden meist die sogenannte indirekte Methode. Die indirekte Methode setzt zunächst den digitalen Wert in ein digitales Signal um, aus dem mit einer einfachen Integration das analoge Signal gewonnen werden kann. Bei dieser Methode erfolgt die Verarbeitung also weitgehend digital und die Genauigkeit wird im wesentlichen durch die Stabilität der Niveaus bestimmt, zwischen denen die Ausgangsspannung geschaltet wird.Digital-to-analog converter, which can largely be implemented in digital circuit technology, mostly use the so-called indirect method. The indirect method initially uses the digital one Value into a digital signal, from which the analog signal can be obtained with a simple integration can be. With this method, the processing is largely digital and the accuracy is increased essentially determined by the stability of the levels between which the output voltage is switched.

Derartige nach der indirekten Methode arbeitende Digital-Analog-Umsetzer, nachfolgend kurz mit DAU bezeichnet, sind grundsätzlich z. B. in der Literaturstelle »Elektronische AD- und DA-Umsetzer als Kompakt-Bausteine«, veröffentlicht in »Bauelemente der Elektrotechnik«, Nov. 1972, S. 1 bis 31, insbesondere S. 24 ff., beschrieben. Weitere Angaben finden sich in der Literaturstelle »An Electronic Design practical guide to d/a-conversion«, veröffentlicht in »Electronic Design 22«, Oct. 24, 1968, S. 49 bis 88. Die hier insbesondere ab S. 70 gezeigten Schaltungen beziehen sich auf indirekte DAU. Die Schaltungen nach Bild 22, 24 und 25 sind besonders charakteristisch, wobei das Bild 22 weiter unten näher beschrieben werden soll, weil es sich in Fig.! der anliegenden Zeichnung wiederfindet und zur Übersicht diskutiert wird.Such digital-to-analog converters working according to the indirect method, hereinafter referred to as DAC for short referred to, are basically z. B. in the literature reference "Electronic AD and DA converters as compact modules", published in "Bauelemente der Elektrotechnik", Nov. 1972, pp. 1 to 31, in particular pp. 24 ff., described. Further information can be found in the reference “An Electronic Design practical guide to d / a-conversion ", published in" Electronic Design 22 ", Oct. 24, 1968, pp. 49 to 88. The here in particular The circuits shown on p. 70 refer to indirect DAC. The circuits shown in Figure 22, 24 and 25 are particularly characteristic, with Fig. 22 being described in more detail below, because it is in Fig.! the attached drawing and to Overview is discussed.

Obengenanntes Bild 22 zeigt das Prinzip einer Schaltung für einen indirekten DAU, f_c ist die Takt- oder Clock-Frequenz, entsprechend CL in Fig. 1. Input X_p entspricht in der Zeichnung E U=TA, T=TO, V₀= UA und ist das Analogsignal. Diese »digital circuits« sind Block 1, d. h. also das digitale Netzwerk. Während also die Taktfrequenz CL den Zeitmaßstab gibt, stehen am Eingang E Impulse unterschiedlicher Breite und/oder Frequenz ganz allgemein oder auch binär kodierte Signale zur Verfügung, das sogenannte digitale Eingangssignal. Am Ausgang des digitalen Netzwerkes wird dann an der Klemme 4 ein pulsbreitenmoduliertes Ausgangssignal erhalten, wie im Bild ?2 bzw. unterhalb der F i g. 1 Zeichnung erläutert.Figure 22 above shows the principle of a circuit for an indirect DAC, f _c is the clock frequency, corresponding to CL in FIG. 1. Input X _p corresponds to EU = TA, T = TO, V ₀ = UA in the drawing and is the analog signal. These "digital circuits" are block 1, ie the digital network. So while the clock frequency CL gives the time scale, pulses of different width and / or frequency are available at input E in very general or binary coded signals, the so-called digital input signal. At the output of the digital network, a pulse-width-modulated output signal is then received at terminal 4, as in Fig. 2 or below Fig. 1 drawing explained.

Derartige digitale Netzwerke enthalten im wesentlichen vor- und rückwärts zählende Zähler, die als einzelnes Bauelement betrachtet recht aufwendig sind. Deswegen werden auch nur in einer Richtung zählende sogenannte Richtungszähler verwendet.Such digital networks essentially contain Up and down counters, which are quite complex when viewed as a single component. For this reason, so-called direction counters that only count in one direction are used.

Bild 22 zeigt im rechten Teil die Analog-Section, bestehend aus einem Schalter und einem Integrator mit nachfolgendem Verstärker. F i g. 1 zeigt den Analogschalter 2, der es gestattet, das Niveau der Ausgangsspannung an der Klemme 4, das z. B. zwischen 0 und + 5V liegen kann, zwischen Ui= -2 V und L/2=+24V schaltbar zu machen. Der nachfolgende Integrator 3 setzt das Ausgangssignal, dessen Tastverhältnis ein Maß für das Analogsignal ist, in das Analogsignal, die Gleichspannung UA, um.The right part of Fig. 22 shows the analog section, consisting of a switch and an integrator with a subsequent amplifier. F i g. 1 shows the analog switch 2, which allows the level of the output voltage at terminal 4, the z. B. can be between 0 and + 5V, to make it switchable between Ui = -2 V and L / 2 = + 24V. The following integrator 3 converts the output signal, the duty cycle of which is a measure for the analog signal, into the analog signal, the direct voltage UA .

Die Erfindung bezieht sich nun auf das digitale Netzwerk 1, das es zu verbessern galt. Es war nämlich eine preiswerte Lösung eines DAU für die Bedienumgseinrichtung eines Massenartikels, nämlich Fernsehempfängers, zu schaffen. Die dort zu übertragenden Funktionen wie Lautstärke, Helligkeit, Kontrast und Farbsättigung erfordern vier DAU und wären bei herkömmlicher Ausführung, z. B. nach oben beschriebenem Bild 22 und 24 nach »Electronic design« verhältnismäßig aufwendig gewesen.The invention now relates to the digital network 1 which was to be improved. Because it was an inexpensive solution of a DAU for the operating device of a mass-produced item, namely a television receiver. The ones to be transferred there Functions such as volume, brightness, contrast and color saturation require four DAU and would be at conventional design, e.g. B. According to Fig. 22 and 24 described above according to "Electronic design" been relatively expensive.

Da bei obengenannter Bedienungsfunktionsübertragung der DAU nicht übertrieben schnell arbeiten muß, konnte die indirekte Methode verwendet werden, aber es war zu überlegen, an welcher Stelle gespart werden konnte. Da ein Vor-Rückwärts-Zähler sehr teuer ist, wurden nur Richtungszähler, hier Vorwärtszähler, in die engere Wahl gezogen. Allein dies brachte zwar einen Preisgewinn beim Baulement, nicht jedoch so sehr in der Schaltung.Since the DAU does not have to work excessively fast with the above-mentioned transfer of operating functions, the indirect method could be used, but where savings should be made could. Since an up / down counter is very expensive, only direction counters, in this case up counters, were used in the shortlisted. This alone brought a price gain in the construction element, but not so much in the Circuit.

Erst dann, wenn bei der Schaltungsanordnung des DAU der eingangs genannten Art nach der Erfindung Maßnahmen ergriffen werden, wie im Kennzeichen des Patentanspruchs 1 beschrieben, werden erhebliche schaltungstechnische Vorteile ausnutzbar, weil nämlich die Vielzahl der Abfrageleitungen aus den Zählern fortfäll· und nur noch eine einzige Abfrageleitung vorhanden ist. Dadurch läßt sich außerdem der Zähler viel leichter als sogenannter IC verwirklichen. Außerdem zeigt die Erfindung den großen Vorteil, daß nämlich gegenüber dem Stand der Technik nicht nur jeder Kanal aus einem Richtungs- und einem Bezugsrichtungszähler bestehen muß, sondern nur aus einem Richtungszähler und der Bezugsrichtungszähler für alle Kanäle gemeinsam ist.Only when the circuit arrangement of the DAC of the type mentioned according to the invention Measures are taken, as described in the characterizing part of claim 1, are considerable Circuit advantages can be exploited, namely because of the large number of interrogation lines from the meters eliminated and only a single interrogation line is available. This also allows the counter much easier to realize than so-called IC. In addition, the invention shows the great advantage that namely, compared to the prior art, not only each channel consists of a direction counter and a reference direction counter must consist, but only of a direction counter and the reference direction counter for all Channels is common.

Wenn Maßnahmen, wie in Patentanspruch 2 angegeben, ergriffen werden, ist der Zähler auch begrenzt, d. h„When measures as indicated in claim 2 are taken, the counter is also limited, i. H"

tftf

er kann nur vorwärts zählen, wenn UA unterhalb U 2 liegt, und er kann nicht »zurückgesidlt« werden, wenn UA =» U1 beträgt. - Die eingegebenen Signale bleiben also immer eindeutig.it can only count up if UA is below U 2 , and it can not be "backward" if UA = " U 1. - The signals entered therefore always remain unambiguous.

Auch ein Ausführungsbeispiel für eine derartige Verknüpfung zeigt das Kennzeichen für diesen Anspruch 2. Hier sind der Möglichkeiten an sich viele, denn z. B. könnte die Inversion auch in der Riclhtungszählerleitung vorgenommen werden.An exemplary embodiment for such a link also shows the characteristic for this claim 2. There are many possibilities per se here, because z. B. the inversion could also be in the direction counter line be made.

Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird im folgenden näher beschrieben. Es zeigtAn embodiment of the invention is shown in the drawing and will be described in more detail below described. It shows

F i g. 1 ein Prinzipschaltbild eines indirekten DAU,F i g. 1 a block diagram of an indirect DAC,

F i g. 2 ein digitales Netzwerk nach der Erfindung,F i g. 2 a digital network according to the invention,

F i g. 3 das Impulsdiagramm für F i g. 2,F i g. 3 shows the timing diagram for F i g. 2,

F i g. 4 eine Mehrkanalschaltungsanordnung nach der Erfindung,F i g. 4 shows a multi-channel circuit arrangement according to the invention,

F ί g. 5 das Impuisdiagramm zu F i g. 4.F ί g. 5 shows the pulse diagram for FIG. 4th

F i g. 1 zeigt die oben bereits näher beschriebene Anordnung, bestehend aus dem digitalen Netzwerk 1, dem Netzwerk, das es durch die Erfindung zu verbessern galt, dem Analogschalter 2 und dem Integrator 3.F i g. 1 shows the arrangement already described in more detail above, consisting of the digital network 1, the network that was to be improved by the invention, the analog switch 2 and the Integrator 3.

An der Klemme E werden die digitalen informationen zugeführt. Zum Beispiel liegt hinter der Berührungstaste für die Lautstärke »plus« ein F¹Ip¹HHp, das kippt, solange die Taste berührt wird. Der Takt CL macht nun z. C. bei längerem Berühren zehn, bei kürzerem Berühren zwei Rechteckimpulse aus dieser information durch Schalten eines Tores. Entsprechend bekommt das digitale Netzwerk eine größere oder kleinere Impulsfolge auf seine Zähler, wobei natürlich dafür gesorgt werden muß, daß einerseits die Taktimpulsfolge CL zur denkbaren möglichen kleinsten Auflagedauer des Fingers auf der Berührungstaste groß ist und daö andererseits, und dies ist viel wichtiger, die Taktimpulsfolge an die Geschwindigkeit, mit der sich der DAU einstellen soll, angepaßt ist.The digital information is fed to terminal E. For example, behind the touch key for the volume "plus" there is an F ¹ Ip ¹ HHp that tilts as long as the key is touched. The clock CL now makes z. C. ten square-wave pulses from this information when a gate is switched on when touching for a longer period of time. Correspondingly, the digital network receives a larger or smaller pulse sequence on its counter, whereby it must of course be ensured that on the one hand the clock pulse sequence CL is large for the smallest possible possible contact time of the finger on the touch key and on the other hand, and this is much more important, the clock pulse sequence is adapted to the speed at which the DAU is to be set.

Am Ausgang des digitalen Netzwerkes 1 steht ein pulsbreitenmoduliertes Signal als Ausgangssignal zur Verfügung, dessen Tastverhältnis abhängig von der bei E eingegebenen Impulsfolge ist und das nunmehr ein Maß für das zu erzeugende Analogsignal ist. Wenn die Impulse an Klemme 4 von 0 V auf + 5 V und zurück auf 0 V sich ändern können, so entspricht dies oft nicht dem gewünschten Bereich. Daher kann ein Analogschalter 2 vorhanden sein, der das Ausgangssignal zwischen — 2 V und +24V schaltet, so daß hinter diesem ein Impuls gleicher Breite, nur anderer, z. B. also größerer. Amplitude verfügbar ist. Der Integrator 3 erzeugt schließlich das Analogsignal UA in Form einer Spannung, die eine Gleichspannung ist und zwischen Ui und U2 einschließlich der Werte Ui und Ul liegt, wie unterhalb der Fig. 1 dargestellt. Die Gleichspannung dient zur Einstellung eines elektronischen Potentiometers, z. B. also für die Lautstärke.At the output of the digital network 1, a pulse-width-modulated signal is available as an output signal, the pulse duty factor of which is dependent on the pulse sequence entered at E and which is now a measure for the analog signal to be generated. If the pulses at terminal 4 can change from 0 V to + 5 V and back to 0 V, this often does not correspond to the desired range. Therefore, an analog switch 2 can be present, which switches the output signal between -2 V and + 24V, so that behind this a pulse of the same width, only different, z. B. So bigger. Amplitude is available. The integrator 3 finally generates the analog signal UA in the form of a voltage which is a direct voltage and lies between Ui and U2 including the values Ui and Ul , as shown below in FIG. The DC voltage is used to set an electronic potentiometer, e.g. B. So for the volume.

Fig.2 zeigt das digitale Netzwerk 1 nach der Erfindung. 7. 1 ist ein aus Flipflops /-Ί bis F.Vin gleicher Weise wie ZB aufgebauter Vorwärtszähler. Erhält Fi eine Information, so geht sein Ausgang von ^Low« nur »High«. Aber nur dann, wenn der Ausgang eines Flipflops von »High/·, auf »Low« geht, kipp! vier nachfolgende, so daß nach einem bestimmten -ykius ;■ Mti Flipflops auf »High« stehen. Die Zahler md also derart gestaltet, daß sie dauernd umlaufen. ί ist nur (15 ein Richtur.gszähW ZB zwar auch, aber er dient als Bezugszähler, um /u gewährleisten daß die an E nur kurzzeitig zur Verfügung stehende Information (.'ühu-imI am Ausgang (Klemme 4) in umgesetzter Form erhalten bleibt.2 shows the digital network 1 according to the invention. 7. 1 is an up counter made up of flip-flops / -Ί to F.V in the same way as ZB . If Fi receives information, its output from ^ Low "only goes" High ". But only if the output of a flip-flop goes from "high / · to" low, tilt! four subsequent ones, so that after a certain -ykius; ■ Mti flip-flops are set to "High". The payers md are designed in such a way that they circulate continuously. ί is only (15 a dir.gszähW ZB too, but it serves as a reference counter to / u ensure that the information that is only available for a short time at E (.'ühu-imI at the output (terminal 4) is retained in converted form .

Zl und ZB sind Binärzähler, die also mit gleichem Takt CL umlaufen. Beide Zähler ändern daher dauernd ihren Zustand gleichzeitig. Nur wenn ein Taktimpuls für den einen unterdrückt wird oder weitere hinzukommen, ändern sich die Zustände um diese Zeiten versetzt, wie in F i g. 3 dargestellt. Die Zähler haben also z. B., wenn sie um eine Taktzeit 70 versetzt sind, die Differenz von eins.Zl and ZB are binary counters, which therefore rotate with the same clock CL . Both counters therefore constantly change their status at the same time. Only if a clock pulse is suppressed for one or more are added do the states change offset by these times, as in FIG. 3 shown. The counters have z. B. if they are offset by a cycle time 70, the difference of one.

Die F i g. 3 zeigt in Zeile eins den mit CL bezeichneten Takt, der z. B. eine Frequenz von 60 kHz aufweisen kann und an die gleichnamige Klemme CL in F i g. 2 angelegt wird. Zeile zwei in F i g. 3 zeigt das Ausgangssignal QN i des höchstwertigsten Flipflops FXdes Zählers Zi. Zeile drei zeigt das entsprechende Ausgangssignal QN 2 des Flipflops FX des Zählers ZB. Das Exdusiv-ODER-Gfied 12 verknüpft die beiden Signale QN 1 und QN 2; an seinem Ausgang 4 wird das Ausgangssignal QA (Zeile vier in F i g. 3) erhalten. Weil die Zähler Zl und ZBihren Zustand gleichzeitig ändern, wenn noch nie eine Impulsfolge auf den Eingang E gegeben wurde und auch zur betrachteten Zeit gegeben wird, haben QN 1 und QN 2 die in Fi g. 3, Zeilen zwei und drei, gezeichneten Verläufe und QA hat einen Wert, der einem Ausgangswert von UA = l/l=0V entspricht.The F i g. 3 shows in line one the clock labeled CL , the z. B. can have a frequency of 60 kHz and to the terminal of the same name CL in FIG. 2 is created. Line two in Fig. 3 shows the output signal QN i of the most significant flip-flop FX of the counter Zi. Line three shows the corresponding output signal QN 2 of the flip-flop FX of the counter ZB. The Exdusiv-OR gate 12 combines the two signals QN 1 and QN 2; the output signal QA (line four in FIG. 3) is obtained at its output 4. Because the counters Zl and ZB change their state at the same time, if a pulse sequence has never been given to input E and is also given at the time under consideration, QN 1 and QN 2 have the in Fi g. 3, lines two and three, the curves drawn and QA has a value that corresponds to an initial value of UA = 1/1 = 0V.

Wird an den Eingang Feine Impulsfolge gegeben, so ändern sich die Zustände der Zähler ZI und ZB unterschiedlich, wie QN i und QN2 in den Zeilen fünf und sechs nach F i g. 3 zeigen. Das Ergebnis ist dann ein Ausgangssignal QA, wie in Zeile sieben gezeigt, das schließlich zu einem {./4-Wert führt, der zwischen Il 1 und U2 liegt.If a pulse train is sent to the input F, the states of the counters ZI and ZB change differently, like QN i and QN2 in lines five and six according to FIG. 3 show. The result is then an output signal QA, as shown in line seven, which ultimately leads to a {./4 value which lies between Il 1 and U2 .

Der Höchstwert für UA= U2 wird erreicht, wenn die Impulsfolge am Eingang E derart lange anlag, daß die Zustände der Zähler Zl und ZB sich genau entgegengesetzt ändern (Zeilen acht, neun und zehr nach F i g. 3).The maximum value for UA = U2 is reached when the pulse train was applied to input E for such a long time that the states of the counters Zl and ZB change in exactly the opposite direction (lines eight, nine and zehr according to FIG. 3).

Da nunmehr der Höchstwert erreicht ist, muß die Durchschaltung vom Eingang E auf den Eingang des Zählers Zl gesperrt werden. Hierzu sind eine Rückführungslestung 6, zwei Gatter 8 und 9 sowie ein Inverter 7, wie in F i g. 2 gezeigt, angeordnet, die dafür sorgen, daß das Ausgangssignal QA in der richtigen Phasenlage an die Eingänge gelangt. Hierzu wären nur das Gatter 9 und der Inverter 7 erforderlich. Weil aber auch beim Kleinstwert (UA = OWoIt, QA wie in Zeile vier nach Fig. 3 angegeben) eine Unterschrsitung verhindert werden muß, ist auch ein Gatter 8 eingeschaltet. Ein Vorstellen des DAU-Inhalts wird also nur zur Zeit ζλ4 = »0« zugelassen, ein Rückstellen dagegen nur zur Zeit ζλ4 = »1«.Since the maximum value has now been reached, the connection from input E to the input of counter Zl must be blocked. For this purpose, a feedback power 6, two gates 8 and 9 and an inverter 7, as in FIG. 2, arranged, which ensure that the output signal QA arrives at the inputs in the correct phase position. Only the gate 9 and the inverter 7 would be required for this. Since, however, an undershoot must also be prevented for the smallest value (UA = OWoIt, QA as indicated in line four according to FIG. 3), a gate 8 is also switched on. Introducing the DAU content is therefore only permitted at time ζλ4 = “0”, while it is only allowed to be reset at time ζλ4 = “1”.

Die Vor- und Rückeinstellung ist an Hand der F i g. 4 und 5 näher besprochen, wobei die Klemme 5 nach Fig. 2 auch eine Eingangsklemme, jedoch für die Rückstellung, wie nachfolgend näher beschrieben, ist.The forward and backward settings are shown in FIG. 4 and 5 discussed in more detail, with terminal 5 according to Fig. 2 is also an input terminal, but for resetting, as described in more detail below.

Fig.4 und 5 zeigen die Schaltungsanordnung mit zugehörigem Impulsdiagramm für ein Beispiel mit mehreren Richtungs?äh!ern Zl, Z2 und ZM und nur einem Bezugszähler ZU. Die Rückführunssleitungen fi sind der Ubersichtliohkfit nicht mit(>ezcichnet. Da alle Zähler Z 1 bis \<Vf über den Ue/ugszähler /I) miteinander verknüpft sind, ;nntf ..-. B. dann, wcor* nur um einen Schri;! vorgestellt werden ^'!. :in den Eingang RW \ ein Signal für Zi pel ie IWt veitler· Soil dagegen Z ί um einen Schritt /.urücksesielit <■.""■"<·?'-d. h. Lautstarke »geringer«, .so wird ZBwr, einer· S.-hritt vorgestellt. Damit sich nun aber nicht QA 2 und QAM mit ändorn, müssen ·■'. 2 und ZM gleichzeitig einer.4 and 5 show the circuit arrangement with the associated pulse diagram for an example with several directional similarities Z1, Z2 and ZM and only one reference counter ZU. The return lines fi are not shown in the overview with (> ezcichnet. Since all counters Z 1 to \ <Vf via the Ue / ugszähler / I) are linked to one another,; nntf ..-. B. then, wcor * just one step ;! be presented ^ '!. : in the input RW \ a signal for Zi pel ie IWt veitler · Soil on the other hand Z ί by one step /.sesielit <■. "" ■ "<·? '- ie volume» lower «,. so ZBwr, a · S.-hritt introduced. But so that QA 2 and QAM do not change with each other, · ■ '. 2 and ZM must simultaneously have one.

Schritt vorgestellt werden.Step.

Die »Vor«-Information für Zl kommt daher an den Eingang RWX, die für Z2 an RW2, die für ZM an RWM. Die »Rückw-Information für Z 1 kommt dann als »Vorinformation an den Eingang VWl für ZB, ZM und Z2, nur nichl an Zi. Desgleichen sind die Signale für die »Rückw-lnformationen an die Eingänge VW2 und VWM geschaltet. Die Eingänge VW entsprechen also dem Eingang E nach Fig.2 und die Eingänge RVV dem Eingang 5 nach F i g. 2.The “before” information for Zl comes to input RWX, that for Z2 to RW2, that for ZM to RWM. The »reverse information for Z 1 then comes as» advance information at the input VW1 for ZB, ZM and Z2, but not at Zi. The signals for the »reverse information are also connected to the inputs VW2 and VWM . The inputs VW thus correspond to the input E according to FIG. 2 and the inputs RVV to the input 5 according to FIG. 2.

Vorausgesetzt ist also auch bei F i g. 4, daß alle Zähler Z1, Z 2, ZN und Zßmit gleichem Takt CL umlaufen.This is also a prerequisite for F i g. 4 that all counters Z1, Z 2, ZN and Zß circulate with the same clock CL .

Werden weitere Impulse unterdrückt oder hinzugefügt, so ändert sich diese Differenz entsprechend. Die Eingabe der zu wandelnden digitalen Größe erfolgt also seriell durch einen Eingriff in das Taktsignal und wird durch ganzzahlige Vielfache der Taktperiodendauer ausgedrückt. Die Eingabe '»nn aber auch parallel erfolgen, indem die Zähler au. eine der digitalen Größe entsprechende Differenz gesetzt werden.If further pulses are suppressed or added, this difference changes accordingly. the The digital variable to be converted is entered serially by intervening in the clock signal and is expressed by integer multiples of the clock cycle duration. The input '»nn can also be entered in parallel done by the counters au. a difference corresponding to the digital variable can be set.

Ein Zählerpaar Z1 und ZB mit N Stufen kann so 2iN-i)+1 verschiedene digitale Werte für die Umsetzer annehmen. Sie sind als »Phasenverschiebung« der Ausgangssignaleder höchstwertigsten Flipflops FXvon 0 bis 2^N ' Taktzeilen in den Zählern gespeichert (F i g. 3). Diese Phasenverschiebung wird also von dem I£xclusiv-ODER-Glied 12 in ein Signal umgeformt, dessen zeitlicher Mittelwert dem Analogwert UA entspricht. Gemäß seiner logischen Definition entscheidet also das Exclusiv-ODER-Glied 12, wann die Zustände der beiden höchstwertigsten Flipflops FX gleich bzw. ungleich sind. Sein Ausgangssignal QA hat folglich ein Tastverhältnis, das der digitalen Inhaltsdifferenz der Zähler Zl und ZB entspricht und das nach Integration einen entsprechenden analogen Wert UA liefert, wie oben näher beschrieben.A pair of counters Z1 and ZB with N stages can thus accept 2iN-i) +1 different digital values for the converters. They are stored in the counters as a "phase shift" of the output signals of the most significant flip-flops FX from 0 to 2 ^N 'clock lines (FIG. 3). This phase shift is thus converted by the exclusive-OR element 12 into a signal whose mean value over time corresponds to the analog value UA. According to its logical definition, the exclusive-OR element 12 decides when the states of the two most significant flip-flops FX are equal or unequal. Its output signal QA consequently has a pulse duty factor which corresponds to the digital content difference of the counters Z1 and ZB and which, after integration, supplies a corresponding analog value UA , as described in more detail above.

Bei einer Differenz der Zählerinhalte von 2C"-'' sind also die Ausgangssignale der höchstwertigsten Zählerausgänge FX genau gegenphasig. Das Ausgangssignal QA des Exclusiv-ODER-Gliedes 12 ist also ständig »1«, der Maximalwert der Phasendifferenz ist erreicht (Fig.3). Diese einfache Auswertung ermöglicht mit einer /V-stufigen Zählerkette eine Auflösung von 2^-D₊!Stufen.In the case of a difference in the counter contents of 2C "-", the output signals of the most significant counter outputs FX are exactly in phase opposition. The output signal QA of the exclusive OR element 12 is therefore constantly "1", the maximum value of the phase difference has been reached (Fig. 3) With a / V-stage counter chain, this simple evaluation enables a resolution of 2 ^ -D ₊ ! Stages.

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

Claims

Patent claims:

1. Circuit arrangement for a Digis operating according to the so-called indirect method tal-to-analog converter for several parallel to each other Transfer channels, in the first transfer channel two constantly with the same cycle rotating binary direction counters, one of which is connected as a reference direction counter the digital input signal is fed to each of these counters and the outputs that can be taken off Signals are linked to one another in such a way that a pulse width modulated output signal arises that can be fed to an integrator to generate the actual analog output signal, characterized in that the direction counters lying in each conversion channel with the Output of their most significant counter stage to one input of each direction counter assigned Exclusive OR gates are connected and that each of the other inputs is one of the Exclusive-OR gates with the output of the most significant counting level of the common one Reference direction counter are connected.

2. Circuit arrangement according to claim 1, characterized in that the output of each exclusive-OR element (12) via an inverter (7) to the input of one of the reference direction counter (ZB) or. whose input gate (11) is connected upstream of the first control gate (8) and at the same time to the input of a direction counter (Zi) assigned to the respective exclusive-OR element (12) or whose input gate (10) is connected upstream of the second Steuerga tter (9).