DE2316662A1 - Anordnung zur rechnergesteuerten fernabfrage von daten und zur rechnergesteuerten betaetigung von stellgliedern - Google Patents

Description

FAY--, ν V 3.4.1973

SMiKhas" -i.:=-i&ti. * 7446-IV/He.

Soeiete Generale de Constructions Electriques et Mecaniques

(ALSTHOM), P-75784 Paris Cedex 16, Avenue Kleber 38 (Prankreich)

"Anordnung zur rechnergesteuerten Pernabfrage von Daten und zur rechnergesteuerten Betätigung von Stellgliedern"

Priorität vorn 5. April 1972 aus der französischen Patentanmeldung Nr. 72 11 974

Die Erfindung betrifft eine Anordnung zur rechnergesteuerten Pernabfrage von mittels Meßwertaufnehmern erhaltenen Daten und zur rechnergesteuerten Betätigung von auf eine Regelstrecke einwirkenden Stellgliedern, wobei jedem Meßwertaufnehmer ein Datenumsetzer mit einem Analog/Digital-Wandler, dessen Analogeingang mit den Meßwertaufnehmern verbunden ist, und einer Logikanordnung zum Informationsaustausch mit dem Rechner zugeordnet ist, und die 'jedem Stellglied ein Befehlsumsetzer mit einer Logikanordnung zum Informationsaustausch mit dem Rechner und einem Digital/Analog-Wandler, dessen Analogausgang mit dem Stellglied verbunden ist, zugeordnet ist, und dem Rechner eine zentrale Datenabfragelogik und eine zentrale Befehlslogik zugeordnet sind, wobei die zentrale Datenabfragelogik mit allen Datenumsetzern über einen oder zwei allen Datenumsetzern gemeinsame Kanäle verbunden ist, und die zentrale Befehlslogik mit allen Befehlsumsetzern über einen oder zwei allen Befehlsumsetzern gemeinsame Kanäle verbunden ist. und die Verbindungen zwischen der zentralen Datenabfragelogik und den Datenumsetzern,

309844/1038 - 2 -

sowie diejenige zwischen der zentralen Befehlslogik und den — . Befehlsumsetzern einen Informationen und Taktimpulse übertra·* genden Sender und einen durch die Taktimpulse synchronisierten Empfänger mit mindestens einem Serien/Parallelumsetzer für die Informationen enthalten.

Bei bekannten Anordnungen dieser Art ₃ die beispielsweise in Verbindung mit einer Industrieanlage₉ aber auch mit einem Fahrzeug wie etwa einem Luftfahrzeug arbeiten können _s ist ein zentrales Abfrage- und Steuerungsorgan vorgesehen₉ an dem alle Daten parallel ankommen und von dem alle Steuerbefehle parallel abgehen. Derartige Anordnungen besitzen eine gexfisse Zahl von Nachteilen₉ von denen die wesentlichsten nachfolgend geschildert werden. '

Die Messungen erfolgen notwendigerweise an verschiedenen₉ räumlich voneinander getrennt liegenden Orten und jeder Meßwert muß dem Zentralorgan über gesonderte Leiter zugeführt werden. Es müssen daher große Leitungslängen installiert werden, bei denen es sich häufig um kostspielige abgeschirmte Leitungen handelt_s da die niedrige Energie der Meßgrößen Vorkehrungen sum Schutz gegen Störungen erfordert«

Die an verschiedenen Stellen ermittelten Meßwerte haben häufig Bezugspotentiale (Erde}₉ die sehr unterschiedlich sind« Die Zentralisierung dieser Messungen führt zu-Storspannungen₉ die zu den Nutzsignalen.hinzukommen und zu einer KompIigierung der zentralen Einrichtungen Anlaß geben«

Das Zentralorgan enthält einen einzigen Analog/Digital-Wandler für die Datenermittlung und einen einzigen Digital/Analog-Wandler für die Steuerbefehles was einen Analogumschalter erforderlich macht s, um nacheinander alle Meßstellen ,oder alle zu steuernden Organe mit dem Wandler zu verbinden. Dieses als Ana-

— 3 — 09844/10 "3© ' ■

logmultiplexer bezeichnete Gerät besteht aus hochwertigen Relais oder Halbleiterlementen, die entsprechend kostspielig sind.

Der Analog/Digital-Wandler und der Digital/Analog-Wandler müssen sehr rasch arbeiten da die Zeit zwischen zwei Messungen oder zwei Steuerbefehlen auf ein und demselben Kanal gleich dem Produkt aus der Umsetzungszeit des Wandlers und der Zahl der mit dem Wandler verbundenen Kanäle ist.

Die Steuerung oder Programmierung ist relativ aufwendig, da der Rechner eine Adresse und einen Verstärkungswert angeben muß, auf die Rückmeldung des Kanalwählers warten muß, einen Umsetzungsbefehl abgeben muß, die für die Umsetzung notwendige Zeit abwarten und die umgewandelte Information empfangen muß.

Diese Nachteile können vermieden werden durch eine Anordnung zur rechnergesteuerten Fernabfrage von mittels Meßwertaufnehmern erhaltenen Daten und zur rechnergesteuerten Betätigung von auf eine Regelstrecke einwirkenden Stellgliedern, wobei jedem Meßwertaufnehmer ein Datenumsetzer mit einemAnälog/Digital-Wandler, dessen Analogeingang mit dem Meßwertaufnehmer verbunden ist, und einer Logikanordnung zum Informationsaustausch mit dem Rechner zugeordnet ist, und jedem Stellglied ein Befehlsumsetzer mit einer Logikanordnung zum Informationsaustausch mit dem Rechner und einem Digital/Analog-Wandler, dessen Analogausgang mit dem Stellglied verbunden ist, zugeordnet ist, und dem Rechner eine zentrale Datenabfragelogik und eine zentrale Befehlslogik zugeordnet sind, wobei die zentrale Datenabfragelogik mit allen Datenumsetzern über einen oder zwei allen Datenumsetzern gemeinsame Kanäle verbunden ist und die zentrale Befehlslogik mit allen Befehlsumsetzern über einen oder zwei allen Befehlsumsetzern gemeinsame Kanäle verbunden ist.

309844/1036 " ⁴ "

■ - 2| -

Diese Anordnung verringert die Kosten für die Verbindungsleitungen, da deren Zahl erheblich geringer ist und auch eine geringere Qualität zugelassen werden kann. Es können Analog/Digital-Wandler und Digital/Analog-Wandler mit geringerer Umsetzungsgeschwindigkeit und niedrigerem Preis verwendet werden, deren Gesamtkosten trotz der Zahl der zu installierenden Wandler sehr viel geringer sind als der Betrag, der für die Verbindungsleitungen aufzuwenden ist. Die Programmierung vereinfacht sich, da mit dem wesentlich wirtschaftlicheren Digitalmultiplex anstelle des Analogmultiplexes gearbeitet werden kann,und die Anordnung ist sehr viel zuverlässiger, da kaum die Gefahr besteht, daß ein etwaiger Fehler die gesamte Anordnung zum Ausfall bringt.

Der Erfindung liegt die Aufgabe zugrunde, einer derartigen Anordnung, die empfindlich gegenüber Störungen ist, eine große Betriebssicherheit zu verleihen, ohne ihren Aufbau wesentlich zu komplizieren.

Diese Aufgabe ist bei einer Anordnung der zuletzt angegebenen Art, bei der die Verbindungen zwischen der zentralen Datenabfragelogik und den Datenumsetzern_s sowie diejenigen zwischen der zentralen Befehlslogik und den Befehlsumsetzern einen Informationen und Taktimpulse übertragenden Sender und einen durch die Taktimpulse synchronisierten Empfänger mit mindestens einem Serien/Parallel-Umsetzer für die Informationen enthalten, erfindungsgemäß dadurch gelöst, daß die zentrale Datenabfragelogik neben Einrichtungen zur Abgabe einer Adressennachricht an die Datenumsetzer Einrichtungen zur Übermittlung eines Befehls an diese Datenumsetzer zur übertragung ihrer Daten an die zentrale Abfragelogik enthält und daß diese letzteren Einrichtungen in Abhängigkeit von dem Empfang einer Antwort des betreffenden Datenumsetzers auf die Adressennachrichten in dem Empfänger arbeiten.

- 5 -309844/1036

_ 5 —

Der Grundgedanke der Erfindung besteht also darin, zwischen dem sich gegebenenfalls in großer Entfernung befindenden Rechner und zumindest den Datenumsetzern einen Dialog herzustellen.

Vorteilhafte Ausführungsformen und Weiterbildungen der Anordnung nach der Erfindung sind in den Unteransprüchen gekennzeichnet.

In der Zeichnung ist die Anordnung nach der Erfindung anhand von beispielsweise gewählten Ausfuhrungsformen sowie deren Einzelheiten in Blockschaltbildern schematisch veranschaulicht. Es zeigen:

Fig. 1 ein Blockschaltbild einer Anordnung nach der Erfindung, Fig. 2 ein Blockschaltbild einer zentralen Datenabfragelogik, Fig. 3 ein Blockschaltbild eines Datenumsetzers,

Fig. 4 ein Blockschaltbild eines ersten Beispiels einer zentralen Befehlslogik,

Fig. 5 ein Blockschaltbild einer ersten Ausführungsform eines Befehlsumsetzers,

Fig. 6 ein Blockschaltbild einer zweiten Ausführungsform der zentralen Befehlslogik,

Fig. 7 ein Blockschaltbild einer zweiten Ausführungsform eines Befehlsumsetzers,

Fig. 8 ein Schaltbild eines Umsetzers zur Umwandlung einer in Paralleldarstellung vorliegenden Information in eine Information in Seriendarstellung mit einem Paritätsbit-Generator und

Fig. 9 ein Schaltbild eines FormatZählers.

- 6 309844/1036

2316682

In dem Blockschaltbild nach Pig. 1 werden einer Regelstrecke 1 Eingangsgrößen 2 zugeführt, die durch Stellglieder 3, die beispielsweise Schieber oder Ventile sein können_s eingestellt werden. Die Regelstrecke liefert Ausgangsgrößen 4, die durch Meßwertaufnehmer 5 gemessen werden. Jedem Meßwertaufnehmer 5 ist ein Datenumsetzer 6 zugeordnet, der von erst erem einen Meßwert in analoger Form erhält und über einen allen Datenumsetzern 6 gemeinsamen Kanal 7 ein digitales Meßsignal an einen Zentralrechner 8 abgeben kann» Der Rechner 8 gibt an die Datenumsetzer|6 über einen Kanal 9 ein Adressensignal ab, was es ihm ermöglicht, jeden der Datenumsetzer 6 nacheinander abzufragen.

Jedem Stellglied 3'ist ein Befehlsumsetzer 10 zugeordnet, der an das entsprechende Stellglied einen analogen. Steuerbefehl abgibt, der durch Umwandlung der von dem Rechner 8 empfangenen Befehle erhalten wird. Diese Befehle bestehen aus über einen Kanal 11 übertragenen Adressensignalen und aus über einen Kanal 12 übertragenen numerischen Datensignalen»

Dabei ist angenommen, daß die Kanäle 7 und 9 ebenso wie die Kanäle 11 und 12 voneinander verschieden sind; es kann ■jedoch auch ein einziger Kanal verwendet werden, der nacheinander ein Adressensignal und ein numerisches Datensignal überträgt. Wenn die Stellglieder 3 und die Meßwertaufnehmer 5 nahe beieinander liegen, können sogar die Kanäle 9, 7_S 11 und 12 durch einen einzigen Übertragungskanal ersetzt werden₂ der nacheinander für die Datenabfrage und für die Abgabe der Befehle verwendet wird.

Der Rechner 8 besitzt zwei Peripherieeinheiten: Eine zentrale Datenabfragelogik 13 und eine zentrale Befehlslogik 14»

Fig. 2 zeigt ein Blockschaltbild der zentralen Datenabfragelogik 13 und Fig. 3 gibt ein Blockschaltbild eines der Daten-

30 9 8 44/1036 - 7 -

- 7 -umsetzer 6, die den Meßwertaufnehmern 5 zugeordnet sind, wieder.

In diesen Figuren sind, ebenso wie in den folgenden, die in Paralleldarstellung übertragenen Informationen durch zwei parallele Linien, zwischen denen eine schraffierte Fläche liegt, versinnbildlicht.

Der Rechner gibt das Signal einer ihn interessierenden Adresse ab; dieses Signal kommt über die Verbindung 15 an und gelangt in einen Pufferspeicher 16, wo die Adresse gespeichert wird. Ein Sendeteil 18 der zentralen Datenabfragelogik gibt über die Leitung 19 ein den Datenumsetzern zugeführtes Adressensignal ab. Ein Empfänger 20 erhältüber die Leitung 21 die von den Datenumsetzern abgegebenen Signale und ein Pufferspeicher 22 schickt über die Verbindung 23 die von den Datenumsetzern empfangenen Daten an den Rechner, wenn der Pufferspeicher 22 von einer aus Kippschaltungen oder Flip-Flops und Torschaltungen bestehenden Steuerlogik 24 einen Übertragungsbefehl auf der Leitung 25 erhält.

Die in dem Pufferspeicher 16 gespeicherte Adresse wird in einem Dekoder 26 dekodiert und der Steuerlogik 24 zugeführt. Wenn und sobald die Steuerlogik 24 eine Torschaltung 27 durchlässig schaltet, gelangt die Adresse in einen Parallel/Serien-Umsetzer 28, der ein digitaler Multiplexer oder ein Speicher sein kann und eine in Paralleldarstellung vorliegende Eingangsinformation 29 in eine Ausgangsinformation 30 in Seriendarstellung umsetzt. Der Umsetzer 28 wird durch einen Blockzähler 31 beispielsweise einen Johnson-Zähler, gesteuert, der über die Leitung 32 Taktimpulse erhält und von diesen periodisch eine bestimmte Anzahl durchläßt, wenn ein Befehl der Steuerlogik über die Leitung 33 die Taktimpulse freigibt. Die den Block-

züee

zähler 31 verlassenden Taktimpuls/ werden dem Parallel/Serien-Umsetzer 28 und dem Sender 18 über die Leitung 34 zugeführt.

über die Verbindung 29 kommen am Eingang des Parallel/ Serien-Umsetzers 28 außerdem Befehle 35 an, die von der Steuerlogik 24 geliefert - 8 -

309844/10-3 6

werden, wenn letztere eine Torschaltung 36 öffnet.

Um die übertragungssicherheit zu erhöhen_a wird an das Ende der durch den Parallel/Serien-Umsetzer 28 übertragenen Nachricht ein bei 37 erzeugtes Paritätsbit angehängt.

Auf den Sender 18 gelangen somit einerseits eine von dem Ausgang 30 kommende Information und andererseits ein Taktimpulszug, der über die Verbindung 34 ankommt. Diese beiden Eingangssignale des Senders 18 werden in letzterem kombiniert und ergeben ein Signal auf dem einen oder dem anderen der beiden Ausgänge 19, wenn das Informationssignal und das Taktsignal gleichzeitig den Wert 1 oder den Wert 0 haben. Den Datenumsetzern, die z.B. nach Fig. 3 aufgebaut sind, wird somit nicht nur eine Information sondern auch ein Taktpuls übertragen, der zur Synchronisierung des Weiterschaltens der Serien/ Parallel-Ümsetzer 38, 39 dient, welche am Eingang der Datenumsetzer nach einem Empfänger 40 angeordnet sind. Dieser Empfänger 40 nimmt eine Regenerierung der von 19 empfangenen Signale vor und gibt, ausgehend von diesen., auf einer Leitung 4l die Information und auf einer Leitung 43 die Taktimpulse wieder ab. Der Serien/Parallel-Umsetzer 38 verarbeitet die Adresse und leitet letztere an einen Dekoder 43 weiter, der gleichzeitig die Koinzidenz der Adresse feststellt und beispielsweise einen Speicher 44 auf den Wert 1 setzt, wenn zwischen der empfangenen Adresse und ύ&ρ derjenigen des Datenumsetzers Koinzidenz besteht. Der Serien/Parällel-ümsetzer 39 verarbeitet die Befehle und leitet sie nach Durchlaufen eines Dekoders 46 an eine Steuerlogik 45 weiter. Die Steuerlogik 45 ist auch mit dem Speicher 44 verbunden.

Wenn der Speicher 44 auf den Wert 1 übergeht, erhält ein Analog/DigitaJ-Wandler 4? über die Verbindung 48 einen Umwandlungsbefehl, der entweder direkt von der Steuerlogik 45 kommt oder den die Steuerlogik 45 von der Steuerlogik 24

— 9 — 3 098 4-4/1038

empfangen hat, nachdem letztere ihrerseits eine Naehricht "bereit" von der Steuerlogik 45 empfangen hat. Der Analog/ Digital-Wandler 47 erhält bei 49 die von einem der Meßwertaufnehmer kommende analoge Größe und liefert bei 50 den entsprechenden digitalen Wert. Sobald der Analog/Digital-Wandler 47 die Umwandlung beendet hat, gibt er ein Signal "Ende der Umwandlung" über die Verbindung 51 an die Steuerlogik 45 ab, die eine Torschaltung 52 durchlässig schaltet, welche ihrerseits ein bei 53 erzeugtes Signal "gültig" durchläßt; weiterhin schaltet die Steuerlogik 45 eine Torschaltung 54 durch einen über die Verbindung 55 übertragenen Eingabebefehl durchlässig.

Das Signal "gültig" sowie das bei 50 vorliegende und über die Torschaltung 54 weitergeleitete Meßsignal gelangen in einen Parallel/Serien-Umsetzer 56, der beispielsweise ein Speicher ist, und von dort in einen dem Sender 18 entsprechenden Sender 57» der Taktimpulszüge über einen Blockzähler 58 erhält, der analog zu dem Zähler 31 ist und bei 59 Taktimpulse empfängt. Bei 60 wird ein Paritätsbit erzeugt. Am Ausgang 6l des Senders 57 liegt ebenso wie bei dem Ausgang 19 des Senders l8 ein Signal vor, das gleichzeitig eine Information und Taktimpulse enthält. Diese letzteren synchronisieren das Weiterschalten eines Serien/Parallel-Umsetzers 62, der einem Empfänger 20 nachgeschaltet ist (Fig. 2). Am Ausgang des Serien/Parallel-Umsetzers 62 wird die Information einerseits einem Pufferspeicher 22 zugeführt, andererseits einem Dekoder 63» der an die Steuerlogik 24 die von der Steuerlogik 45 kommenden Nachrichten weiterleitet. Ein Paritätsprüfer 64 prüft die Summe aller zu übertragenden Bits plus des Paritätsbits und wenn diese Summe nicht gleich Null oder gleich Eins ist, wenn die Parität gerade oder ungerade ist, gibt der Paritätsprüfer 64 über die Verbindung 65 ein Signal "Fehler" ab, das eine neue Übertragung der Information auslöst.

- 10 -

309844/1036

Sobald die Steuerlogik 24 ein Signal "gültig" empfangen hat, überträgt sie an die Steuerlogik 45 einen Übertragungsbefehl, der über die Verbindung 66 die Übertragung der Daten , aus dem Speicher 56 auslöst, in den zuvor durch einen die Torschaltung 54 durchlässig schaltenden Speicherbefehl 55 die Daten eingespeichert wurden. Die von der zentralen Datenabfragelogik empfangenen Daten werden in den Pufferspeicher 22 überführt und die Steuerlogik 24 schickt über die Leitung 67 an den Rechner ein Signal "Daten verfügbar" ab, während das Signal "belegt" auf der Leitung 68, das die Steuerlogik 24 an den Rechner bei Empfang einer Adresse von letzterem abgegeben hatte, verschwindet. Die zentrale Datenabfragelogik ist bereit, von einem der Datenumsetzer einen neuen Wert abzufragen.

Bestimmte Arten von Analog/Digital-Umsetzern arbeiten mit einem Vergleicher und einer Regelschleife, die ständig die Übereinstimmung zwischen der analogen Eingangsgröße und der numerischen Ausgangsgröße herstellt, wobei der Umwandlungsbefehl ein einfacher Befehl zum parallelen Einspeichern in einen Pufferspeicher ist. In dem Ausführungsbeispiel gemäß Fig. 3 genügt es, die Torschaltung 54 durchzuschalten;-der Umwandlungsbefehl auf der Leitung 48 kann entfallen. Der Vorgang der Dekodierung der Adresse eines Datenumsetzers löst die Einspeicherung in diesen Speicher und die Abgabe oder die Unterdrückung des Signales "gültig" aus. Die Datenabfragelogik gibt nun den Übertragungsbefehl ab, was jedoch nicht stets notwendig ist; ddeser Befehl kann gegebenenfalls von der Steuerlogik des Datenumsetzers erzeugt werden. Die Dialogzeit ist auf diese Weise sehr kurz, da nach dem von der Datenerfassungslogik an einen entsprechenden Datenumsetzer abgegebenen Befehl "Adresse" nach einigen Taktperioden von dem Datenumsetzer an die Datenabfragelogik eine Nachricht "Daten" abgegeben wird.

- 11 -

309844/1036

Dem vorstehend beschriebenen Datenabfragesystem kann außerdem noch eine Vorrichtung angefügt werden, die es gestattet, festzustellen, ob die gemessene Größe bestimmte Grenzwerte überschreitet. Im Falle einer einfachen überwachung einer Regelstrecke ohne Eingriff in die Regelung, kann die Vorrichtung auch an die Stelle des genannten Datenabfragesystems treten.

Hierzu erhält der Analog/Digital-Wandler 47 von der Steuerlogik 45 periodisch einen Umwandlungsbefehl oder aber der Wandler folgt fortlaufend der Änderung der Meßgröße und das erhaltene numerische, d.h. digitale Signal wird je nach Bedarf mit einer bestimmten Zahl von als Grenzwerten bezeichneten numerischen Werten verglichen; im allgemeinen wird ein unterer und/oder ein oberer Grenzwert verwendet.

Wenn einer der Grenzwerte überschritten wird, gibt der entsprechende Wandler ein digitales Alarmsignal an die Steuerlogik 45 und gegebenenfalls an die zentrale Datenabfragelogik in Form eines geeigneten Kodes ab. Die Steuerlogik 45 gibt an die Abfragelogik über den Speicher 56 die Adresse des betreffenden Datenumsetzers und den Wert der Größe, die den Schwellwert überschritten hat, ab. Diese Informationen werden sofort dem Rechner zugeführt, der die notwendigen Vorkehrungen trifft. Diese Anordnung hat den Vorteil, daß eine gewisse Anzahl von Routinevorgängen im Rechner entfallen, der anderenfalls die Werte der zu überwachenden Größen anfordern und sie mit den mittels des Programmes gespeicherten Grenzwerten vergleichen müßte. Demzufolge wird der Rechner nur dann adressiert, wenn ein Grenzwert überschritten ist; der Rechner kann sich daher den reinen Nutzgrößen für die Steuerung der Regelstrecke widmen und eine größere Zahl von Berechnungen oder höherwertigen Aufgaben während einer gegebenen Zeit durchführen.

Die Grenzwerte können durch feste Verdrahtung, durch einen

309844/1036

Pestwertspeicher (der nur ausgelesen werden kann) oder auch durch einen löschbaren und neu einspeicherbaren Speicher festgelegt werden.

Die Vergleiche werden Bit für Bit zwischen der umgewandelten Größe und einem Grenzwert in einem logischen Vergleicher durchgeführt, der als integrierte Schaltung ausgeführt sein kann.

Alle Baugruppen der Anordnung sind bekannte Logik-Glieder wie Torschaltungen, logische Multiplexer, Flip-Flops, Parallel/ Parallel-Speicher, Parallel/Serien-Speieher oder Serien/Parallel· Speicher. Eine vollständige Anordnung kann in einer hochintegrierten Schaltung (LSI-Schaltung) ausgeführt werden, woraus sich geringster Platzbedarf, niedrige Kosten infolge der Massenfertigung und eine ausgezeichnete Zuverlässigkeit ergeben.

Die Parallel/Serien-Umsetzer bestehen beispielsweise aus ebensovielen D-Flip-Flops wie zu übertragende Bits in der Nachricht vorhanden sind. Ein Beispiel bildet der Speicher 170 in Fig. 8.

Das Paritätsbit wird mittels EXCLUSIV-ODER-Gliedern erzeugt, von denen bei einigen die zweiten Eingänge jeweils mit einem Ausgang des Flip-Flops und die Ausgänge mit einem Eingang eines anderen EXCLUSIV-ODER-Gliedes gemäß Fig. 8 verbunden sind.

Der Einspeicherbefehljgestattet das parallele Setzen aller Flip-Flops des Umsetzers 56; der Einspeicherbefehl bringt außerdem alle Flip-Flops des Blockzählers 58 auf Eins. Der Übertragungsbefehl 66 bringt ein nicht dargestelltes RS-Flip-Flop auf Eins, das den Takt freigibt, der das Fortschreiten des Blockzählers 58 und des Umsetzers 56 steuert. Der der gewünschten Bitzahl entsprechende Zustand wird ganz einfach mittels einer Torschaltung dekodiert; diese setzt das genannte

- 13 30984 4/1036

RS-Flip-Flop auf Null zurück und sperrt damit den Portsc halt takt für den Zähler 58 und den Umsetzer 56.

Während der seriellen übertragung des Inhaltes des Umsetzers 56 ist eine neue Einspeicherung nicht zulässig.

Zur Vereinfachung der Steuerung oder Programmierung der Abfrage kann es wünschenswert sein, daß der Rechner nur einen einzigen Befehl abgibt, der Über die Datenabfragelogik das Einspeichern in alle Speicher bzw. Umsetzer der Datenumsetzer auslöst. Danach schickt der Datenumsetzer Nr. 1 seine Nachricht "Daten" an die zentrale Datenabfragelogik, die sie unmittelbar an den Rechner weiterleitet, wo sie unter der Adresse X gespeichert wird. Das Verschwinden des Übertragungssignales des Datenumsetzers Nr. 1 ruft die übertragung der Daten des Datenumsetzers Nr. 2 hervor, die bei X + 1 gespeichert werden. In gleicher Weise löst das Ende der übertragung des Datenumsetzers Nr. 2 die übertragung von dem Datenumsetzer Nr. 3 aus usw. Dieses Verfahren gestattet eine schnellere Abfrage bzw. Erfassung aller Größen.

Das Datenabfragesystem nach den Blockschaltbildern der Fig. 2 und 3 stellt eine vollständige Unabhängigkeit zwischen den Taktgebern her, die die Übertragungen der Nachricht beim Senden steuern, wobei die Empfänger auf ihre jeweiligen Sender synchronisiert sind. Die Steuerlogiksehaltungen sind unabhängig von den Taktgebern anderer Organe. Dieser Asynchronismus gestattet beliebige Übergangszeiten bzw. Laufzeiten zwischen Sendung und Empfang und erlegt keinerlei kritische Bedingungen für den Synchronismus der Taktgeber auf. Dasselbe System zur übertragung an den Empfänger wird in den folgenden Beispielen für die zentrale Befehlslogik und die Befehlsumsetzer verwendet.

309844/1036

Der Übertragungskanal zwischen dem Sender und dem Empfänger kann sowohl für die Verbindung zwischen der zentralen Datenabfragelogik und den Datenumsetzern als auch für die Verbindung zwischen der zentralen Befehlslogik und den Befehlsumsetzern je nach seiner Länge mit verschiedenen Übertragungsarten arbeiten: Für schnelle Übertragungen auf kurze Entfernungen (beispielsweise bei einer Frequenz von 1 MHz und über einige 10 m) oder für die Übertragungen in gestörter Umgebung kann ein Koaxialkabel verwendet werden. Eine Zweidraht· leitung kann für mittlere Übertragungsgeschwindigkeiten und mittlere Entfernungen verwendet werden. Für Übertragungen über große Entfernungen mittels des Telefonnetzes oder über Funkverbindungen kann eine frequenz- oder phasenmodulierte Trägerwelle mit den bekannten MODEM Einrichtungen Anwendung finden.

Es ist möglichj über ein und denselben Kanal gleichzeitig eine Information und Taktimpulse zu übertragen und diese Signale am Empfangsort mittels logischer Schaltungen wieder zurückzugewinnen. Diese logischen Schaltungen gestatten die Parallelschaltung von mehreren Steuerschaltungen und mehreren Empfängerschaltungen auf einen einzigen Kanal, wobei die logischen Schaltungen das Arbeiten von nicht verwendeten Steuerungen und Empfängern verhindern.

Nachstehend werden Ausführungsbeispiele für die zentrale Befehlslogik und einen der Befehlsumsetzer für den Fall beschrieben, wo ein erster Übertragungskanal in Richtung von der zentralenen Befehlslogik zu dem Befehlsumsetzer zur übertragung einer Adresse an letzteren verwendet wird und anschließend, nach Empfang eines Quittungssignales,von dem der Adresse entsprechenden Empfänger derselbe Kanal zur übertragung numerischer Informationen verwendet wird und wo ein zweiter Übertragungskanal für die Richtung von dem der Adresse entsprechenden Befehlsumsetzer zu der zentralen Befehlslogik für die übertragung eines Quit tungssignales für die Nachricht auf letzterem

- 15 309844/1038

oder für die Wiederholung der Nachricht verwendet wird, in welchem Falle eine in der zentralen Befehlslogik vorgesehene logische Schaltung das an den Befehlsumsetzer abgegebene Signal mit dem von dem betreffenden Befehlsumsetzer wiederholten Signal vergleicht: Wenn die beiden Signale übereinstimmen, gibt die Befehlslogik einen Ausführungsbefehl oder übermittelt die Daten; wenn die beiden Signale sich voneinander unterscheiden, übermittelt die Befehlslogik einen neuen Befehl, der neuerlich von dem betreffenden Befehlsumsetzer wiederholt und mit dem abgegebenen Signal verglichen wird.

Der Dialog zwischen der Befehlslogik und den Befehlsumsetzern kann sich auch über eine einzige Verbindung abwickeln, was im Fall von Verbindungen über große Entfernung oder von Funkübertragungen, bei denen dann nur eine einzige Sendefrequenz notwendig ist, von Vorteil sein kann. Es muß folglich die Aussendung einer Nachricht blockiert werden, wenn der entsprechende Empfänger in Betrieb ist und umgekehrt muß dieser Empfänger blockiert werden, wenn von dem Sender des Organes oder des entsprechenden Umsetzers eine Nachricht übermittelt wird.

Die Fig. 4 bzw. 5 veranschaulichen ein erstes Ausführungsbeispiel der zentralen Befehlslogik bzw. eines der Befehlsumsetzer.

Die Befehlslogik nach Fig. 4 besitzt an ihrem rechnerseitigen Eingang einen Adressenpufferspeicher 69 und einen Peripherie-Adressendekoder 70, die beide mit dem Adressenleitervielfach des Rechners verbunden sind, sowie einen Datenpufferspeicher 72, der mit dem Datenleitungsvielfach 73 des Rechners verbunden ist. Sobald der Adressendekoder 70 in der empfangenen Adresse diejenige der Befehlslogik unter den Adressen anderer Peripheriegeräte des Rechners erkannt hat, überträgt er über

- 16 309844/1036

die Verbindung Jh einen Speicherbefehl an die Speicher 6$ und 72 und an eine Steuerlogik 75, welcher Speicherbefehl die Auswertung der Information durch die Befehlslogik aus?· löst.

Ein Sender 76 gibt Signale an eine Leitung 77 ab, die mit allen Befehlsumsetzern verbunden ist. Ein Empfänger 78 empfängt von einer mit allen Befehlsumsetzern verbundenen Leitung 79 die von diesen Befehlsumsetzern rückübermittelten Signale.

Ein Vergleicher 80, dessen Ausgänge mit der Steuerlogik 75 verbunden sind, erhält einerseits über die Verbindung '81 von dem Empfänger 78 kommende Informationen, andererseits über die Verbindung 82 die über eine Torschaltung 83 von dem Pufferspeicher kommende Adresse, sowie über die Verbindung 84 die über eine Torschaltung 85 kommenden Daten des Speichers 72. Vom Ausgang des Empfängers 78 gelangt ein Informationssignal über die Leitung 86 in einen Serien/Parallel-Umsetzer 87, dessen Ausgänge einerseits mit der Steuerlogik 75» andererseits über die Verbindung 81 mit dem entsprechenden Eingang des Vergleichers 80 verbunden sind. Derselbe Ausgang des Empfängers 78 ist außerdem noch mit dem Eingang eines Paritätstfittprüfers 88 verbunden, der seinerseits mit der Steuerlogik

ist
75 verbunden/r Ein weiterer Ausgang des Empfängers ist über eine Leitung 89 nochmals mit dem Serien/Parallel-Umsetzer 87 verbunden und führt letzterem das Taktsignal.zu.

Die Adresse gelangt über die Verbindung 90 auf eine Torschaltung 91, die außerdem über eine Verbindung 92 den Adressenkode erhält und durch die Steuerlogik 75 über die Leitung 93 gesteuert wird, so daß sie, sofern sie durchlässig geschaltet ist, die Adresse über eine Verbindung 9M an einen Parallel/Serien-Umsetzer 95 weiterleitet. Ebenso gelangen die Daten über eine Verbindung 96 auf eine Torschaltung 97» die

- 17 30984A/1036

außerdem über eine Verbindung 98 den Datenkode erhält und über die Leitung 99 von der Steuerlogik 75 gesteuert wird, so daß sie, sofern sie durchgeschaltet ist, die Daten auf die Verbindung 9** gelangen läßt.

Außerdem enthält die Befehlslogik Organe analog zu jenen, die bereits im Zusammenhang mit Fig. 2 beschrieben wurden. Es handelt sich um einen Blockzähler 100, der über eine Leitung 101 Taktimpulse erhält und über eine Verbindung 102 bzw. eine Leitung 103 Impulszüge an den Parallel/Serien-Umsetzer 95 bzw. an den Sender 76 abgibt. Außerdem ist ein Paritätsbiterzeuger 104 vorgesehen.

Sobald die Befehlslogik nach Fig. 4 von dem Rechner eine Nachricht erhalten hat, verriegelt die Steuerlogik 75 den Eingang des entsprechenden Pufferspeichers, bis die Nachricht tatsächlich an den Befehlsumsetzer übertragen ist und schickt ein Signal "belegt" an den Rechner.

Die Steuerlogik 75 steuert dann die serielle Übertragung der Nachricht an den betreffenden Befehlsumsetzer; hierzu sind die betreffenden Torschaltungen 91 oder 97 durchlässig und der ParalleO/Serien-Umsetzer 95 erhält eine bestimmte Zahl von Taktimpulsen.

Dieser Parallel/Serien-Umsetzer 95 besteht entweder aus einem Pufferspeicher mit parallelen Eingängen und Serienausgang oder aus einem logischen Multiplexer, der wie ein elektrischer Schalter arbeitet, d.h. nacheinander im Takt der Taktimpulse der Steuerlogik die Bits der parallel Information abtastet. Die letzteie Lösung kann in bestimmten Fällen die wirtschaftlicheife sein.

üblicherweise werden die Bits mit dem höchsten Gewichtsoder Bewertungsfaktor am Anfang einer Seriennachricht über-

- 18 309844/1036

tragen, wobei über eine Leitung 105 ein Signal "Beginn" und über eine Leitung 106 eine Signal "Ende" hinzugefügt werden können, um die Empfangslogik zu vereinfachen. Außerdem kann zur Erhöhung der übertragungssicherheit ein durch den Paritätsbiterzeuger 104 geliefertes Paritätsbit am Ende der Nachricht vorgesehen sein.

Der Befehlsumsetzer nach Fig. 5 erhält über einen Empfänger 107 die bei 77 abgegebenen Nachrichten- der zentralen Befehlslogik. Der Empfänger 107 besitzt den gleichen Aufbau'wie der Empfänger 40 nach Pig. 3· An seinem Ausgang stehen auf einer Leitung 108 die Informationen und über eine Leitung 109 die Taktimpulse zur Verfügung.

Diese Leitungen 108 und 109 sind mit einem Serien/Parallel-Umsetzer 110 für die Daten und mit einem Serien/Parallel-Ümsetzer 111 für die Adresse verbunden. Außerdem sind sie mit einem Serien/Parallel-Umsetzer 112 für die Nachricht verbunden, der von einem Dekoder 113 gefolgt ist, welcher über eine Leitung 114 einen Befehl zum öffnen des Adressenregisters und über eine Leitung 115 einen Befehl zum öffnen des Datenregisters 110 abgibt, wobei in der Leitung 115 noch eine Torschältung 116 liegt, die außerdem über eine Leitung 117 eine Information "Adresse gut" von einem Speicher 118 erhält, der am Ausgang eines Vergleichers 119 angeordnet ist, welcher den Vergleich zwischen der Adresse der Nachricht und der Adresse des Befehlsumsetzers durchführt. Die Information "Adresse gut" wird gleichzeitig auch einer Steuerlogik 120 zugeführt. Diese erhält außerdem ein Signal von einem Paritätsprüfer 121, sowie über die Leitung 115 den Befehl für die Öffnung des Datenregisters. Der Dekoder 113 gibt über eine Leitung 122 ein Signal "Ausführung" ab, das der Steuerlogik 120 zugeführt wird und das die Übertragung der Informationen an einen Digital/ Analog-Wandler 123 auslöst, der über die Verbindung 124 mit dem Ausgang des Serien/Parallel-Umsetzers 110 verbunden ist

- 19 -30984471036

und über die Leitung 125 in analoger Form einen Befehl an das diesem Befehlsumsetzer zugehörige Stellglied, beispielsweise einen Schütz, abgibt.

Die Steuerlogik 120 steuert das Durchlässigschalten einer Torschaltung 126, die daraufhin die in 127 gespeicherte Adresse des Befehlsumsetzers auf die Verbindung 129 gelangen läßt; weiterhin schaltet die Steuerlogik 120 eine Torschaltung 128 durchlässig, die das Signal auf der Verbindung 12*i ebenfalls auf die Verbindung 129 gelangen läßt, die mit dem Eingang eines Parallel/Serien-Umsetzers 130 verbunden ist, dessen Ausgang mit einem Sender 131 verbunden ist, der über eine Leitung 132 Taktimpulse erhält und über eine Leitung 79 sendet. Der Parallel/Serien-Umsetzer 130 erhält außerdem ein Signal "Beginn der Nachricht" über die Leitung 133, ein Signal "Ende der Nachricht" über die Leitung 13^ und ein in dem Paritätsbiterzeuger 135 erzeugtes Paritätsbit.

Je nach zugelassener Komplexität und angestrebter Sicherheit sind mehrere Arbeitsweisen möglich.

Der Befehlsumsetzer, der eine seiner Adresse entsprechende

Nachricht erhält, kann sich zunächst einmal in einen Zustand

er
schalten, in dem/für die neuen Daten empfangsbereit ist, die ihm unmittelbar anschließend von der zentralen Befehlslogik übermittelt werden.

Der Befehlsumsetzer kann sich darüber hinaus nicht nur empfangsbereit schalten, sondern auch an die zentrale Befehlslogik ein Signal "bereit" abgeben. In diesem Augenblick übermittelt die zentrale Befehlslogik die Nachricht "Daten".

Der Befehlsumsetzer kann sich auch in Datenempfangsbereitschaft schalten und an die zentrale Befehlslogik seine Adresse übermitteln. Wenn diese mit der im Register der zentralen Be-

- 20 309844/1036

fehlslogik gespeicherten Adresse übereinstimmt, findet Datenübertragung statt; falls dies nicht der Fall ist, wird die Adresse solange wiederholt, bis eine vollständige Übereinstimmung zwischen den beiden Adressen erzielt ist. Wenn die Übereinstimmung nach Ablauf einer vorbestimmten Zeit nicht erzielt ist j übermittelt die Steuerlogik 75 (Pig. ¹O ein Alarmsignal an den Rechner. Diese Lösung besitzt eine sehr große Sicherheit; es besteht keine Gefahr, daß infolge eines Übertragungsfehlers ein Befehl an ein anderes als das gewünschte Stellglied übertragen wird.

Als Beispiel wird diese letztere Möglichkeit, die die aufwendigste ist, beschrieben. .

Am Anfang einer Nachricht "Adresse" dienen ein oder zwei Bits zum Sperren der Datenregister 110 aller Datenumsetzer und zum öffnen der Adressenregister 111 aller Datenumsetzer. Am Ende der Nachricht "Adresse" setzt der Befehlsumsetzer, dessen Adresse mit derjenigen der Nachricht übereinstimmt, ein Flip-Flop auf Eins, das die Rückübermittlung der Adresse dieses Befehlsumsetzers an die zentrale Steuerlogik freigibt (Torschaltung 126). Außerdem wird auch die Torschaltung 116 für das Datenregister 110 geöffnet.

Wenn die Adresse korrekt ist, übermittelt die zentrale Befehlslgik die Nachricht "Daten", die in das Datenregister 110 gelangt, welches (da es als Serien/Parallel-ümsetzer ausgebildet ist) die Umsetzung der Serieninformation in eine Parallelinformation vornimmt. Während dieser Zeit zählt ein nicht dargestellter Zähler die Zahl der an das Datenregister 110 gelangenden Taktimpulseji. Wenn diese Zahl korrekt ist, übermittelt der Befehlsumsetzer an die zentrale Befehlslogik eine Information "Nachricht erhalten". In diesem Augenblick ist es möglich:,, den gegebenen Befehl durch Übertragung seiner neuen Daten an den Digital/Analog-Wandler 123 auszuführen, der somit

309844/1036 " ²¹ '

einen Analogbefehl für das Stellglied liefert.

Es kann zweckmäßig sein, an den Digital/Analog-Wandler 123 die neuen Daten nur auf einen Ausführungsbefehl hin zu übertragenj der von der zentralen Befehlslogik kommt, nachdem diese das Signal "Nachricht erhalten" erhalten hat.

um die Sicherheit zu erhöhen, kann die Nachricht "Daten" von dem Befehlsumsetzer vermittels der Torschaltung 128 an die zentrale Befehlslogik rückübertragen werden und dort mit der vorher übertragenen Nachricht "Daten" verglichen werden. Wenn die beiden Nachrichten übereinstimmen, wird ein Ausführungsbefehl übertragen. Wenn sie nicht übereinstimmen, wird eine neue Nachricht an den Befehlsumsetzer übertragen, der sie zur Verifizierung wieder rücküberträgt.

Die Einführung eines Paritätsbits in die Nachricht verfolgt denselben Zweck der Erhöhung der übertragungssicherheit. Hierzu wird die Summe aller zu übertragenden Bits plus des Parität sbits im Falle einer geraden Parität überprüft. Diese Summe muß gleich Null sein. Wenn diese Bedingung beim Empfang nicht erfüllt ist, wird ein Signal "Fehler" abgegeben, das eine neue Übertragung auslöst. Für eine ungerade Parität muß die Summe gleich Eins sein.

Die Fig. 6 bzw. 7 veranschaulichen eine zentrale Befehlslogik bzw. einen der Befehlsumsetzer in einem zweiten, vereinfachten Ausführungsbeispiel. Die Bezugsziffern für das Ausführungsbeispiel nach den Fig. 4 bzw. 5 wurden für die analogen Organe beibehalten.

Bei der Ausführungsform der zentralen Befehlslogik nach Fig. 6 gelangt die von dem Rechner kommende Information in einen Pufferspeicher 136, der bei Erhalt eines Speicherbefehles

' - 22 309844/1036

über die Leitung 137 vom Rechner die Information über eine Torischaltung 138 an einen Parallel/Serien-Umsetzer 95 weiterleitete Die Adresse zur Unterscheidung der Befehlslogik von anderen' Peripheriegeräten des Rechners gelangt in einen Dekoder 139·.

Die Steuerlgik 75 kann über eine Verbindung l40 und eine in dieser Verbindung liegende Torschaltung l4l Befehle abgeben.

Der Ausgang des Registers 87 (Serien/Parallel-Umsetzer) ist über die Verbindung 8l mit einem Dekoder 142 verbunden, der an die Steuerlogik die Signale "bereit" über die Leitung 143 und "Nachricht ausgeführt" über die Leitung 144 abgeben kann.

In.der Ausführungsform des Befehlsumsetzers nach Fig. 7 erhält, ein Serien/Parallel-Umsetzer 145 über Leitungen IO8 und 109 die Aus gangs signale des Empfängers 107.. Der Ausgang dieses Registers 145 ist über eine Verbindung 146 mit dem Eingang eines Dlgital/Analog-Wandlers 123_s einem Paritätsprüfer

von und einem Adressendekoder 148 verbunden, der/einem Speicher oder einem Flip-Flop 149 gefolgt ist, dessen Ausgang mit der Steuerlogik 120 verbunden ist. Der Dekoder 148 wird von der= Steuerlogik 120 über die Leitung ISO gesteuert, über eine Leitung 151 erfolgt die Rückstellung bzw. Löschung des Speichers 149.

Die Ausgangsleitungen 108 und 109 des Empfängers sind außer dem mit einem Serien/Parallel-Umsetzer 152 verbunden, der über eine Leitung 153 ,von der Steuerlogik 120 gesteuert wird. Auf, den Serien/Parallel-Umsetzer 152 folgt ein Dekoder 154, der über eine Leitung 155 ein Adressensignal und über eine Leitung 156 ein Ausführungssignal an die Steuerlogik 120 abgibt.

Diese Steuerlogik vermag eine Torschaltung 157 durchzuschal ten, die dann von dem Block 158 ein Signal "bereit" an den

309844/103 6 - 23

Sender 131 gelangen läßt; außerdem kann die Steuerlogik 120 eine Torschaltung 159 durchlässig schalten, die dann ein von dem Block l60 kommendes Signal "Nachricht ausgeführt" ebenfalls an den Sender 131 gelangen läßt. Die Steuerlogik 120 kann weiterhin über die Leitung 162 einen Sperrbefehl für das Register 145 und über die Leitung 163 einen Preigabebefehl für den Digital/Analog-Wandler 123 abgeben.

Dieser Aufbau mit einer Rückmeldung von dem Befehlsumsetzer an die zentrale Steuerlogik stellt den Mindestaufwand dar für eine gewisse Auswertungssicherheit durch eine Kontrolle des richtigen Empfangs der Nachrichten mittels der Paritätsbits und durch eine Gegenkontrolle der Ausführung oder des guten Empfanges der Nachricht zufolge eines Signales "bereit", das in Verbindung mit der Adresse bedeutet, daß diese mit derjenigen des Befehlsumsetzers übereinstimmt und in Verbindung mit den Daten bedeutet, daß die letzteren normal empfangen wurden und zufolge eines Signales "Nachricht ausgeführt" nach Empfang des Ausführungsbefehles.

Eine Anordnung, bei der die zentrale Befehlslogik Befehle an die Befehlsumsetzer abgeben würde, ohne daß Informationen von dem Befehlsumsetzer an die Befehlslogik zurückübertragen werden, würde zu einem "blinden" Betrieb führen. Es wäre möglich, daß Befehle, Adressen oder Daten von dem Befehlsumsetzer nicht berücksichtigt werden würden, ohne daß die Befehlslogik hiervon etwas bemerken würde.

Die Arbeitsweise ist folgende: In dem Pufferspeicher 136 wird die Adresse eines Befehlsumsetzers eingespeichert. Die Steuerlogik 75 gibt an den Rechner über eine Leitung 164 die Information "belegt", schaltet die Torschaltung 138 durchlässig und gibt an den Blockzähler 100 den Befehl zur Durchführung der Parallel/Serien-Umsetzung durch den Umsetzer 95, und demzu-

- 24 309844/1036

folge der Übermittlung der Nachricht "Adresse" an die Befehlsumsetzer.

Das Register 145 der Befehlsumsetzer wird entsperrt; es bringt daher die empfangene Adresse in Paralleldarstellung. Der Paritätsprüfer 147 prüft die Parität und benachrichtigt die Steuerlogik 120, falls die Parität unzutreffend ist, woraufhin die Steuerlogikjl20 gegebenenfalls die Abgabe eines Alarmsignales an die Befehlslogik bewirkt. Außerdem sperrt die Steuerlogik 120 den Adressendekoder 148. Wenn die Parität zutreffend ist, wird die Adresse dekodiert, und zwar durch überprüfung, ob die geforderte Adresse derjenigen des betreffenden Befehlsumsetzers entspricht. Zutreffendenfalls wird der Speicher oder das Flip-Flop 149 in den Zustand Eins gebracht und nur dann auf Null zurückgestellt, wenn die Nachricht ausgeführt ist.'Der Zustand Eins des Speichers 149 bewirkt durch Durchlässigschalten der Torschaltung 157 die Abgabe des Signales "bereit" an die zentrale Befehlslogik.

Dieses Von der Befehlslogik empfangene und dekodierte Signal "bereit" löst über die Steuerlogik 75 die Anforderung der Daten von dem Rechner über die Leitung 175 aus oder aber, wenn der Rechner wie im Fall der Ausführungsform nach Fig. über eine Leitung "Daten" und demzufolge die Befehlslogik über einen Datenzwischenspeicher verfügt, löst dieses Signal das Durchlässigschalten der Torschaltung 97 für die Daten aus, wodurch den Daten der Zutritt zu dem Umset-zer 95 freigegeben wird. Sobald die Daten in dem Pufferspeicher 136 gespeichert sind, wird die Torschaltung durchlässig geschaltet und die Daten werden an den Befehlsumsetzer auf dieselbe Weise übermittelt, wie dies vorher mit der Adresse geschah.

Der Befehlsumsetzer empfängt die Daten in dem Register und überprüft die Parität. Wenn sie zutreffend ist, sperrt die Steuerlogik 120 den Zugang zu dem Register 145 und gibt

309844/1036

- 25 -

den Zugang zu dem kleinen Register 152 frei, das die Befehle (zwei bis drei Bit) aufnimmt. Das Signal "bereit" wird an die Befehlslogik abgegeben. Sein Empfang und seine Dekodierung bewirken die Aussendung des Ausführungsbefehles durch die Steuerlogik 75 der zentralen Befehlslogik. Dieser Befehl wird von dem kleinen Register 152 des Befehlsumsetzers empfangen. Wenn die Parität zutreffend ist, wird der Ausführungsbefehl über die Steuerlogik 120 ausgeführt, die die Parallelbeschikkung des Registers 145 mit den Informationen auslöst, welches Register die Daten in einen nicht dargestellten, dem Digital/ Analog-Wandler 123 zugeordneten Zwischenspeicher überführt, wobei das Ausgangssignal des Digital/Analog-Wandlers 123 den von dem Rechner adressierten Wert der Sollgröße in Form einer Spannung oder eines Stromes wiedergibt.

Das Signal "Nachricht ausgeführt" wird der zentralen Befehlsigik übermittelt, die in ihren Ausgangszustand gebracht wird. Das über die Leitung 164 übertragene Signal "belegt" wird wieder zu Null gemacht; in dem Befehlsumsetzer wird der Adressenspeicher 149 wieder auf Null gebracht und das Register 145 entriegelt. Ein neuer Befehl für eine andere Größe kann ausgeführt werden.

Das Prinzip der Anordnung besteht darin, daß jeder Nachrichtenübertragung der Befehlslogik eine Antwort des Befehlsumsetzers entsprechen soll (z.B. "bereit" oder "Nachricht ausgeführt"). Wenn diese Antwort nicht vorliegt, wird die Nachricht nach einer bestimmten Wartezeit wiederholt.

Auf diese Weise wird eine Garantie für einen Betrieb mit hoher Sicherheit bei gleichzeitig relativ geringer Komplexität erreicht. Um absolute Sicherheit zu erreichen, muß - wie vorstehend bereits erläutert wurde - ein System mit Rückmeldung und überprüfung der Übereinstimmung der übermittelten und empfangenen Nachrichten vor übergang auf den nächsten Betriebsvorgang verwendet werden.

309844/1036 " ²⁶ "

2316682

In Fig. 8 ist eine Ausführungsform eines Registers zur Umsetzung einer an den Eingängen 166 in Parallelform ankom- ; menden Information in eine an einem Ausgang 167 zur Verfü- . gung stehende Serieninformation dargestellt. Das Register oder der Parallel/Serien-Umsetzer ist mit einem Paritätsbit erzeuger, ausgestattet und wird durch einen in Fig. 9 dargestellten Blockzähler gesteuert, der über den Eingang 168 Taktimpulse erhält und am Ausgang I69 Impulszüge oder Blöcke liefert. Das gewählte Beispiel kann die Anordnung aus Register 56 * Parität sbit erzeuger 60 und Blockzähler 58 in Fig. 3 sein.

Das Register setzt sich aus einer bestimmten Anzahl von Stufen 170 zusammen, die einerseits über die Leitung 17I die über den Ausgang I69 von dem Blockzähler abgegebenen Impulszüge und andererseits über die Leitungen 172 die Paralielinformation erhalten, wenn über die Leitung 173 ein Befehl zur Parallelübertragung anliegt.

Das Paritätsbit wird am Ausgang eines EXCLUSIV-ODER-Gliedes nk gewonnen, das an seinem einen Eingang 175 ein Signal erhält, das für eine gerade Parität gleich Null und für eine ungerade Parität gleich Eins ist, und an seinem anderen Eingang 176 das Ausgangssignal eines EXCLUSIV-ODER-Gliedes 177 erhält, das seinerseits mit seinen Eingängen mit den Ausgängen zweier weiterer EXCLUSIV-ODER-Glieder verbunden ist usw., bis herab zu den EXCLUSIV-ODER-Gliedern , deren Eingänge mit den Verbindungen zwischen den Stufen 170 verbunden sind. '

Der Blockzähler nach Fig. 9 setzt sich aus einer bestimmten Anzahl von Stufen 178 zusammen, die miteinander über eine Leitung 179 und ein NOR-Glied I80 in Schleife geschaltet sind und den Übertragungsbefehl über die Leitung 173 erhalten. Ein Übertragungsbefehl kommt über die Leitung-181 an und ein Signal "Übertragung läuft" wird von einem RS-Flip-Flop I83 abgegeben

- 27 309844/1036

an ein UND-Glied 184, das am Ausgang des Registers nach Fig.8 liegt, sowie an eine Speicheranordnung I85, die über die Leitung 186 einen Speicherbefehl erhält und den Übertragungsbefehl an die Leitung 173 und über ein Flip-Flop I87 ein Überprüfungssignal 188 abgibt.

Wie bereits erwähnt, gibt ein durch das übertragungsssignal auf der Leitung I8I in den Zustand Eins gebrachtes RS-Flip-Flop 189 die Taktimpulse auf der Leitung I69 frei und sobald die Zahl der gewünschten Bits in einer Torschaltung 190 dekodiert ist, kippt das Flip-Flop I89 in den Zustand Null zurück und sperrt die Taktimpulse auf der Leitung I68.

309844/1036

Claims (4)

1. DVsl-l.-i Dipl o->c ρ bl. Gf&

   .D£t:-:c: i^--tiSKY «*

   FAir;,rANWALT ' : .3.4.1973

   8ÄBflchan2l - GöitSwid*, SI · 7446-IV/He.

   Societe Generale de Constructions Electriques et Meeaniques

   (ALSTHOM)

   Patentansprüche: -

   IJ Anordnung zur rechnergesteuerten Fernabfrage von mittels Meßwertaufnehmerη erhaltenen Daten und zur rechnergesteuerten Betätigung von auf eine Regelstrecke einwirkenden Stellgliedern, wobei jedem Meßwertaufnehmer ein Datenumsetzer mit einem Analog/Digital-Wandler, dessen Analogeingang mit den Meßwertaufnehmern verbunden ist, und einer Logikanordnung zum Informationsaustausch mit dem Rechner zugeordnet ist, und wobei jedem Stellglied ein Befehlsumsetzer mit einer Logikanordnung zum Informationsaustausch mit dem Rechner und einem Digital/Analog-Wandler₃ dessen Analogausgang mit dem Stellglied verbunden ist, zugeordnet ist, und dem Rechner eine zentrale Datenabfragelogik und eine zentrale Befehlslogik zugeordnet sind, wobei die zentrale Datenabfragelogik mit allen Datenumsetzern über einen oder zwei allen Datenumsetzern gemeinsame. Kanäle verbunden ist, und die zentrale Befehlslogik mit allen Befehlsumsetzern über einen oder zwei allen Befehlsumsetzern gemeinsame Kanäle verbunden ist, und die Verbindungen zwischen der zentralen Datenabfragelogik und den Datenumsetzern, sowie diejenige zwischen der zentralen Befehlslogik und den Befehlsumsetzern einen Informationen und Taktimpulse übertragenden Sender.und einen durch die Taktimpulse synchronisierten Empfänger mit mindestens einem Serien/Parallelumsetzer für die Informationen enthalten, dadurch ge-

   309844/1036 -2-

   kennzeichnet, daß die zentrale Datenabfragelogik (13) neben Einrichtungen zur Abgabe einer Adressennachricht an die Datenumsetzer (6) Einrichtungen zur Übermittlung eines Befehls an diese Datenumsetzer (6) zur übertragung ihrer Daten an die zentrale Abfragelogik (13) enthält und daß diese letzteren Einrichtungen in Abhängigkeit von dem Empfang einer Antwort des betreffenden Datenumsetzers auf die Adressennachricht in dem Empfänger arbeiten.
2. 2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die zentrale Befehlslogik (I¹O neben Einrichtungen zur Abgabe einer Adressennachricht an die Befehlsumsetzer (10) Einrichtungen zur Übermittlung einer Informationsnachricht an diese Befehlsumsetzer enthält, welche letzteren Einrichtungen in Abhängigkeit von dem Empfang einer Antwort des betreffenden Befehlsumsetzers auf die ihm übermittelte Adressennachricht in dem Empfänger arbeiten.
3. 3. Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß jeder Befehlsumsetzer (10) Einrichtungen zur Wiederholung der empfangenen Informationsnachricht gegenüber der zentralen Befehlslogik (14) besitzt, und letztere (14) Einrichtungen zur überprüfung der Übereinstimmung zwischen der von ihr abgegebenen und der ihr wiederholten Informationsnachricht und zur Abgabe eines übereinstimmungssignales besitzt, und daß Jeder Befehlsumsetzer (10) Übertragungseinrichtungen besitzt, die Befehle an das entsprechende Stellglied übertragen und in Abhängigkeit von dem Übereinstimmungssignal arbeiten.
4. 4. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Datenumsetzer (6) mit einstellbaren Grenzwertschaltungen versehen sind,die die Überschreitungen der Grenzwerte durch die gemessenen Größen feststellen und ein Alarmsignal abgeben. .' - 3 -

   309844/1038

   »> ■

   Anordnung nach Anspruch 1, dadurch gekennzeichnet,: daß die Befehlsumsetzer (10) drei Serien/Parallel-Umsetzer für die Von der zentralen Befehlslogik empfangenen Nachrichten enthalten, nämlich einen ersten Serien/Parallel-Ümsetzer* für die Adresse, einen zweiten Serien/Parallel-Umsetzer für'die Informationen und einen dritten Serien/Parallel-Umset,zer^:, gefolgt von einem Dekoder, der Signale für das öffnen des ersten und des zweiten Registers und Signale für die Ausführung der von der zentralen Steuerlogik erhaltenen Befehle abgibt. ^: - _.-.....

   Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß mindestens bestimmte Datenumsetzer (6) mit Einrichtungen zur Abgabe und übertragung eines Befehls an einen anderen Datenumsetzer zur übertragung der in letzterem enthaltenen Informationen an die zentrale Datenabfragelogik (13) versehen sind und daß diese Einrichtungen durch das Ende der von dem sie enthaltenden Datenumsetzer übertragenen Nachricht auslösbar sind.

   309844/1036