DE2307325C3

DE2307325C3 - Schichtschaltung mit mindestens einem Lotpodest zum Anlöten von Halbleiterbausteinen

Info

Publication number: DE2307325C3
Application number: DE19732307325
Authority: DE
Inventors: Friedrich Dipl.-Ing. 8031 Gilching; Stein Christian Dipl.-Ing. 8000 München Krieger
Original assignee: Siemens AG
Current assignee: Siemens AG
Filing date: 1973-02-14
Publication date: 1976-04-08

Description

Die Erfindung betrifft eine Schichtschaltung mit mindestens einem Lotpodest zum Anlöten von Halbleiter-Bausteinen in Flip-Chip-Technik nach dem Wiederauflchmelzverfahren, dessen Grundfläche am Ende einer Leiterbahn durch eine quer auf der Leiterbahn liegende Schicht aus nicht verzinnbarem Material abgegrenzt ist.

Das Anlöten von Halbleiterbausteinen in Schichtfcchaltungen nach dem Wiederaufschmelzverfahren erfordert an den Stellen der Verdrahtung, an denen die Anschlußpunkte der Halbleiterbausteine zu liegen kommen, gleichmäßig geformte Lotpodeste von bestimmter Fläche und Höhe. Werden diese Lotpodeste durch Verzinnen im Schwall- oder Tauchbad hergeittellt, so wird ihre Höhe und ihre Form durch die Abmessungen ihrer Grundflächen und durch die Oberflächenspannung des flüssigen Lotes bestimmt. Zur Herstellung gleichmäßig geformter Lotpodeste müssen daher ihre Grundflächen genau definiert werden, wobei die Form der Grundflächen nach Möglichkeit rund oder quadratisch sein sollte. Da die Breite der Lotpodeste durch die Breite der darunterliegenden Leiterbahnen bestimmt wird, besteht das wesentliche Problem darin, die am Ende der Leiterbahnen liegenden Lotpo- so deste zur Leiterbahn hin abzugrenzen.

Es sind bereits Schichtschaltungen bekanntgeworden, in denen die Grundflächen der Lotpodeste genau definiert sind.

So werden in der US-PS 34 29 040 Schichtschaltungen beschrieben, in denen die Leiterbahnen mit einer nicht verzinnbaren Schicht derart überdeckt werden, daß an den Leiterbahnenden quadratische Flächen abgegrenzt werden, auf denen sich beim Verzinnen gleichmäßig geformte Lotpodeste bilden. Aus der DT-OS 21 65 246 sind Schichtschaltungen bekannt, bei welchen die gesamten Anschlußbereiche der Halbleiterbausteine durch fest aufgebrachte Schablonen aus einem nicht verzinnbaren Material abgedeckt werden. Die Grundflächen der Lotpodeste werden durch ent- ⁶S sprechende Löcher in den Schablonen definiert.

In der Literaturstelle »IBM Technical Disclosure Bulletin«. Dezember 1968, Vol. 11, Nr. 7, S. 850, wird andererseits angegeben, wie die Grundfläche eines Lotpodests am Ende einer Leiterbahn durch eine Einschnürung der Leiterbahn abgegrenzt wird. Ähnliche Einschnürungen der Leiterbahnen sind auch aus der DT-OS 21 57 956 bekannt, wobei die Halspartien der Einschnürungen zusätzlich noch durch querliegende Dämme aus nicht verzinnbarem Material abgedeckt sein können.

Ferner werden in das DT-AS 20 44 494 Anschlußflächen zum Anlöten von Halbleiterbausteinen angegeben, die in zwei etwa quadratische über einen schmalen Steg miteinander verbundene Teilflächen aufgeteilt sind Auf den quadratischen Teilflächen bilden sich beim Verzinnen zwei gleichmäßig geformte Lotkuppen, wobei die innenliegende Kuppe als Anschlußfläche und die äußere als Lotreserve und zugleich als Meßpunkt dient

Das Überdecken der Leiterbahnen hat den Vorteil, daß die Leiterbahnen in ihrer vollen Breite unter der Überdeckung geführt werden. Als Nachteil ist jedoch der beschränkte Lotvorrat der Anschlußstellen anzusehen. Da bei jedem Austausch fehlerhafter Halbleiterbausteine zwangläufig Lot weggeschleppt wird und eine definierte Zufuhr neuen Lotes wegen der Kleinheit deT nebeneinanderliegenden Anschlußflächen nur unter äußerstem Aufwand möglich wäre, nimmt die Lotmenge der Lotpodeste mit jedem Austausch ab, wodurch das Anlöten neuer Halbleiterbausteine erschwert oder verhindert wird.

Die Einschnürung der Leiterbahnen hat den Vorteil, daß bei jedem Austausch eines Halbleiterbausteins Lot von der Leiterbahn über die Einschnürungsstelle zum Podest nachfließen kann und die Höhe der Lotpodeste auch nach mehrmaligem Austausch der Halbleiterbausteine gleich bleibt. Andererseits werden durch die Einschnürung der Leiterbahnen Engstellen geschaffen, die insbesondere bei Anwendung der Siebdrucktechnik zur Strukturherstellung Leiterbahnunterbrechungen begünstigen.

Aufgabe der Erfindung ist es, Schichtschaltungen mit Lotpodesten anzugeben, die unter Vermeidung der vorstehend beschriebenen Nachteile ein einwandfreies Anlöten der Halbleiterbausteine ermöglichen.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß in einer Schichtschaltung der eingangs erwähnten Art, die nicht verzinnbare Schicht die Leiterbahn nicht in ihrer vollen Breite überdeckt, so daß das Lot auf der Grundfläche des Lotpodests über einen schmalen Steg mit dem Lot auf der Leiterbahn verbunden ist.

Vorzugsweise wird durch die nicht verzinnbare Schicht eine quadratische Grundfläche abgegrenzt, deren Seitenlänge der Leiterbahnbreite entspricht.

Eine weitere bevorzugte Lösung ist dadurch gekennzeichnet, daß die nicht verzinnbare Schicht aus mit Methoden der Dickschichttechnik aufgedruckter Glaspaste besteht.

Mit der angegebenen Lösung ergeben sich die Vorteile, daß man mit einfachen Mitteln ohne Minderung des Querschnitts der Leiterbahnen genau definierte Grundflächen und gleichmäßig geformte Lotpodeste erhält und daß bei einem Austausch der Halbleiterbausteine Lot von der Leiterbahn über den schmalen nicht überdeckten Steg zum Lotpodest nachfließen kann.

An Hand der Zeichnungen soll die Erfindung näher erläutert werden.

F i g. 1 zeigt eine Draufsicht auf eine bekannte Schichtschaltung, in der auf einem Substrat 1 die

Grundflächen 3 der Lotpodeste durch eine quer auf den Leiterbahnen 2 liegende Schicht 4 aus nicht verzinnbarem Material abgegrenzt werden.

F i g. 2 zeigt eine Draufsicht auf eine ebenfalls bekannte Schichtschaltung, in der auf einem Substrat 1 die Grundflächen 3 der Lotpodeste durch eine Einschnürung 5 der Leiterbahnen 2 abgegrenzt werden.

F i g. 3 zeigt eine Draufsicht auf eine Schichtschaltung nach der Erfindung. Man erkennt auf einem nichtleitenden Substrat 1 die Leiterbahnen 2, an deren Enden die quadratischen Grundflächen 3 der Lotpodeste durch eine aufgedruckte Glasschicht 6 abgegrenzt sind.

wobei jede Leiterbahn 2 über einen schmalen Steg 7 mit der entsprechenden Grundfläche 3 verbunden ist.

F i g. 4 zeigt eine Seitenansicht der gleichen Schichtschaltung mit einem aufgesetzten Halbleiterbaustein, jedoch vor dem Erhitzen auf Löuemperatur. Man erkennt die auf dem Substrat 1 liegende Leiterbahn 2, deren Ende die quadratische Grundfläche 3 des Lotpodestes 8 bildet Die aufgedruckte Glasschicht 6 schnürt die auf der Leiterbahn 2 liegende Lotschicht 9 ein. Auf dem Lotpodest 8 ist die Anschlußfläche tu eines Halbleiterbausteins 11 angeordnet.

Hierzu 1 Blau Zeichnungen

Claims

Patentansprüche:

1. Schichtschaltung mit mindestens einem Loipodest zum Anlöten von Halbleiterbausteinen in Hip-Chip-Technik nach dem Wiederaufschmelzverfahren, dessen Grundfläche am Ende einer Leiterbahn durch eine quer auf der Leiterbahn liegende Schicht aus nicht verzinnbarem Material abgegrenzt ist, dadurch gekennzeichnet, daß die nicht vei^innbare Schicht (6) die Leiterbahn (2) nicht in ihrer vollen Breite überdeckt, so daß das Lot auf der Grundfläche (3) des Lotpodestes (8) über einen schmalen Steg (7) mit dem Lot (9) auf der Leiterbahn (2) verbunden ist "5

2. Schichtschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die nicht verzinnbare Schicht (6) eine quadratische Grundfläche abgrenzt, deren Seitenlänge der Leiterbahnbreite entspricht.

3. Schichtschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die nicht verzinnbare Schicht (6) aus mit Methoden der Dickschichttechnik aufgedruckter Glaspaste besteht.