[go: up one dir, main page]

DE2357376A1 - Mesa-thyristor und verfahren zum herstellen von mesa-thyristoren - Google Patents

Mesa-thyristor und verfahren zum herstellen von mesa-thyristoren

Info

Publication number
DE2357376A1
DE2357376A1 DE2357376A DE2357376A DE2357376A1 DE 2357376 A1 DE2357376 A1 DE 2357376A1 DE 2357376 A DE2357376 A DE 2357376A DE 2357376 A DE2357376 A DE 2357376A DE 2357376 A1 DE2357376 A1 DE 2357376A1
Authority
DE
Germany
Prior art keywords
substrate
diffusion
mesa
rings
thyristor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2357376A
Other languages
English (en)
Other versions
DE2357376B2 (de
DE2357376C3 (de
Inventor
Yorisada Kawakami
Masahiro Kuwagata
Kenichiro Nakamua
Masao Yamada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Publication of DE2357376A1 publication Critical patent/DE2357376A1/de
Publication of DE2357376B2 publication Critical patent/DE2357376B2/de
Application granted granted Critical
Publication of DE2357376C3 publication Critical patent/DE2357376C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/112Constructional design considerations for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layers, e.g. by using channel stoppers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00Subject matter not provided for in other groups of this subclass
    • H10P54/00

Landscapes

  • Thyristors (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Description

MATSUSHITA ELECTRONICS CORPORATION,
Kadoma City, Osaka Pref., Japan
"Mesa-Thyristor und Verjähren zum Herstellen von Mesa-Thyristoren"
Priorität: 17. November 1972; Japan;
Anmelde-Nr.: Sho 47-115836 (115836/1972)
Die Erfindung betrifft ein Verfahren zum Herstellen eines Thyristors vom Mesa-Typ und den Aufbau eines derartig hergestellten Thyristors. ...- .
Es sind Mesa-Thyristoren dieser Art bekannt, bei denen zwecks einer hohen Durchbruchsspannung längs des ümfanges des Substrates eine Mesa-Oberflache vorgesehen ist. Dieser Mesa-Bereich erzeugt leicht eine Inversionsschicht, d.h. einen Kanalbereich, wenn er durch dort absorbierte Natriumionen verunreinigt wird. Bei Thyristoren, deren P~N-übergang nahe diesen Flächen ausgebildet ist,ermbglLdit . eine solche Inversionsschicht Kriech-
durch die Inversionsschicht ströme, die/über diese P-N-Verbindungsstelle fließen können,und macht es schwer , die angestrebte hohe Durchbruchsspannung zu er-.reichen. Dieser Nachteil von Inversionsschichten tritt besonders
.409824/0715
dann in Erscheinung, wenn Halbleitersubstrate von sehr hohem spezifischem Widerstand zur Herstellung von Thyristoren hoher Durchbruchsspannung verwendet werden.
Es ist daher Aufgabe der Erfindung, einen Mesa-Thyristor und allgemein/
/ ein Verfahren zum Herstellen von Mesa-Thyristoren aufzuzeigen, bei dem diese Nachteile vermieden sind.
Diese Aufgabe wird erfindungsgemäß im Prinzip dadurch gelöst, daß am Umfang des Halbleitersubstrats ein Ring oder mehrere Ringe höherer Dotierung ausgebildet wird bzw. werden, durch welche(n) die Bildung solcher Inversionsschichten vermieden wird,
Einzelheiten der Erfindung ergeben sich aus-den Ansprüchen und der nachfolgenden Beschreibung.
Die Erfindung wird im folgenden an Hand schomatischer Zeichnungen an einem Ausführungsbeispiel näher erläutert.
Fig.la zeigt die Draufsicht auf ein Halbleitersubstrat zur Herstellung eines Thyristors,
Fig.Ib zeigt das Schnittbild dieses Substrats längs der Linie Ib-Ib nach Fig. la,
Fig.2 bis 7 zeigen in Schnittbildern die einzelnen Verfahrensschritte zum Herstellen des erfindungsgemäßen Thyristors.
mm *3 ·»
A09824/0715
Die Fig. la und Ib zeigen ein Halbleitersubstrat 1, beispielsweise ein Siliciumsubstrat, vorbestimmter Leitfähigkeit, beispielsweise vom N-Leitfähigkeitstyp.durch geringe Dotierung mit Phosphor. Anschließend werden Ringe von tief eindiffundierten Bereichen 2 und 3 des gleichen Leitfähigkeitstyps wie das Substrat, jedoch von höherer Dotierung auf beiden Oberflächen des Substrates 1 ausgebildet. Diese Diffusionsbereiche werden durch dichtes Eindiffundieren von Phosphor als Störstoff erzeugt, so daß hochdotierte N+-Ringe . entstehen. Die Ringe werden so ausgeformt, daß sie die wesentlichen Teile des Thyristors umschließen, und zwar mindestens auf einer Oberfläche des Substrates. Bei der Massenproduktion werden diese Ringe vorzugsweise rechteckförmig ausgestaltet und sie hängen an der Längs- und Breitseite zusammen und bilden so eine Art Gittermuster, wie dies in Fig. la strichpunktiert dargestellt ist.
Anschließend werden nach Fig. 2 im gesamten, Bereich der beiden Oberflächen des Substrates 1 dünne·flache Diffusionsschichten 4 und 5 vom P-Leitfähigkeitstyp ausgebildet, d.h. also vom entgegengesetzten Leitfähigkeitstyp wie das Substrat 1,und zwar durch Eindiffundieren von Bor als Störstoff.
Dann verdol nach Fig. 3 in diese P-Leitfähigkeitsbereiche 4, 5, die durch die Ringe 2 und 3 hoher Dotierung umschlossen sind, N-Leitfähigkeitsbereiche 6, 7 bzw. 8,-/9 eindiffundiert, und zwar durch Diffusion von Phosphor. Damit ist dann der Diffusionsprozeß im Substrat abgeschlossen.
409824/0715
- 4 Durch eine elektrolose bzw. stromlose oder elektrodenlose Nickelgalvanisierung (electroless nickel plating) werden die erste Anode Io, das Gitter 11 und die zweite Anode 12 als Elektroden aufgebracht, wie dies Fig. 4 zeigt.
Dann werden durch einen bekannten Mesa-Ätzvorgang unter Verwendung bekannter Photowiderstandsmasken Teile der hochdotierten Ringe 2 und 3 Mesa-geätzt, wie dies Fig. 5 zeigt, so daß Mesa-Nuten 13 und 14 entstehen, durch welche die Umfangsrandlinien
* 41 und 51 des P-N-Übergangs 42 und 52 freigelegt werden, welche zwischen dem Substrat 1 und dem Diffusionsbereich 4 und zwischen dem Substrat 1 und dem Diffusionsbereich 5 gebildet sind. Es ist wichtig, daß die Tiefe dieser Mesa-geätzten Nuten 13 und 14 so gesteuert wird, daß sie nicht die Diffusionsfront, d.h. die innersten Flächen der Ringe 2 und 3, überschreiten und so der Ring oder die Ringe der hochdotierten Kanaleinschnittsbereiche 2 und 3 am Boden der Mesa-geätzten Nuten 13 und 14 im Substrat 1 verbleiben.
Anschließend werden dann Isolationsschichten 15 bzw. 16 aufgebracht, beispielsweise ein Siliciumdioxidfilm zum Abdecken der Mesa-geätzten Nuten 13 und 14 nach einem bekannten Verfahren zum Ausbilden von Passivierungsbelägen.
Schließlich wird das Substrat noch längs der Mittellinien der Mesa-geätzten Nuten 13 und 14 nach einem bekannten Verfahren "markiert", beispielsweise durch Einritzen mit einem Diamahtgriffel oder durch einen Laser-Griffel, d.h. durch Eingravie-
- 5 409824/07 1*5
ren eines feinen Ritzes mit einem sehr dünnen starken Lichtstrahl einer Laser-Einrichtung. Dann wird das Substrat längs der Schnittebenen X-X nach Fig. 6 in die einzelnen Thyristorelementstücke nach Fig. 7 zerschnitten.
Der auf diese Weise hergestellte Thyristor nach Fig. 7 besitzt damit zwei Ringe 2 und 3 von hochdotierten N+-Bereichen in der ümfangsflache 17 des Substrates 1.
Die vorteilhaften Eigenschaften eines solchen Thyristors sind folgende:
Selbst wenn Natriumionen oder andere Stoffe in der Umfangsoberflache 17, längs welcher der Substratkörper offen ist, absorbiert werden, werden in den hochdotierten Bereichen 2 und 3 keine unerwünschten Inversionsschichten erzeugt. Damit wird eine unerwünschte Verbindung über die P-N-übergange. 42 und 52 durch diese Inversionsschichten wirksam verhindert, und zwar durch diese hochdotierten Ringe 2 und 3, so daß keine Kriechstxöme zwischen diesen P-N-übergängen 42 und 52 entstehen. Auf diese Weise wird eine hohe Durchbruch-Sperrspannung erreicht.
Durch die Isolationsschichten 15 und 16 werden darüberhinaus die freiliegenden Endkanten 41 und 51 der P-N-Übergänge42 und 52 gegen mögliche Verunreinigungen ausreichend-geschützt,-wodurch eine Stabilisierung des Betriebes eines solchen Thyristors erreicht wird.
409824/0715
Obwohl in dem obigen Ausführungsbeispiel ein Thyristor mit zwei parallelen hochdotierten Ringen am Umfang gezeigt ist, ist es auch möglich, einen einwandfreien Betrieb mit nur einem einzigen Ring zu erreichen. Ein solcher einziger Ring kann das Siliciumsubstrat vollständig durchdringen oder auch nicht.
Die wichtigste Wirkung des hochdotierten Riyiges ist, daß dieser an der freiliegenden Umfangsflache des Substrates ausgebildet ist,und daß die Leitfähigkeit dieses Ringes vom gleichen Typ wie diejenige des Substrates ist, die Störstoffkonzentration des Ringes jedoch wesentlich höher gewählt ist als diejenige des Substrates.
Die Anwendung der Erfindung ist nicht- auf Doppelrichtungs-Thyristoren, d.h. auf symmetrische Siliciumschalter, eingeschränkt, wie dies das· Ausführungsbeispiel zeigt,■ sondern- sie ist auch anwendbar auf andere Thyristoren, beispielsweise Wechselstrom-Briodenschalter, Gitter-Abschaltschalter-, siliciumgesteuerte Schalter, lichtaktivierte Schalter und so weiter.
Patentansprüche
9824/0715

Claims (7)

Ansprüche
1. J Mesa-Thyristor, gekennzeichnet durch ein Silieiumsubstrat (1) eines ersten vorbestimmten Leitfähigkeitstyps (z*B. N-Typ), zwei Oberflächendiffusionsschichten (4, 5) entgegengesetzten Leitfähigkeitstyps {z.B. P-Typ), weitere ausgewählte Diffusionsbereiche (6, 7, 8, 9) in diesen Oberflächendiffusionsschichten (4, 5) vom gleichen Leitfähigkeitstyp wie das Sü±ciumsubstrat, vorbestimmten Teilen dieser Diffusionsbereiche zugeordnete Elektroden (lo, 11, 12), Mesa-geätzte Umfangsflachen (13, 14) und einen oder mehrere Ringe (2, 3) hoher Dotierung vom gleichen Leitfähigkeitstyp wie das Substrat (1) (z.B. N ), jedoch mit einer höheren Störstoffkonzentration als die des Substrats, wobei dieser Ring bzw. diese Ringe am Umfang des Substrates ausgebildet ist bzw. sind.
2. - Thyristor nach Anspruch 1, dadurch gekennzeichnet, daß■■-der Ring (2, 3) hoher Dotierung nur auf einer Oberfläche des
Siliciumsubstrates ausgebildet ist.
3. Thyristor nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Ring hoher Dotierung das Siliciumsubstrat durchdringt.
4. Verfahren zum Herstellen eines Mesa-Thyristors, insbesondere eines Thyristors nach einem der Ansprüche 1 bis 3, bei dem auf beiden Seiten eines Siliciumsubstrates durch Diffusion
409824/0715
eines Störstoffes, beispielsweise Bor, Diffusionsbereiche entgegengesetzten Leitfähigkeitstyp . erzeugt werden, in denen durch weitere Diffusion anderer Störstoffe, beispielsv/eise Phosphor, weitere Diffusionsbereiche vom gleichen Leitfähigkeitstyp wie das Siliciumsubstrat erzeugt werden und bei dem schließlich in vorbestimmten Bereichen dieser Diffusionsbereiche Elektroden ausgebildet werden und der Umfangsteil der einzelnen Thyristorelemente einem Mesa-Ätzvorgang unterworfen wird und das SiIi-/ ciumsubstrat schließlich in die einzelnen Thyristorelemente zerschnitten wird, dadurch gekennzeichnet, daß durch dichte und tiefe Diffusion eines Störstoffes (z.B. Phosphor) von mindestens einer Oberfläche des SDicäumsubstrates aus im Bereich des Umfangs des Thyristorelements ein oder mehrere Ringe (2, 3) hoher Dotierung vom gleichen Leitfähigkeitstyp (z.B. N ) wie das Substrat (1) ,jedoch von größerer Konzentration als der des Substrats ausgebildet wird bzw. werden.
5. Verfahren zum Herstellen eines Mesa-Thyristors, insbesondere eines Thyristors nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß auf mindestens einer Oberfläche eines SiIicjumsubstrates durch Diffusion eines ersten Störstoffes (z.B.
Phosphor) in ringförmigen Bereichen ein oder mehrere Ringe hoher
(z.B. N+)
Dotierung vom gleichen Leitfähigkeitstyp/wie das Substrat, jedoch mit einer Störstoffkonzentration größer als der des Substrats erzeugt wird bzw. werden·, daß dann ein anderer Störstoff (z.B.
Bor), der über
409824/0715
beiden, vorzugsweise beiden gesamten, Oberflächen des Substrates (1) eine gegenüber dem ersten Störstoff entgegengesetzte Leitfähigkeit erzeugt, eindiffundiert wird, so daß zwei Lagen von entgegengesetztem Leitfähigkeitstyp (z.B. P) verglichen mit dem Substrat erzeugt werden kann, daß dann ein Störstoff (z.B. Phosphor) zur Erzeugung des gleichen Leitfähigkeitstyps (z.B. N) wie das Substrat an vorbestimmten Stellen in dem durch den bzw. die Ringe umschlossenen Bereich auf mindestens einer dieser Oberflächenschichten eindiffundiert wird zur Bildung von Diffusionsbereichen gleichen Leitfähigkeitstyps (z.B. N) wie das Substrat, daß Elektroden in "vorbestimmten Bereichen dieser Diffusionsbereiche ausgebildet werden, daß das Substrat in vorbestimmten Teilen des bzw. der Ringe Mesa-geätzt wird zum Ausbilden einer oder mehrerer Mesa-Nuten (Ij5* 1^·)» die an ihrem Boden die Diffusionsbereiche des bzw. der Ringe (2, J5) enthalten, und daß das Substrat längs dieser Mesa-Nuten zur Bildung der einzelnen Thyristorelemente mit den Ringen (2, 3) längs ihrer Umfangsoberflache (17) zerschnitten wird.
6. Verfahren nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß die als Diffusionsbereiche ausgebildeten Ringe durch Diffusion nur von einer Seite des Substrates aus ausgebildet werden.
7. Verfahren nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß die durch die Diffusionsbereiche gebildeten Ringe das Substrat vollständig durchdringen.
409824/0715
DE2357376A 1972-11-17 1973-11-16 Mesa-Thyristor und Verfahren zu seiner Herstellung Expired DE2357376C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP47115836A JPS4974486A (de) 1972-11-17 1972-11-17

Publications (3)

Publication Number Publication Date
DE2357376A1 true DE2357376A1 (de) 1974-06-12
DE2357376B2 DE2357376B2 (de) 1977-07-14
DE2357376C3 DE2357376C3 (de) 1978-03-02

Family

ID=14672305

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2357376A Expired DE2357376C3 (de) 1972-11-17 1973-11-16 Mesa-Thyristor und Verfahren zu seiner Herstellung

Country Status (6)

Country Link
US (1) US3961354A (de)
JP (1) JPS4974486A (de)
CA (1) CA990863A (de)
DE (1) DE2357376C3 (de)
FR (1) FR2207360B1 (de)
GB (1) GB1445443A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5705425A (en) * 1992-05-28 1998-01-06 Fujitsu Limited Process for manufacturing semiconductor devices separated by an air-bridge

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS544597B2 (de) * 1973-09-11 1979-03-08
GB1499845A (en) * 1975-03-26 1978-02-01 Mullard Ltd Thyristors
JPS5933272B2 (ja) * 1978-06-19 1984-08-14 株式会社日立製作所 半導体装置
JPS58157167A (ja) * 1982-03-15 1983-09-19 Fuji Electric Co Ltd サイリスタの製造方法
US4914045A (en) * 1985-12-19 1990-04-03 Teccor Electronics, Inc. Method of fabricating packaged TRIAC and trigger switch
JP2577330B2 (ja) * 1986-12-11 1997-01-29 新技術事業団 両面ゲ−ト静電誘導サイリスタの製造方法
US5027183A (en) * 1990-04-20 1991-06-25 International Business Machines Isolated semiconductor macro circuit
US5479031A (en) * 1993-09-10 1995-12-26 Teccor Electronics, Inc. Four layer overvoltage protection device having buried regions aligned with shorting dots to increase the accuracy of overshoot voltage value
US6156715A (en) * 1997-01-13 2000-12-05 Ecolab Inc. Stable solid block metal protecting warewashing detergent composition
US7758582B2 (en) * 2002-06-14 2010-07-20 Smith & Nephew, Inc. Device and methods for placing external fixation elements
US7057214B2 (en) * 2003-07-01 2006-06-06 Optiswitch Technology Corporation Light-activated semiconductor switches
RU2279734C1 (ru) * 2004-11-18 2006-07-10 ОАО "Электровыпрямитель" Тиристор с "мягким" восстановлением
WO2015019540A1 (ja) * 2013-08-08 2015-02-12 シャープ株式会社 半導体素子基板およびその製造方法
DE102016124670B4 (de) * 2016-12-16 2020-01-23 Semikron Elektronik Gmbh & Co. Kg Thyristor mit einem Halbleiterkörper
DE102016124669B3 (de) 2016-12-16 2018-05-17 Semikron Elektronik Gmbh & Co. Kg Thyristoren mit einem jeweiligen Halbleiterkörper
DE102017130330B3 (de) * 2017-12-18 2019-02-14 Semikron Elektronik Gmbh & Co. Kg Thyristor mit einem Halbleiterkörper
FR3138108A1 (fr) 2022-07-19 2024-01-26 Psa Automobiles Sa Becquet de vehicule electrique ouvrant pour ranger un cable de recharge

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3099591A (en) * 1958-12-15 1963-07-30 Shockley William Semiconductive device
US3146135A (en) * 1959-05-11 1964-08-25 Clevite Corp Four layer semiconductive device
US3160828A (en) * 1960-01-25 1964-12-08 Westinghouse Electric Corp Radiation sensitive semiconductor oscillating device
US3197681A (en) * 1961-09-29 1965-07-27 Texas Instruments Inc Semiconductor devices with heavily doped region to prevent surface inversion
BE636317A (de) * 1962-08-23 1900-01-01
GB1112301A (en) * 1964-07-27 1968-05-01 Gen Electric Controlled rectifier with improved turn-on and turn-off characteristics
GB1073560A (en) 1964-12-28 1967-06-28 Gen Electric Improvements in semiconductor devices
US3297921A (en) * 1965-04-15 1967-01-10 Int Rectifier Corp Controlled rectifier having shunted emitter formed by a nickel layer underneath an aluminum layer
US3391287A (en) * 1965-07-30 1968-07-02 Westinghouse Electric Corp Guard junctions for p-nu junction semiconductor devices
DE1514151A1 (de) * 1965-08-09 1969-06-19 Licentia Gmbh Thyristorstruktur
CH437538A (de) * 1965-12-22 1967-06-15 Bbc Brown Boveri & Cie Steuerbares Halbleiterelement
DE1589453A1 (de) * 1966-06-28 1970-04-02 Asea Ab Halbleiteranordnung
GB1194427A (en) * 1967-08-09 1970-06-10 Associated Semiconductor Mft Improvements in Semiconductor Integrated Circuits
CA845885A (en) * 1967-08-21 1970-06-30 E. Burke Donald Semiconductor switching device
GB1248584A (en) * 1968-03-05 1971-10-06 Lucas Industries Ltd Thyristors and other semi-conductor devices
US3573115A (en) * 1968-04-22 1971-03-30 Int Rectifier Corp Sealed tube diffusion process
JPS5026903B1 (de) * 1968-09-14 1975-09-04
US3588632A (en) * 1968-11-12 1971-06-28 Josuke Nakata Structurally reinforced semiconductor device
US3555372A (en) * 1969-01-02 1971-01-12 Jearld L Hutson Semiconductor bilateral switching device
US3608186A (en) * 1969-10-30 1971-09-28 Jearld L Hutson Semiconductor device manufacture with junction passivation
GB1303337A (de) * 1970-10-06 1973-01-17

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5705425A (en) * 1992-05-28 1998-01-06 Fujitsu Limited Process for manufacturing semiconductor devices separated by an air-bridge

Also Published As

Publication number Publication date
GB1445443A (en) 1976-08-11
CA990863A (en) 1976-06-08
JPS4974486A (de) 1974-07-18
FR2207360B1 (de) 1978-11-17
FR2207360A1 (de) 1974-06-14
DE2357376B2 (de) 1977-07-14
DE2357376C3 (de) 1978-03-02
US3961354A (en) 1976-06-01

Similar Documents

Publication Publication Date Title
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2718894C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2357376A1 (de) Mesa-thyristor und verfahren zum herstellen von mesa-thyristoren
DE2342637A1 (de) Zenerdiode mit drei elektrischen anschlussbereichen
DE2160462C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2500775C3 (de) Hochspannungsfestes planeres Halbleiterbauelement
DE2133979C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2422120B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1803024A1 (de) Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE1951243A1 (de) MOS-Kapazitaetsdiode
DE1231812B (de) Verfahren zur Herstellung von elektrischen Halbleiterbauelementen nach der Mesa-Diffusionstechnik
DE2341374A1 (de) Verfahren zur herstellung eines halbleiterbauelements in mesastruktur
DE2500235C2 (de) Ein-PN-Übergang-Planartransistor
DE2951916A1 (de) Lichtsteuerbarer thyristor
DE69229937T2 (de) Avalanche Diode in einer bipolaren integrierten Schaltung
DE3039009C2 (de) Sperrschicht-Feldeffekttransistor
DE3010986A1 (de) Integrierte halbleiterschaltung
EP0164645A2 (de) Silizium-Halbleiterbauelement mit ätztechnisch hergestellter Randkontur und Verfahren zur Herstellung dieses Bauelementes
DE2607194C2 (de) Halbleiteranordnung
EP0361318A2 (de) Thyristor
DE1564406C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung und danach hergestellte Halbleiteranordnung
DE4410461C1 (de) Halbleiterbauelement mit anodenseitiger Getterung
DE2616925C2 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE3029836C2 (de) Thyristor

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)