DE2219016A1

DE2219016A1 - PROCEDURE FOR DETERMINING THE PHASE POSITION OF THE BIT CURRENT IN A RECEIVER FOR DATA TRANSMITTED IN BLOCK

Info

Publication number: DE2219016A1
Application number: DE19722219016
Authority: DE
Inventors: Heinz Winkelmann
Original assignee: Standard Elektrik Lorenz AG
Current assignee: Alcatel Lucent Deutschland AG
Priority date: 1972-04-19
Filing date: 1972-04-19
Publication date: 1973-10-31
Also published as: DE2219016B2; FR2180988A1; FR2180988B1; DE2219016C3

Description

Standard Elektrik Lorenz AG
StuttgartStandard Elektrik Lorenz AG
Stuttgart

H. Winkelmann -2H. Winkelmann -2

Verfahren zur Ermittlung der'Phasenlage des Bittaktes in einem Empfänger für blockweise übertragene DatenProcedure for determining the phase position of the Bit clock in a receiver for data transmitted in blocks

Die Erfindung betrifft ein Verfahren zur Ermittlung der Phasenlage dee Bittaktee in einem Empfänger für blockweise übertragene Daten, wobei jedem Datenblock eine Impulsgruppe vorangestellt ist.The invention relates to a method for determining the phase position dee Bittaktee in a receiver for data transmitted in blocks, Each data block is preceded by a pulse group.

Bei der drahtlosen und bei der drahtgebundenen blockweisen Datenübertragung ist dem eigentlichen Datenblock immer eine Impulsgruppe vorangestellt, die aus zwei Teilen besteht. Der erste Teil ist häufig eine Folge von z. B^ 30 Bits innerhalb der sich 0 und 1 -Bits abwechseln. Diese Bitfolge dient zur Ermittlung dee Bittaktes für die Datenbits. Hierzu ist im Empfänger ein Bittaktgenerator vorgesehen, dessen Phasenlage mit der Phasenlage der Bitfolge verglichen wird.With wireless and wired block-wise data transmission the actual data block is always preceded by a pulse group consisting of two parts. The first Part is often a sequence of e.g. B ^ 30 bits within the itself Alternate 0 and 1 bits. This bit sequence is used to determine dee Bit clock for the data bits. For this purpose, a bit clock generator is provided in the receiver, the phase position of which corresponds to the phase position of the Bit sequence is compared.

11. 4. 1972 -2-April 11, 1972 -2-

3098U/06B4 ^BAD °^mml 3098U / 06B4 ^BAD ° ^mml

H. Winkelmann -2 - 2 -H. Winkelmann -2 - 2 -

Abhängig vom Vergleicheergebnis wird die Phasenlage des Bittaktgeneratore so eingeregelt, daß in der Auewerteschaltung die Abtastung der Bits des zweiten Teils der Impulsgruppe und der Datenbits in der Mitte der Bits erfolgt. Hierbei ist, wie bei allen Abtastvorgängen, der Abtasttakt wesentlich kürzer ale die Länge des Bits. Die Taktfrequenz der Bittaktgeneratoren im Sender und im Empfänger müssen genügend genau übereinstimmen. Der zweite Teil der vorangestellten Bitfolge wird hauptsächlich bei der Datenübertragung im Zeitduplex-Betrieb (Gegensprechen zwischen zwei Stationen mit Zeitteilung für Senden und Empfangen) oder im Zeitmultiplex-Betrieb (Empfang von mehreren Stationen mit Zeitteilung) benötigt. Er besteht aus einem für alle Datenblöcke gleichen Codewort und bedeutet, daß nach dem letzten Bit dieses Codeworte das erste Bit der eigentlichen Nachricht bzw. die zu der Nachricht gehörende Absender- oder Empfangeradresse folgt. Diesen Vorgang bezeichnet man als Erkennung des Blockanfangs oder Blocksynchronisation. Zur Blocksynchronisation dient ein sogenanntes digitales Filter, auch digitaler Korrelator genannt. Es besteht aus einem Schieberegister, bei dem die 0- bzw. 1-Ausgänge der einzelnen Stufen entsprechend dem zu erkennenden Codewort mit Widerständen beschaltet sind. Die anderen Enden der Widerstände sind zusammengeschaltet und bilden zusammen mit einer Schwellwertschaltung eine UND-Schaltung. Depending on the comparison result, the phase position of the Bit clock generators adjusted so that the sampling of the bits of the second part of the pulse group in the leveling circuit and the data bits are in the middle of the bits. Here is As with all sampling processes, the sampling cycle is much shorter than the length of the bit. The clock frequency of the bit clock generators in the transmitter and in the receiver must match exactly enough. The second part of the preceding Bit sequence is mainly used for data transmission in time division duplex mode (two-way communication between two stations with Time division for sending and receiving) or in time division multiplex operation (reception from several stations with time division). It consists of a code word that is the same for all data blocks and means that this code word is after the last bit the first bit of the actual message or the sender or recipient address belonging to the message follows. This process is called recognition of the beginning of the block or block synchronization. A so-called digital filter, also called a digital correlator, is used for block synchronization. It consists of a shift register in which the 0 or 1 outputs of the individual stages according to the one to be recognized Code word are wired with resistors. The other ends of the resistors are connected together and together with a threshold value circuit form an AND circuit.

Eine Einrichtung zur Durchführung dieses bekannten Verfahrens ist in IEEE-Transactions Band COM-16, 4. August 1968, Seiten 597 - 605, beschrieben.A device for carrying out this known method is in IEEE Transactions Volume COM-16, August 4, 1968, pages 597-605.

BAD ORIGINAL .3.BATHROOM ORIGINAL .3.

309844/0654309844/0654

H. Winkelmann -2 - 3 -H. Winkelmann -2 - 3 -

In Fig. 1 ist diese bekannte Einrichtung dargestellt.In Fig. 1 this known device is shown.

Wie erläutert, benötigt man beim bekannten Verfahren etwa 30 Bits für die Bittaktgewinnung. Hierdurch geht wertvolle Zeit für die Übertragung der eigentlichen Daten verloren.As explained, in the known method about 30 bits are required for bit clock extraction. This goes valuable Time lost for the actual data transfer.

Es ist Aufgabe der Erfindung, ein Verfahren zur blockweisen digitalen Datenübertragung zu schaffen, mit dem in gleicher Zeit eine größere D .itenmenge wie bei den bekannten Verfahren übertragen werden kann.It is the object of the invention to provide a method for block-wise To create digital data transmission, with the same time a larger amount of D .iten as with the known methods can be transferred.

Diese Aufgabe wird gemäß der Erfindung dadurch gelöst, daß die Impulsgruppe nur aus einem Codewort zur Bestimmung des Beginne des Datenblocke besteht und daß glei chzeitig mit der Erkennung des Codeworte die Phasenlage des Bittakts ermittelt wird.This object is achieved according to the invention in that the pulse group consists of only one code word for determining the The beginning of the data block exists and that the phase position of the bit clock is determined simultaneously with the recognition of the code words will.

D.i der Bittakt gleichzeitig mit der Bestimmung des Blockempfangs ermittelt wird, entfällt der erste Teil der vorangestellten Impulsgruppe, und die so gewonnene Zeit steht für die Übertragung der eigentlichen Daten zur Verfügung.D.i the bit clock simultaneously with the determination of the block reception is determined, the first part of the preceding impulse group is omitted, and the time gained in this way stands available for the transmission of the actual data.

Die Erfindung wird nun beispielsweise an Hand der Figuren näher erläutert. Es zeigen:The invention will now be explained in more detail using the figures, for example. Show it:

Fig. 1 einen Teil eines bekannten Empfängers zur blockweieen Datenübertragung,1 shows part of a known receiver for block-white data transmission,

Fig. 2 ein Blockschaltbild einer EinrichtungFig. 2 is a block diagram of a device

-4-309844/0654 -4-309844 / 0654

BAD ORIGINALBATH ORIGINAL

H. Winkelmann -2 - 4 -H. Winkelmann -2 - 4 -

zur Durchführung des Verfahrens nachto carry out the procedure according to

der Erfindung undof the invention and

Fig. 3 ein Impulediagramm zu Fig. 2.FIG. 3 shows a pulse diagram for FIG. 2.

Die bekannte Einrichtung nach Fig« 1 wurde in der Einleitung schon erwähnt. Auf die Eingangeklemme gelangen Signalgruppen s, von denen jede aus einer Anzahl z. B. 30 Bits für die Phasensynchronisierung, aus einem Codewort von z. B. 11 Bits zur Erkennung dee Blockanfangs und dem Nachrichtenblock besteht. Die Phasenlage der Bits für die Phasensynchronisierung wird in einem Vergleicher V mit der Phasenlage der Taktimpulse t eines Generators Gl verglichen. Die Frequenzen der auf den Vergleicher gelangenden Signale sind gleich. Mit dem Ausgangssignal dt» Vergleichers V wird die Phasenlage der Taktimpulse t solange nachgeregelt, bis sie mit der Phasenlage der Bits für die Phasensynchronisierung übereinstimmt.The known device according to FIG. 1 was already mentioned in the introduction. On the input terminal get signal groups s, each of which consists of a number z. B. 30 bits for phase synchronization, from a code word of z. B. 11 bits to identify the beginning of the block and the message block. The phase position of the bits for phase synchronization is compared in a comparator V with the phase position of the clock pulses t of a generator Gl . The frequencies of the signals reaching the comparator are the same. With the output signal dt »comparator V, the phase position of the clock pulses t is readjusted until it matches the phase position of the bits for phase synchronization.

Die Signalgruppen ε gelangen außerdem auf einen digitalen Korrelator DK, der aus einem Schieberegister besteht, das mit dem T üct t betrieben wird und an dessen Null- bzw. Eins-Stufen Wideretande angeschlossen sind. Die anderen Enden der Widerstände sind mit einer Schwellwertstufe verbunden, die beim Ansprechen über eine UND-Schaltung U4 den schon richtig eingestellten Takt t an einen Speicher S zur Aufnahme des Nachrichtenblocke legt. Das Schieberegister ist so geschaltet, daß bei Korrelation über eine UND-Schaltung U8 der Schiebetakt t abgeschaltet wird.The signal groups ε also reach a digital correlator DK, which consists of a shift register, the is operated with the T üct t and at its zero or one levels Resistance are attached. The other ends of the resistors are connected to a threshold stage, the when responding via an AND circuit U4 the already correctly set clock t to a memory S for receiving the Message blocks. The shift register is connected in such a way that, in the event of correlation via an AND circuit U8, the shift clock t is switched off.

Die erfindungsgemäße Einrichtung nach Fig. 2 enthält keineThe device according to the invention according to FIG. 2 does not contain any

BAD ORIGINALBATH ORIGINAL

-5--5-

3038U/06543038U / 0654

H. Winkelmann -2 - 5 -H. Winkelmann -2 - 5 -

Phasenregelschaltung mehr. Der phasenrichtige Takt wird unter mehreren ausgewählt. Da die Impulslänge des Takts kürzer als ein ankommender Impuls ist, können mehrere Takte mit verschiedenen Phasenlagen ausgewählt werden. Von diesem wird dann der mittlere als der mit der richtigen Phasenlage zur Abtastung der Nachrichtenbits verwendet.Phase locked circuit more. The in-phase clock is under several selected. Since the pulse length of the clock is shorter than an incoming pulse, several clocks with different Phases are selected. Of this, the middle one is then considered to be the one with the correct phase position Sampling of the message bits used.

Die Signalgruppe ε', die auf die Einrichtung nach Fig. 2 gelangt, besteht nur noch aus dem Codewort zur Erkennung des Blockanfangs und aus dem Nachrichtenblock. Das vorangestellte Codewort zur Erkennung des Blockanfangs gelangt gleichzeitig auf acht digitale Korrelatoren DKI bis DK8, die alle wie der digitale Korrelator DK in Fig. 1 ausgebildet sind. Die Korrelatoren DK1 bis DK8 werden mit je einem von acht Takten ti bis t8, die ein Generator G2 liefert, betrieben. Die Takte ti bis t3 haben gleiche Taktfrequenz, aber Phasenlagen, die um gleiche Abstände gegeneinander verschoben sind (Fig. 3). Die Impulslänge eines Takts ist gleich einem Achtel der Impulslänge eines ungestörten Bits. In Fig. 3 ist i das ungestörte letzte Bit des Codeworts zur Bestimmung des Beginns des Datenblocke.The signal group ε ', which reaches the device according to FIG. 2, consists only of the code word for recognizing the beginning of the block and the message block. The preceding Code word for recognizing the beginning of the block simultaneously on eight digital correlators DKI to DK8, the all are designed like the digital correlator DK in FIG. 1. The correlators DK1 to DK8 are each with one of eight Clocks ti to t8, which are supplied by a generator G2, operated. The clocks ti to t3 have the same clock frequency, but phase positions, which are shifted from one another by equal distances (Fig. 3). The pulse length of a clock is equal to one eighth of the Pulse length of an undisturbed bit. In FIG. 3, i is the undisturbed last bit of the code word for determining the beginning of the data blocks.

Die ankommenden Bits des Codeworts werden von den Takten ti bis tB abgetastet und mit dem jeweiligen Takt weiter geschoben. Je nach dem Signal/Rauschverhältnis ist die Länge der Bits der Signalgruppe s' mehr oder weniger verkürzt oder verlängert (Phasen^itter). Die Abtastung mit verschiedenen Phaeenlagen der Takte ti bis t8 führt daher zu einer unterschiedlichen Fehlerzahl. Befindet sich das Codewort vollständig in denThe incoming bits of the code word are taken from the clocks ti up to tB scanned and pushed further with the respective clock. The length of the bits depends on the signal / noise ratio the signal group s' more or less shortened or lengthened (phases ^ itter). The scanning with different phase positions the clocks ti to t8 therefore lead to a different number of errors. If the code word is completely in the

■"■ . i-*t ■ "■. I- * t -8·-8th·

3098U/G6S43098U / G6S4

"BAD ORIGINAL"BAD ORIGINAL

H. Winkelmann -2 - 6 -H. Winkelmann -2 - 6 -

Schieberegistern, dann korrelieren dementsprechend mehr oder weniger der Korrelatoren DK! bis DK8. Jeder der Korrelatoren gibt im korrelieren Zustand eine 1 und im nichtkorrelierten Zustand eine 0 ab. Nachfolgend sind einige Beispiele der möglichen Korrelationen aufgeführt.Shift registers, then more or less of the correlators DK correlate accordingly! up to DK8. Everyone who Correlators gives a 1 in the correlated state and a 1 in the uncorrelated state State a 0. Below are some examples of the possible correlations.

DF t 2 3 4 i 6 7 8 Siffnal / noise ratio

O0CMOOOO kleinO0CMOOOO small

I 0 0 0 0 0 0 0 0 0 111110I 0 0 0 0 0 0 0 0 0 111110

- mittel- middle

10 0 0 111110 0 0 1111

1 7 0 1 1 1 2 1 0 1 1 1 2 1 J 1 111110-111 7 0 1 1 1 2 1 0 1 1 1 2 1 J 1 111110-11

Die Unterstreichungen kennzeichnen den optimalen Schiebetakt« der durch die Auswertelogik zu ermitteln ist. Der optimale Schiebetakt ist, wenn mehrere Korrelatoren angesprochen haben, der Schiebetakt des mittleren Korrelatore. In der letzten Zeile der vorstehenden Tabelle sind die Korrelatoren tür das Impulsdiagramm nach Fig. 3 dargestellt. Alle Korrelatoren außer DK 6 haben angesprochen; der optimale Schiebetakt ist t2.The underlining denotes the optimal shifting rate «which is to be determined by the evaluation logic. If several correlators have responded, the optimal shift clock is the shift clock of the middle correlator. In the last line of the table above, the correlators are illustrated door the timing diagram of FIG. 3. All correlators except DK 6 responded; the optimal shift cycle is t2.

Die Ausgangssignale der Korrelatoren sind in Fig. 3 mit alThe output signals of the correlators are shown in Fig. 3 with al

BAD ORIGINAt, .7. 309S44/GS54 BAD ORIGINAt, .7. 309S44 / GS54

H. Winkelmann -2 - 7 -H. Winkelmann -2 - 7 -

bis a8 bezeichnet. Die wirksame Flanke der Takte ist die negative. Takt t6 liegt auf der Flanke von i, daher hat der Korrelator DK6 nicht korreliert.to a8. The effective edge of the clocks is the negative. Clock t6 is on the flank of i, so the Correlator DK6 not correlated.

Die Ausgangseignale al bis a8 werden über Differenzierglieder Kl bis K8 einer ODER-Schaltung 01 zugeführt, deren Auegangseignale in Fig. 3 mit b bezeichnet sind. Zum Ermitteln dee 1. Korrelationssignals, im Beispiel a7, werden Zählimpulse tlO benutzt.The output signals al to a8 are fed to an OR circuit 01 via differentiators Kl to K8, the output signals of which in Fig. 3 are designated by b. To determine dee 1. Correlation signal, in the example a7, counting pulses t10 used.

Die Korrelationsßignale werden nur innerhalb einer gewissen Zeitspanne ausgewertet, um Fehlsynchronisation durch Bauschen zu vermeiden. Dies ist möglich, da im Ausführungsbeispiela dem Empfänger ungefä ir bekannt ist, wann ein Datenblock zu erwarten ist· Zu diesem Zeitpunkt wird jedesmal ein in Fig. 3 nicht gegeigter Impuls ρ erzeugt, der etwa so laage dauert, wie die in Fig. 3 dargestellte Zeit. Durch diese» Impuls wird über eine UND-Schaltung U9 und eine UND-Schaltung U3 die Zählung der Au ε gangs signale der Differenzierglieder Kl bis K8 ermöglicht. Ein ebenfalls vom Generator G2 erzeugter Rückstellimpuls tll stellt einen 3 Bitzähler Z über eine UND-Schaltung U 2 auf Null. Vom Beginn des Impulses ρ an werden die Zählimpulse tlO Über die UND-Schaltung U3 und die ODER-Schaltung 02 dem Zähler zugeführt.The correlation signals are only within a certain Period of time evaluated in order to avoid incorrect synchronization due to bulging. This is possible because in the exemplary embodiment a the recipient knows roughly when to expect a data block is · At this point in time a pulse ρ, which is not inclined in FIG. like the time shown in FIG. Through this »impulse becomes via an AND circuit U9 and an AND circuit U3 the Counting the output signals of the differentiators Kl to K8 enables. A reset pulse t11 also generated by the generator G2 provides a 3-bit counter Z via an AND circuit U 2 to zero. From the beginning of the pulse ρ on, the counting pulses are tlO via the AND circuit U3 and the OR circuit 02 fed to the counter.

In der Fig* 3 unten ist ein Zeitmaßstab eingezeichnet. Zur Zeit 0 wird der Zähler auf Null gesetzt; bis zur Zeit 7, 5 gelangen 8 Zählimpulse tlO zu dem Zähler Z. Die Ausgangssignale f, g und h des Zählers können nicht weitergelangen,A time scale is shown in FIG. 3 below. To the Time 0 the counter is set to zero; to get to time 7, 5 8 counting pulses tlO to the counter Z. The output signals f, g and h of the counter cannot advance,

-8-309844/0654 -8- 309844/0654

BAD OBJGlNALBAD OBJGlNAL

H. Winkelmann -*? - 8 -H. Winkelmann - *? - 8th -

da nachgeschaltete UND-Schaltungen U5, UG und U7 über den Inverter 12 von einem Flip-Flop FF! gesperrt sind. Zur Zeit ß beginnt der Zähler wieder von Null an zu zählen. Der erste Impuls b, der zur Zeit 14 auftritt, schaltet den Flip-Flop FFl und einen Flip-Flop FF? in die andere Lage. FFl sperrt damit über eine UND-Schaltung Ui seinen Eingang for weitere Impulse; er sperrt weiterhin über die UND-Schaltung U3 die Zuführung weiterer ZShlimpulse tlO zum Zähler Z und über einen Inverter 11 und die UND-Schaltung U2 die Rückstellung des Zählers durch ti 1. Dagegen werden von FFl Jetzt die UND-Schaltungen U5, U6 und U7 freigegeben, so daß die Ausgangseignale f, ς und h des Zählers Z zu einer /^wähleinrichtung F gelangen. Die Auswahleinrichtung bewirkt die Durchschaltung des dem jeweiligen Zählerstand zugeordneten Takte ti bis t8 zur UND-Schaltung U4. Die UND-Schaltung U4 bleibt bis zum Ende der Auswertung gesperrt; hierzu dient eine Verzögerungsschaltung D.there are downstream AND circuits U5, UG and U7 via the inverter 12 from a flip-flop FF! are locked. At time β the counter starts counting again from zero. The first pulse b, which occurs at time 14, switches the flip-flop FFl and a flip-flop FF? in the other position. FFl thus blocks its input for further pulses via an AND circuit Ui; he continues to block the supply of further ZShlimpulse tlO to the counter Z via the AND circuit U3 and the resetting of the counter by ti 1 via an inverter 11 and the AND circuit U2. In contrast, the AND circuits U5, U6 and U7 released so that the output signals f, ς and h of the counter Z to a / ^ selection device F reach. The selection device causes the clock ti to t8 assigned to the respective counter reading to be switched through to the AND circuit U4. The AND circuit U4 remains blocked until the end of the evaluation; a delay circuit D is used for this purpose.

Die dem ersten Impuls b zur Zeit 14 folgenden Impulse schalten jeweils den Flip-Flop FF2 um. Er wirkt als Frequenzteiler und schaltet daher den Zähler erst nach jedem zweiten Eingangsimpuls um eine Stelle weiter. Der Zähler hat zur Zeit 14 bis 110 ■ 6 gezählt. Durch die negativen Flanken des Ausgangssignals von FF2 ziihlt er bie 00I=I weiter. Zu diesem Zählerstand gehört der Talct t2 und dies ist der optimale T Jet für den angenommenen Korrelationefall.The pulses following the first pulse b at time 14 switch the flip-flop FF2. It acts as a frequency divider and therefore only switches the counter after every second input pulse one place further. The counter has currently counted 14 to 110 ■ 6. Due to the negative edges of the output signal from FF2 he continues counting until 00I = I. The Talct t2 and this is the optimal T Jet for the assumed correlation case.

Mit der Freigabe der UN D-Schaltung U4 wird der Takt t2 von der Auswahlschaltung F «u dem Speicher S, der zur Aufnahme des Nachrichtenblocks dient, durchgeschaltet. Die nächsteWith the release of the UN D circuit U4, the clock t2 from the selection circuit F «u is the memory S, which is used for recording of the message block is used. The next

BAD ORIGINALBATH ORIGINAL

30984 4/06 5 4 "⁹"30984 4/06 5 4 " ⁹ "

H. Winkelmann -2 - 9 -H. Winkelmann -2 - 9 -

negative Flanke von t2 leitet daher die f^rbernahme des Nachrichtenblocks in den Speicher ein.Therefore, negative edge t2 of directs the f ^r takeover of the message block into the memory.

Von einera im Diagramm nicht dargestellten Impwls © die Flip-Flop FF"! BKd FF2 la die Aiafaagslage gefor&igM -und die Taktafesehaltung von den I-iorrelatos³®» vrlwu From a Impwls © not shown in the diagram the flip-flop FF "! BKd FF2 la the Aiafaagslage required - and the clock safe keeping of the I-iorrelatos ³ ®» vrlwu

P itentanspiKiche Bl. ZeichnungenP itentanspic sheets of drawings

309844/065/,309844/065 /,

Claims

H. Winkölrriann -2 - 10 -

Patent claim

1. A method for determining the phase position of the bit clock in a receiver for bloekwGlse transmitted data, each Γ -tenblo ^ k a group of pulses is preceded by d ABy geke nnzeichn et ^ that the pulse group only aiii a Codev / ort sur determining the start of the Ε ., ΙοίΜαώ · ® bests », i use! that simultaneously with the declaration: :: ^ g Codeword -lie phase position de * Bitta & ts received ^ i .-; -: ««

;% Verf.r-i ': ren ti ". -Ii.' - ^ i
that d'j ei * ip ' ^v -'~;'-

Imp ^ Isdau ?! "..'-, a, ^, ^^" ά «: \ ls as given scmeo registers switched for the code word which are operated with a clock shifted by T / N against each other, the shift clock matches the timing of the incoming pulses sufficiently precisely that the mean of the correlating Shift register is determined and that its clock is used as the bit clock.

3. The method according to claim 2, characterized in that the determination of the mean of the correlating

2
Shift register by means of a log N - set binary drive -

takes place, starting with the shift clock assigned to the first shift register with the clock frequency N / T until the first correlation occurs

-11-

309844/0654309844/0654

BATH ORIGINAL

H. V " ^r inkel" 7iann -2 '- Il - ·

signals and counts from this point in time with the clock frequency N / 2T until the last correlation signal occurs, with the count reached being the consecutive number of the central correlating shift register .

3 09844/065

l . l .

LeerseiteBlank page