DE2201939A1

DE2201939A1 - Delta-Codierer mit automatischem Ladungsabgleich

Info

Publication number: DE2201939A1
Application number: DE19722201939
Authority: DE
Inventors: Jacquart Christian Augustin
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1971-02-25
Filing date: 1972-01-15
Publication date: 1972-08-31
Also published as: JPS5117369B1; GB1353291A; US3761841A; FR2126156B1; FR2126156A1; IT946568B; DE2201939C3; DE2201939B2

Description

Aktenzeichen der Anmelderin: Docket FR 970 023

Delta-Codierer mit automatischem Ladungsabgleich

Die Erfindung betrifft einen Delta-Codierer mit einer Integrierschaltung/ Stromsteuerschaltungen zur Ladung und Entladung dieser Integrierschaltung, einem Vergleicher, der über einen Eingang das zu codierende Eingangssignal aufnimmt und über seinen anderen Eingang mit dem Ausgang der Integrierschaltung verbunden ist, mit einem Impulsgenerator, dessen Eingang vom Vergleicherausgang im Takte einer Abtastimpulsfolge gespeist wird, und mit einer Rückkopplungsschleife vom Ausgang des Impulsgenerators zu den Steuerschaltungen zur Ladung und Entladung der Integrierschaltung.

Unter zahlreichen bekanntgewordenen Möglichkeiten zur Darstellung analoger Signale in digitaler Form bietet die Delta-Codierung die vorteilhafte Möglichkeit der Verwendung einfachster Codier- und Decodierechaltungen an. Allgemein betrachtet ist die Delta-Codierung als binäre Codierung mit einzelnen Bits zu betrachten. Das durch einen solchen Codierer abgegebene Signal stellt in Form binärer Impulse oder Bits die Verlauftendenz eines analogen Signals dar und gibt die Vorzeichenfolge der jeweiligen Differenz zwischen einem zur Zeit t abgetasteten Analogsignalwert und einem solchen zur Zeit t - τ abgetasteten wieder, wobei τ der zeitliche Abstand der einzelnen Abtastimpulse untereinander ist. Der jeweils abgegebene Bitwert ist 1, wenn der Abtastwert des Analogsignals zu einer

209836/1043

Zelt t größer 1st als der Abtastwert zur Zelt t - τ; ein Bitwert O wird Im gegenteiligen Falle abgegeben. Im entsprechenden Decodierer wird das Ursprungssignal angenähert durch Integration der codierten Bitwerte wiedergewonnen.

Die einzelnen aufeinanderfolgenden Bitwerte stellen eine Folge von Elementarschritten dar» die bei Integration angenähert das Ursprungssignal wiedergeben. Eine integrierende Decodierung wird einerseits im Empfänger durchgeführt, andererseits aber auch bereits im Codierer selbst, indem mit Hilfe einer solchen Decodierung der Signalverlauf zur Zeit t - τ verfolgt wird, um damit die oben bereits genannten Differenzwerte ermitteln zu können.

Ein Problem kommt bei der Durchführung des vorgenannten Codierprinzips auf. Es betrifft das störende Rauschen, solange kein Eingangssignal ansteht.

Zahlreiche veröffentlichte Arbeiten befassen sich mit diesem Problem. Besonders sei dazu der Artikel "Idle Channel Noise of Delta Modulation" - gemeint ist dabei die Delta-Codierung - von P.P. Wang genannt, der in den "IEEE Transactions on Communication Technology", Band Com 16, Nr. 5, im Oktober 1968 veröffentlicht wurde.

Das sogenannte Leerlaufrauschen rührt daher, daß die positive und negative Codierschritte wiedergebenden Stromwerte nicht genau gleich sind. Hären diese Stromwerte genau gleich, würde durch den Codierer bei Leerlauf am Eingang eine Folge von gleichmäßig sich abwechselnden positiven und negativen Schritten am Ausgang abgegeben. Praktisch liegt jedoch keine Gleichheit vor, und es herrscht eine geringe Abweichung vom Idealzustand, die von Zeit zu Zeit je zwei positive oder negative Schritte erscheinen läßt, deren wiederholtes Auftreten ein Grundrauschen verursacht, das bei der Übertragung hörbarer Frequenzen im hörbaren Spektrum liegt und falsche Frequenzanteile einstreut.

Eine bereits früher beschriebene Lösung, solche Ungleichheiten

209836/1043

Docket FR 970 023

auszuschalten, besteht in der Vorkehrung einer gemeinsamen Stromquelle, von der die Stromschritte für positive und negative Signalschritte gemeinsam gewonnen werden, und zwar unter Verwendung einer Diodenbrücke. Dazu sei auf die Patentanmeldung P 20 45 705.0 hingewiesen. Es verbleibt jedoch dabei auch immer noch ein geringer Fehler aufgrund der Eingangscharakteristik des Vergleichers, der Differenzsignale liefert, und aufgrund der Verzögerungen der verwendeten Logik. Ein anderer Nachteil dieser Lösung ist der Umstand, daß die verwendete gemeinsame Stromquelle so genau wie möglich sein muß. Praktisch verwendet eine solche Lösung Schaltkreise der Analogtechnik, kann nicht mit einfachsten Mitteln realisiert werden und erfordert einen relativ doch noch hohen Aufwand.

Die Aufgabe der vorliegenden Erfindung ist die Angabe eines verbesserten Delta-Codierers ohne Leerlaufrauschen, wobei dieser Codierer keine extrem genauen Schaltelemente und nur geringen Herstellungsaufwand erfordert.

Die Lösung dieser Aufgabe ist im Patentsanspruch 1 der vorliegenden Erfindung gekennzeichnet. Vorteilhafte Ausgestaltungen dieser Lösung sind in den Unteransprüchen aufgeführt.

Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen dargestellt und wird im folgenden näher beschrieben. Es zeigen:

Fig. 1 das Blockschaltbild eines Delta-Codierers nach

der vorliegenden Erfindung,

Fig. 2a die Dreiecksrampen eines idealen Delta-Codierers,

Fig. 2b die Dreiecksrampen, wie sie durch einen einfachen

herkömmlichen Delta-Codierer abgegeben werden, und

Fign. 3a, 3b Dreiecksrampen, die der betrachtete Delta-Codierer nach der vorliegenden Erfindung in zwei verschiedenen Betriebsfällen liefert.

Docket FR 970 023 2 0 9 8 3 6/1043

Das zu codierende Eingangssignal wird gemäß Figur 1 einem Vergleicher C eingegeben, dem andererseits auch das Ausgangssignal einer Integrierschaltung zugeführt wird, welche im betrachteten Beispiel durch einen Widerstand Rl und einen Kondensator Cl gebildet wird. Das Ausgangssignal des Vergleichers wird einerseits einem ersten Impulsgenerator, einem Trigger TRl, unter.der Taktgabe durch Taktimpulse über einen Eingang Tl, eingegeben. Andererseits wird dasselbe Vergleicherausgangssignal, unter Steuerung durch Taktimpulse über einen Eingang T2, einem zweiten Impulsgenerator in Form eines Triggers TR2 eingegeben. Die vom Trigger TRl abgegebenen Impulse bilden das codierte Ausgangssignal. Dieses Ausgangssignal des Triggers TRl wird unter anderem einem Schalter zugeführt, der die Anlegung von Stromschritten I und -I an die beschriebene Integrierschaltung steuert. Im betrachteten Beispiel werden diese Stromschritte I und -I durch die Kombination der Ströme aus zwei Stromquellen Sl und S2 gewonnen. Die Stromamplituden der beiden Einzelstromquellen sind 21 und I.

Das Ausgangssignal des Triggers TR2 wird einem Korrekturintegrator zugeführt, der im betrachteten Falle durch einen Widerstand R2 und einen Kondensator C2 gebildet wird. Die durch diesen Integrator abgegebene Ausgangsspannung steuert die Variation der Stromamplitude der Stromquelle S2 zwecks Kompensation von Stromschwankungen, die der ersten Integrierschaltung Rl/Cl zugeführt würden.

Nun soll die Funktion der Gesamtanordnung für den interessantesten Fall beschrieben werden, d. h. für einen leerlaufenden Eingang. Es möge vorausgesetzt werden, daß die Schaltungsanordnung bei einem zu codierenden Eingangssignal funktioniert; dabei ist die Arbeitsweise die gleiche wie bei Delta-Codierung nach dem Stand der Technik. Eine weitere Beschreibung der Einzelheiten für diesen Signalfall erübrigt sich.

Ein ohne Eingangssignal betriebener idealer Delta-Codierer sendet eine abwechselnde Folge binärer Einsen und Nullen aus; das Ausgangs signal der Integrierschaltung im Sender und auch im Empfänger gibt dabei eine Folge perfekt auf eine Mittellinie ausgerichteter Drei-Docke t FR 970 023 209836/KH3

ecksrampen ab. Die positiven und negativen Schritte sind dabei wie in Figur 2a gezeigt genau gleich. Bei einfachen herkömmlichen Delta-Codierern sind die einzelnen Schritte jedoch nicht genau gleich. Es ergibt sich eine zeitliche Abweichung, die zu einer Folge zweier direkt aufeinanderfolgender Bits 1 oder Bits O je nach Abweichungsrichtung führt. Die Aufeinanderfolge zweier gleichwertiger Bits erfolgt in gleichmäßigen Abständen und täuscht störende Frequenzanteile vor. Eine solche Abweichung ist in Figur 2b dargestellt.

Eine schleifenförmige Korrekturschaltung, die aus dem Trigger TR2 und dem Korrekturintegrator R2/C2 besteht, ermöglicht die Beseitigung dieses Übelstandes.

Der Trigger TR2 nimmt das jeweils gebildete Vergleichsergebnis im Rhythmus der Abtastimpulse über T2 auf. Die Impulsfolgefrequenz dieser Impulse ist die gleiche wie die der Abtastimpulse über Tl; sie sind gegeneinander jedoch phasenverschoben. Die Impulse der einen Impulsfolge sind auf die Mitte der Intervalle der anderen Impulsfolge ausgerichtet. Ohne Abweichung sind die durch die erste Integrierschaltung gebildeten Spannungsrampen perfekt ausgemlttelt, und wenn zu Zeiten T2 in den Trigger TR2, der einen symmetrischen gekoppelten Eingang aufweist, eingelesen wird, ist die gerade an der Integrierechaltung R1/C2 herrschende Spannung jeweils O. Dabei wird der Trigger TR2 laufend umgetastet und über den Ausgang des Korrekturintegrators R2/C2 kein Signal abgegeben, das die Stromsteuerschaltung S2 beeinflussen könnte.

Wenn bei T2 eine Abweichung von der Mittellinie auftritt, setzt das Vergleicherausgangssignal den Trigger TR2 häufiger in den Schaltzustand 1 oder 0, je nach Abweichungsrichtung. Die durch den Trigger TR2 gelieferten Signalwerte werden im Korrekturintegrator integriert, und die von dieser zweiten Integrierschaltung abgegebene Spannung wird zur Amplitudenvariation der Stromsteuerschaltung S2 zwecks Abweichungskompensation verwendet. Die Zeitkonstante t2 - R2 *C2 des Korrekturintegrators ist so gewählt, daß die normale Funktion des Delta-Codierers nicht gestört wird. Mit T als

Docket FR 970 023 2 0 9 0 3 6/1043

Intervalldauer der Abtastimpulse über Tl und T2 muß die Zeitkonstante τ2 größer ale T gewählt «erden. Die Auswahl der Zeltkonstante x2 wird im einzelnen durch den erwünschten Kompensationsgrad bestimmt.

Wenn Δ gemäß Figur 2a die Schritthöhe des betrachteten Codierers ist, darf die Abweichung nie größer werden als Δ/2. Andernfalls Könnte eine Aufeinanderfolge zweier gleicher Bitwerte innerhalb der zu erwartenden abwechselnden Folge von Bits 1 und O auch bei leerlaufendem Eingang auftreten.

Da Δ/2 als maximaler Abweichungswert zwingend ist, sollte der relative Stromfehler die folgende Ungleichung erfüllen:

I <

i ist die Stromvariation aufgrund der Abweichung, und I ist der vorgegebene Stromwert für einen Codierschritt.

Die durch den ersten Integrator abgegebene Dreiecksrampenfolge läßt gemäß Figur 3a die Ausgleichsverhältnisse bei einer positiven und bei einer negativen Abweichung erkennen.

Der maximale Abweichungswert Δ/2, der bereits erläutert wurde, kann durch Verschiebung der Phasenlage der Abtastimpulse über T2 gegenüber denen über Tl verkleinert werden.

über über

Nenn die Impulse/T2 näher an den Impulsen/τΐ, wie in Figur 3b gezeigt, liegen, wird die Rampenfolge sich um die beiden mit (1) und (2) bezeichneten Pegelwerte einspielen. Der maximale Abweichungswert ist dann kleiner als L/2.

Vorstehend wurde nur die Anwendung der vorliegenden Erfindung anhand eines Delta-Codierers betrachtet. Ebenso läßt sich die Erfindung natürlich auch für die Sigma-Delta-Codierung anwenden, die eine Variante der Delta-Codierung ist. Dabei ist lediglich die Zufügung der beschriebenen schleifenförmigen Korrekturschaltung zu einem herkömmlichen Sigma-Delta-Codierer erforderlich.

209836/1043 Docket FR 970 023

Claims

■J!

PATENTANSPRÜCHE

Delta-Codlerer mit einer Integrierschaltung, Stromsteuerschaltungen zur Ladung und Entladung dieser Integrierschaltung» einem Vergleicher, der über einen Eingang das zu codierende Eingangssignal aufnimmt und über seinen anderen Eingang mit dem Ausgang der Integrierschaltung verbunden ist, mit einem Impulsgenerator, dessen Eingang vom Vergleicherausgang im Takte einer Abtastimpulsfolge gespeist wird, und mit einer Rückkopplungsschleife vom Ausgang des Impulsgenerators zu den Steuerschaltungen zur Ladung und Entladung der Integrierschaltung ,

gekennzeichnet durch Korrekturschaltkreise (TR2, R2/ C2), denen das Ausgangssignal vom Vergleicher (C) im Takte einer zweiten Abtastimpulsfolge (über T2) mit der Impulsfolgefrequenz der erstgenannten Abtastimpulsfolge (über Tl), gegenüber dieser jedoch zeitverschoben, zugeführt wird, wobei der Ausgang dieser Korrekturschaltkreise mit mindestens einer der Stromsteuerschaltungen 4*** der erstgenannten Integrierschaltung (Rl/Cl) zum automatischen Leerlauf-Abgleich der zu integrierenden Lade- und Entladestrommengen rückgekoppelt verbunden ist.

Delta-Codierer nach Anspruch 1, dadurch gekennzeichnet, daß die Korrekturschaltkreise neben einer zweiten Integrierschaltung (R2/C2) einen dieser vorgeschalteten zweiten Impulsgenerator (Trigger TR2) aufweisen, der vom Vergleicher (C) im Takte der zweiten Abtastimpulsfolge (über T2) gespeist wird.

Delta-Codierer nach einem der vorgenannten Ansprüche» dadurch gekennzeichnet, daß die Impulse der zweiten Abtastimpulsfolge ■(über T2) auf die Mitte der Intervalle zwischen den Impulsen der erstgenannten Abtastimpulsfolge (über Tl) ausgerichtet sind.

Docket FR 970 023 209836/1043

4. Delta-Codlerer nach einem der vorgenannten Ansprüche/ dadurch gekennzeichnet, daß als zweiter Impulsgenerator ein Trigger (TR2) mit symmetrischem gekoppelten Signal-Eingang und einem zusätzlichen Takt-Eingang (T2) vorgesehen ist.

Docket FR 970 023 209836/1043

Leerseite