DE2262755A1

DE2262755A1 - DIGITAL COMPENSATION DEVICE

Info

Publication number: DE2262755A1
Application number: DE19722262755
Authority: DE
Inventors: Klaus Dipl Ing Dr Horn
Original assignee: Siemens Corp
Current assignee: Siemens Corp
Priority date: 1972-12-21
Filing date: 1972-12-21
Publication date: 1974-07-11
Also published as: DE2262755B2; DE2262755C3

Description

Digitale Kompensationseinrichtung Die Erfindung bezeiht sich auf eine digitale Kompensationseinrichtung mit von einer einzigen Strom- bzw. Spannungsquelle gemeinsam gespeisten Meßgrößenaufnehmern und Kompensator zur Erzeugung einer der analogen Ausgangsspannung der Meßgrößenaufnehmenr entgegengeschalteten Kompensationspannung -und einem Nullverstärker mit nachgeschaltetem Spannungs-Frequenz-Umsetzer zur Umwandlung der Differenz zwischen der analogen Ausgangsspannung und der Kompensationsspannung in eine frequenzproportionale-- pulefolge und mit einem Zähler für die Impulse. Eine derartige Kompensationseinrichtung ist der deutschen Auslegeschrift 1 448 920, Klasse 42d, 10/00, zu entnehme. in der nicht vorveröffentlichten Anmeldung P 22 60 441.7 ist darüber hinaus für eine Kompensationseinrichtung der vorstehend erwcihnten Art eine digitale Vergleichaschaltung für die Inhalte des Zählers und eines zusätzlichen Zählerszur fortlaufenden Zählung der Ausgangsimpulse eines Taktgenerators vorgesehen sowie ein Unterbrechersohalter für die Kompensationsspannung, dessen Schließdauer von einem die Übereinstimmung der Zählerinhalte markierenden Avsgangssignal der digitalen Vergleichsschaltung bestimmt ist.Digital Compensation Device The invention relates to one digital compensation device with a single current or voltage source jointly fed transducers and compensator for generating one of the analog output voltage of the counterbalance voltage -and a zero amplifier with downstream voltage-frequency converter for conversion the difference between the analog output voltage and the compensation voltage in a frequency-proportional pulse sequence and with a counter for the pulses. Such a compensation device is the German Auslegeschrift 1 448 920, Class 42d, 10/00, to be taken. in the unpublished application P 22 60 441.7 is also for a compensation device of the above mentioned Kind of a digital comparison circuit for the contents of the counter and an additional one Counter for continuously counting the output pulses of a clock generator as well as an interrupter holder for the compensation voltage, its closing time from an output signal of the digital comparison circuit is determined.

Der Erfindung lag die Aufgabe zugrunde, bei einer eingangs beschriebenen digitalen Kompensationseinrichtung die Vorteile, die eine Wechselstrom-' bzw. Wechselspannungsspeisung der Meßwertaufnehmer und des Kompensators bietet, mit den Vorteilen einer Gleichstrom- bzw. Gleichspannungsspeisung zu vereinen. Dieses Ziel wird bei der eingangs beschriebenen Einrichtung dadurch erreicht, daß gemäß der Erfindung, wie an sich bekannt, eine digitale Vergleichsschaltung für die Inhalte des Zählers und einen zusätzlichen Zählers zur fortlaufenden Zählung der Augangsimpulse eines Taktgenerators vorgesehen ist, und daß die Schließdauer eines Unrebrecherschalters für die Kompensationsspannung von einem die Übereinstimmung der Zählerinhalte markierenden Ausgangssignal der digitalen Vergleichuschaltung bestimmt ist und daß als Strom- bzw. Spannungsquelle eine Gleichstrom- bzw. Gleichspannungsquelle dient, deren Ausgangsspannung bzw. Ausgangsstrom über einen von einem Übertragsimpuls der höchsten Dekade des Taktimpulszählers gesteuerten Umschalter im Takte der Zählzeit des Taktimpulszählers polumschaltbar ist und dem Nullverstärker ein im gleichen Takt gesteuerter Umschaltgleiohrichter nachgeschaltet ist.The invention was based on the object of one described at the beginning digital compensation device the advantages of an alternating current or alternating voltage supply the transducer and the compensator offer, with the advantages of a direct current or to combine DC voltage supply. This goal is described in the introduction Device achieved in that according to the invention, as known per se, a digital Comparison circuit for the contents of the counter and a additional counter for continuously counting the output pulses of a clock generator is provided, and that the closing time of an intruder switch for the compensation voltage from an output signal of the digital comparison circuit is determined and that as a current or voltage source a direct current or direct voltage source is used whose output voltage or Output current via one of a carry pulse of the highest decade of the clock pulse counter Pole-changing controlled changeover switch in the cycle of the counting time of the clock pulse counter and the zero amplifier is a switching rectifier controlled in the same cycle is downstream.

Mit Hilfe der Maßnahmen nach der Erfindung werden die Vorteile einer Wechselstromspeisung, insbesondere die Tbermo-und Kontaktspannungsfreiheit und die Möglichkeit der fehlerfreien Umschaltung der Meßeinriohtung auf mehrere Meßgrößenaufnehmer mit den Vorteilen einer Gleichstromspeisung verbunden. Diese liegen insbesondere in der Unabhängigkeit der Sohaltung von Phasenfehlern und in der einfachen Untel'rückungsmögliohkeit netzfrequenter Störeinstreuungen in den Kompensationskreis. Die getaktete Gleicbrichtung der im Nuliverstärker verstärkten Differenzspannung hat den Vorteil, daß jegliche Nullpunktstrift des Nullverstärkers bezüglich des Abgleiobes der Kompensationseinrichtung eliminiert werden kann. Die Trift-Spannungen werden in Wechselspannungen umgewandelt, die von einem Tiefpaß vor dem Spannungs-Frequenz-UmBetzer zurUckgehalten werden. Als Nuliverstärker kann aua diesem Orunde ein relativ billiger Operationßveretärker Verwendung finden.With the help of the measures according to the invention, the advantages of a AC power supply, in particular the Tbermo and contact voltage freedom and the Possibility of error-free switching of the measuring device to several measuring transducers associated with the advantages of a direct current supply. These are in particular in the independence of the maintenance of phase errors and in the simple possibility of suppression network-frequency interference in the compensation circuit. The clocked alignment the differential voltage amplified in the zero amplifier has the advantage that any Zero point drift of the zero amplifier with respect to the compensation of the compensation device can be eliminated. The drift voltages are converted into alternating voltages, which are held back by a low-pass filter in front of the voltage-frequency converter. A relatively cheap surgical amplifier can also be used as a zero amplifier Find use.

Bei einem bevorzugten Ausführungsbeispiel der Erfindung liegt vor dem Nullverstärkereingang ein Schalter, dessen Schließdauerbeginn um einige Taktimpulse gegenüber dem Zählbeginn des Taktimpulszählers verzögert ist und dessen Schließdauerende vom Übertragsimpuls der höchsten I)Q-kade des Taktimpulszählers gesteuert ist. Zweckmäßig wird die Schließdauer des Schalters gleich einem ganzzahlige Vielfachen der Periode der Netzwechselspannung gewählt.In a preferred embodiment of the invention, there is a switch to the zero amplifier input, the duration of which begins to close by a few clock pulses is delayed compared to the start of counting of the clock pulse counter and its End of closing time is controlled by the carry pulse of the highest I) Q-kade of the clock pulse counter. Appropriate the closing time of the switch is equal to an integral multiple of the period the mains AC voltage selected.

Mit Vorteil wird auch der Schließdauerbeginn des Unterbrecherschalters für die Kompensationsspannung um einige Taktimpulse gegenüber dem Zählbeginn des '2aktimpulszählers verzögert. Zu diesem Zweck ist bei einem Ausfüh--rungsbeispiel der Erfindung ein Vortaktzähler im Zusammenwirken mit dem Taktimpulczähler, vorgesehen.The start of the closing time of the interrupter switch is also advantageous for the compensation voltage by a few clock pulses compared to the start of counting of the '' 2-pulse counter delayed. For this purpose, there is an exemplary embodiment According to the invention, a pre-clock counter in cooperation with the clock pulse counter is provided.

Die Steuerung der verschiedenen Schalter wird zweckmäßig von einer Logik kontrolliert, die als Eingangsgrößen den Ubertragaimpuls der höchsten Dekade des Taktimpulszählers, den Übertragsimpuls des Vortaktzählers und den Gleichheit der Zählerinhalte markierenden Ausgangs impuls der digitalen Vergleich sschaltung aufnimmt.The control of the various switches is conveniently carried out by one Logic controls that as input variables the carry pulse of the highest decade of the clock pulse counter, the carry pulse of the pre-clock counter and the equality the output pulse of the digital comparison circuit that marks the counter contents records.

Die Erfindung wird anhand von zwei Figuren näher erläutert.The invention is explained in more detail with reference to two figures.

Figur 1 stellt ein Ausführungsbeispiel der Erfindung als Blockschaltbild dar.Figure 1 shows an embodiment of the invention as a block diagram represent.

In Figur 2 sind mehrere Diagramme zusammengestellt, die Spannungsformen an ausgewählten Schaltpunkten des Ausführungsbeispiels nach Figur 1 erkennen lassen. Das letzte Diagramm ist ein Schaltdiagramm.In Figure 2 several diagrams are compiled, the voltage forms can be seen at selected switching points of the exemplary embodiment according to FIG. The last diagram is a circuit diagram.

Im Ausführungsbeispiel nach Figur 1 sind zwei Meßgrößen-" aufnehmer DMS1, DMS2 zu erkennen, die aus Brückenschaltungen bestehen, deren Speisediagonalen über Sekundärwicklungen eines Stromwandlers TR1 mit Strömen IS'.gespeist werden. Die Meßdiagonalen der Meßgrößenaufnehmer DMS1 und DMS2 sind in Reihe geschaltet. Die an den Diagonalen liegende Summenspannung ist mit Um bezeichnet.In the exemplary embodiment according to FIG. 1, there are two measured variable "transducers DMS1, DMS2 to recognize, which consist of bridge circuits, their feed diagonals be fed with currents IS 'via secondary windings of a current transformer TR1. The measuring diagonals of the transducers DMS1 and DMS2 are connected in series. The total voltage on the diagonals is denoted by Um.

Dieser Summenspannung ist eine Kompensationsspannung Uk entgegengeschaltet, die an einem Kompensationswiderstand R abfällt. Der Kompensationswiderstand R ist Uber einen Umschalter S2 an die Sekundärwicklung eines zweiten Stromwandlers TR2 anschließbar, durch welche ein Strom IS'' fließt. Ein zweiter kontakt des Umschalters S2 liegt an einem Widerstand R', der über den Umschalter wechselweise mit dem Widerstand R in den Sekundärstromkreis des Wandlers TR2 eingeschaltet werden kann. Die Primärwicklungen der Stromwandler TR1 und TR2 liegen in Serie über einen Polumsebalter S1 an einer Gleichstromquelle. In den Primarwicklungen fließt der Strom IS. Die Differenz der Spannungen Um und Uk wird über Leitungen L1 und L2 einem Schalter S3 zugeführt, der einem Nullverstärker NV vorgeschaltet ist.This sum voltage is countered by a compensation voltage Uk, those on a compensation resistor R falls. The compensation resistor R is via a changeover switch S2 to the secondary winding of a second current transformer TR2 can be connected, through which a current IS '' flows. A second contact of the changeover switch S2 is connected to a resistor R ', which alternates with the resistor via the changeover switch R can be switched into the secondary circuit of the converter TR2. The primary windings the current transformers TR1 and TR2 are connected to one in series via a Polumsebalter S1 DC power source. The current IS flows in the primary windings. The difference in Voltages Um and Uk are fed to a switch S3 via lines L1 and L2, which is connected upstream of a zero amplifier NV.

An den Ausgangsklemmen des Nullverstärkers liegt ein zweiter Polumschalter S4. Seine Ausgangsklemmen sind über einen Tiefpaß TP mit den Eingangaklemmen eines Spannungs-Frequenz-Umsetzers SPF verbunden. Der Polumschalter S4 wird synchron mit dem Polumschalter 51 betätigt, so daß er als Kontaktgleichrichter wirkt. Die Ausgangsklemmen des Spannungs-Frequenz-Umsetzers SPF sind mit den Vor-.und Rückwärtseingängen eines Impulszählers Z1 verbunden. Der Zähleingang eines Taktimpulszählers Z2 ist an den Ausgang eines Taktgenerators angeschlosen, der eine Impulsfolge mit der Folgefrequenz fO liefert. Die Dekadenausgänge der Zähler Z1 und Z2 sind mit Vergleichseingangen einer digitalen Vergleichsschaltung DV verbunden. Ein Ausgang der Vergleicbsschaltung DV, der einen die Übereinstimmung der Zählerinhalte z1 und z2 markierenden Impuls k führt, ist an den Eingang einer Schaltsteuerlogik Lo angeschlossen.There is a second pole-changing switch at the output terminals of the zero amplifier S4. Its output terminals are connected to the input terminals via a low-pass filter TP Voltage-frequency converter SPF connected. The pole-changing switch S4 is synchronized with the pole-changing switch 51 is actuated so that it acts as a contact rectifier. The output terminals of the voltage-frequency converter SPF are connected to the forward and reverse inputs of a Pulse counter Z1 connected. The counting input of a clock pulse counter Z2 is connected to the The output of a clock generator connected to a pulse train with the repetition frequency fO delivers. The decade outputs of the counters Z1 and Z2 have comparison inputs a digital comparison circuit DV connected. An output of the comparison circuit DV, which is a pulse marking the correspondence of the counter contents z1 and z2 k leads is connected to the input of a switching control logic Lo.

Ein Übertragsimpuls ü gelangt über eine Verbindungsleitung der höchsten Dekade des Taktimpulszählers Z2 an einen zweiten Eingang der Schaltsteuerlogik Lo. Einem weiteren Eingang der Schaltsteuerlogik ist ein Übertragsimpuls v eines Vortaktzählers VZ zugeführt. Ein Ausgang der Schaltsteuerlogik steuert gleichzeitig die beiden Polumschalter S1 und S4. Zwei weitere Ausgänge der Schaltsteuerlogik dienen der Steuerung der Schalter S2 bzw. S3.A carry pulse ü arrives over a connecting line of the highest Decade of the clock pulse counter Z2 to a second input of the switching control logic Lo. Another input of the switching control logic is a carry pulse v from a pre-clock counter VZ supplied. An output of the switching control logic controls the two at the same time Pole-changing switches S1 and S4. Two further outputs of the switching control logic are used Control of switches S2 or S3.

Mit dem Schalter S1 wird über die Schaltsteuerlogik Lo jedesmal, wenn der Taktimpulszähler Z2 von den Taktimpulsen des Taktimpulsgenerators TG auf seinen Zählerendwert z2max hochgezählt ist und einen Übertragsimpuls ü abgibt, die Polarität der Speisespannung bzw. des Speisestromes gewechselt. In der Figur 2a ist der zeitliche Verlauf der dadurch entstehenden Speisewechselströme IS' und IS'' dargestellt. Infolge der endlichen UbertragungsVandbreite der Stromwandler TR1 und TR2 und wegen der Kabel-und Wicklungskapazitäten löst jede Polaritätsumschaltung kurzzeitige Einschwingvorgänge aus, wie dies in der Figur 2a und in der Figur 2b auch für die Meßspannung Um dargestellt ist. Um stellt dabei den zeitlichen Verlauf der Summe der Ausgangsspannungen der Meßgrößenaufnehmer DMS1 und DMS2 dar. Aufgrund von Kabelkapazitäten und dem Innenwiderstand der Meßgrößenaufnehmer ist, wie die Figur 2b zeigt, der Nulldurchgang der Spannung Um nicht mehr steil. Wie ein Vergleich mit der Figur 2a ergibt, ist der Nulldurchgang auch in seiner Phasenlage gegenüber den Speiseströmen IS verschoben. Nach einer Abklingzeit der Einschwingvorgänge ist jedoch die Amplitude der Spannung Um streng der Summe der Verstimmungen der Meßgrößenaufnehmer und dem Speisestrom proportional.With the switch S1, Lo every time via the switching control logic the clock pulse counter Z2 from the clock pulses of the clock pulse generator TG to his Counter end value z2max is counted up and emits a carry pulse ü, the polarity the supply voltage or the supply current changed. In Figure 2a is the temporal The course of the resulting alternating feed currents IS 'and IS' 'is shown. As a result the finite transmission bandwidth of the current transformers TR1 and TR2 and because of the Cable and winding capacitances every polarity switch triggers short-term transient processes from, as shown in Figure 2a and in Figure 2b for the measurement voltage Um is. Um represents the time course of the sum of the output voltages of the DMS1 and DMS2 measuring transducers. Due to cable capacities and internal resistance As FIG. 2b shows, the transducer is the zero crossing of the voltage To no longer be steep. As a comparison with FIG. 2a shows, it is the zero crossing also shifted in its phase position with respect to the feed currents IS. After a However, the decay time of the transient processes is strictly the amplitude of the voltage Um proportional to the sum of the detunings of the transducers and the supply current.

Über die Sohaltsteuerlogik Lo wird der Schalter 52 in dem Augenblick auf den Widerstand R' umgeschaltet, in dem der Taktimpulszähler Z2 den gleichen Inhalt wie der Zähler Z1 hat und damit die digitale Vergleichsschaltung DV mit einem Impuls k die Koinzidenz der Zählerinhalte an die Schaltsteuerlogik Lo meldet. Der arithmetische Mittelwert Uk der auf diese Weise gewonnenen Koinpensationsspannung Uk, deren zeitlicher Verlauf in Figur 2c wiedergegeben ist, ist damit direkt proportional dem momentanen Zählerinhalt z1 des Zählers Z1 bezogen auf den maximalen Zählerinhalt z2max des Taktimpulszählers Z2.Via the Sohaltsteuerlogik Lo the switch 52 is at the moment switched to the resistor R ', in which the clock pulse counter Z2 the same Content like the counter Z1 and thus the digital comparison circuit DV with a Pulse k reports the coincidence of the counter contents to the switching control logic Lo. Of the arithmetic mean value Uk of the compensation voltage obtained in this way Uk, the course of which over time is shown in FIG. 2c, is therefore directly proportional the current counter content z1 of the counter Z1 based on the maximum counter content z2max of the clock pulse counter Z2.

In Figur 2d ist der seitliche Verlauf der Spannung Uk' dargestellt, die in den Schaltpausen des Schalters S2 am Widerstand R' abfällt. Es ist deutlich zu erkennen, daß die Einschwingvorgänge innerhalb dieser Schaltpausen ablaufen und damit das Abgleichergebnis nicht mehr beeinträchtingen können.In Figure 2d, the lateral course of the voltage Uk 'is shown, those in the switching pauses of switch S2 drops across resistor R '. It can be clearly seen that the transient processes occur within these switching pauses run and thus can no longer affect the comparison result.

Der Unterbrecherschalter S3, der von der Schaltsteuerlogik Lo im gleichen Augenblick wie der Schalter S2 um die Zeit A t gegenüber den Umschaltzeitpunkten des Speise stromes verschoben durchgeschaltet wird, bleibt über einen ganzen Abfragetakt TA = z2max . 1/fo bis zum nächsten Übertragsimpuls ü des Taktimpulszählers Z2 durchgeschaltet. Der Nullverstärker NV, vor dessen Eingang der Schalter S3 liegt, erhält demnach die in Figur 2e wiedergegebene Differenzspannung A U, die ebenfalls frei von Einflüssen durch Phasenfehler und Einschwingvorgänge ist.The interrupter switch S3, from the switching control logic Lo in the same Moment like the switch S2 at the time A t compared to the switching times of the feed stream is switched through shifted, remains over an entire polling cycle TA = z2max. 1 / fo switched through until the next carry pulse ü of the clock pulse counter Z2. The zero amplifier NV, in front of the input of which the switch S3 is located, accordingly receives the differential voltage A U shown in FIG. 2e, which is also free of influences due to phase errors and transients.

In" Figur 2f sind die Ein- und Ausschaltzeiten der Schalter S1 ... S4 in einem Schaltzeitdiagramm zusammengestellt. Es ist daraus zu ersehen, daß der Schalter S2 um A t = t1 - tO verzögert gegenüber den Umschaltzeitpunkten tO, t3, t6 uaw. des Speißestromee 15 betätigt und auf den Widerstand R durchgeschaltet wird. Dies wird im bevorzugten Ausführungsbeispiel der Erfindung durch den Vortaktzähler VZ bewirkt, der vor den Ausgang des Taktimpulszählers Z2 geschaltet ist. Der Vortaktzähler VZ wird zusammen mit dem Taktimpulszähler Z2 vom Übertragsimpuls ü der höchsten Dekade dieses Zählers auf Null gesetzt und von den Taktimpuleen innerhalb der Zeit d t auf seinen Endwert zvmax gezählt. Ist der Zählerinhalt zVmax erreicht, so wird vom Vortaktzähler VZ ein Impula v an die Schaltsteuerlogik Lo gegeben und daraufhin der Schalter S2 umgeschaltet und der Taktimpulszähler Z2 fUr das Einlesen von Zählimpulsen aus dem Taktgenerator TG freigegeben. In vereiniachender Weise kann der Impuls U auch vom Taktimpulszähler Z2 abgeleitet werden, sobald in diesem Zähler gerade das höchstwertige Bit gesetzt wurde. Der Impuls v wird dann ohns einen Vortaktzähler erzeugt, wenn der Taktimpulszähler Z2 auf seinen Endwert z2max gezählt ist und dann einen Null setzenden Übertragsimpuls liefert."Figure 2f shows the switch-on and switch-off times for switches S1 ... S4 compiled in a switching timing diagram. It can be seen from this that the Switch S2 delayed by A t = t1 - tO compared to the switching times tO, t3, t6 etc. of the Speißestromee 15 is actuated and switched through to the resistor R. In the preferred exemplary embodiment of the invention, this is done by the pre-clock counter VZ causes, which is connected in front of the output of the clock pulse counter Z2. The pre-cycle counter Together with the clock pulse counter Z2, VZ becomes the highest of the carry pulse ü Decade of this counter is set to zero and from the clock pulses within the time d t counted to its final value zvmax. If the counter content zVmax is reached, then from the pre-cycle counter VZ a pulse v is given to the switching control logic Lo and then the switch S2 is switched over and the clock pulse counter Z2 for reading in counting pulses released from the clock generator TG. In a unifying way, the momentum U can also be derived from the clock pulse counter Z2 as soon as this is in this counter most significant bit was set. The pulse v is then without a pre-clock counter generated when the clock pulse counter Z2 counts to its final value z2max and then delivers a zero-setting carry pulse.

Die um h t verzögerte Umschaltung des Schalters S2 hat den entscheidenden Vorteil, daß Einachwingvorgänge und Phasenlaufzeiten vollständig abgeklungen sind, wenn mit dem Kompensationsvorgang während der Abfragetaktzeit TÄ begonnen wird.The changeover of switch S2 delayed by h t is the decisive factor Advantage that single settling processes and phase delays have completely subsided, if the compensation process is started during the interrogation cycle time TÄ.

Bevorzugt kann die digitale KOmpensationseinrichtung bei einer Digitalwaage Verwendung finden.The digital compensation device can preferably be used in a digital scale Find use.

7 Patentansprüche 2 Figuren7 claims 2 figures

Claims

Claims 1. Digital compensation device with one single current or voltage source jointly fed measured size transducers and Compensator for generating one of the analog output voltages of the measuring variable transducers counterbalance voltage and a zero amplifier with a downstream Voltage-frequency converter for converting the difference between the analog output voltage and the compensation voltage into a frequency-proportional pulse train and with a counter for the pulses, characterized in that, as known per se, a digital comparison circuit (DV) for the contents of the counter (Z2) and one additional counter (zl) for continuous counting of the output pulses of a clock generator (TG) is provided and that the closing time of an interrupter switch (S2) for the compensation voltage (Uk) of a marking the agreement of the counter contents Output signal (k) of the digital comparison circuit (DV) is determined and that as Current or voltage source a direct current or. DC voltage source is used, whose Output voltage or output current via one of a carry pulse (ü) the highest decade of the clock pulse counter (Z2) controlled switch (S1) in the clock the counting time of the clock pulse counter (Z2) is pole-changing and the zero amplifier (NV) a switchover rectifier (S4) controlled in the same cycle is connected downstream is.

2. Digital compensation device according to claim 1, characterized in that that in front of the input of the zero amplifier (NV) there is a switch (53) whose duration begins delayed by a few clock pulses compared to the start of counting of the clock pulse counter (Z2) and its closing duration rom the carry pulse of the highest decade of the clock pulse counter (Z2) is controlled.

3. Digital compensation device according to claim 2, characterized in that that the closing time of the switch (S3) is equal to an integral multiple of Is the period of the AC mains voltage.

4. Digital compensation device according to claim 1 or one of the following, characterized in that the start of the closing time of the interrupter switch (S2) for the compensation voltage by a few T; act pulses compared to the start of counting of the clock pulse counter is delayed.

5. Digital compensation device according to claim 1 or one of the following, characterized in that the output of the clock pulse counter (Z2) a Pre-cycle counter (VZ) is connected downstream.

6. Digital compensation device according to claim 1 or one of the following, characterized in that the control of the switch (S1 ... S4) of a logic circuit is controlled, the carry pulse as input variables (ü) the highest decade of the clock pulse counter (Z2), the carry pulse (v) des Pre-clock counter (VZ) and the equality of the counter contents marking output pulse (k) the digital comparison circuit (DV) picks up.

7. Digital compensation device according to claim 1 or one of the following, characterized in that it is applied to a digital scale.