DE2248883A1

DE2248883A1 - ELECTRONIC MASTER CLOCK FOR CONTACTLESS CONTROL OF SLIDER CLOCKS

Info

Publication number: DE2248883A1
Application number: DE19722248883
Authority: DE
Inventors: auf Nichtnennung. P Antrag
Original assignee: WESTFAELISCHE TELEFON GES WILH
Current assignee: WESTFAELISCHE TELEFON GES WILH
Priority date: 1972-10-05
Filing date: 1972-10-05
Publication date: 1974-04-25
Also published as: DE2248883B2

Description

Elektronische Hauptuhr zur kontaktlosen Steuerung von Nebenuhren Die Erfindung bezieht sich auf eine elektronische Hauptuhr zur kontaktlosen Steuerung von Nebenuhren mit einer Einrichtung zur Erzeugung eines Zeitsynchronisierungssignais, einer digitalen Frequenzteileranordnung, Treibern für die Nebenuhren und einer aus dem Netz gespeisten Spannungsversorgui, , die zur Überbrückung von Netzausfällen mit einer Batterie ausgestattet ist. Electronic master clock for contactless control of slave clocks The invention relates to an electronic master clock for contactless control of slave clocks with a device for generating a time synchronization signal, a digital frequency divider arrangement, drivers for the slave clocks and one off the network-fed power supply, which is used to bridge network failures is equipped with a battery.

Bei elektronischen Hauptuhren dieser bekannten Art kann der Fall eintreten, daß die Spannungsversorgung für eine längere Zeitdauer ausfällt, als die dafür vorgesehene Batterie überbrücken kann. Dies hat zur Folge, daß die Hauptuhr und damit alle an sie angeschlossenen Nebenuhren nachgehen. In einem solchen Fall müssen alle Uhren wieder auf den richtigen Zeitwert eingestellt werden.In the case of electronic master clocks of this known type, the case may arise that the power supply fails for a longer period of time than that intended Battery can bridge. This has the consequence that the master clock and thus all of them they follow connected slave clocks. In such a case, all watches must can be reset to the correct time value.

Der Erfindung liegt die Aufgabe zugrunde, eine elektronische Hauptuhr der eingangs angegebenen Art zu schaffen, mit der es möglich ist, alle angeschlossenen Nebenuhren gleichzeitig und unter Aufrechterhaltung der Zeitsynchronität zu stellen.The invention is based on the object of an electronic master clock to create the type specified above, with which it is possible to all connected To set slave clocks simultaneously and while maintaining the time synchronicity.

Erfindungsgemäß wird diese Aufgabe dadurch gelöst, daß die Frequenzteileranordnung aus mehreren hintereinander geschalteten Binärzählern besteht, deren Zählerstufen Stufenausgänge aufweisen, daß Stufenausgänge des letzten Binärzählers und Stufenausgänge eines weiteren Binärzählers an Eingänge eines ersten Gatters angeschlossen sind, das nur dann ein Ausgangssignal abgibt, wenn alle an seinen Eingängen liegenden Signale einen ersten Signalwert haben, daß der letzte Binärzähler derart arretierbar ist, daß die Signale an seinen angeschlossenen Stufenausgängen diesen ersten Signalwert haben, und daß die Treiber für die Nebenuhren mit dem Ausgang des ersten Gatters in Verbindung stehen.According to the invention this object is achieved in that the frequency divider arrangement consists of several binary counters connected in series, their counter levels Step outputs have step outputs of the last binary counter and step outputs of a further binary counter are connected to the inputs of a first gate, which only emits an output signal when all of them are connected to its inputs Signals have a first signal value that the last binary counter can be locked in such a way is that the signals at its connected stage outputs have this first signal value have, and that the drivers for the slave clocks with the output of the first gate stay in contact.

Bei der nach der Erfindung ausgebildeten Hauptuhr wird die Frequenz des Zeitsynchronisierungssignals in der digitalen Frequenzteileranordnung herabgesetzt. Bei einer Frequenzteileranordnung aus mehreren hintereinander geschalteten Binärzählern gibt der letzte Binärzähler Signale mit der niedrigsten Frequenz ab. Die davor liegenden Binärzähler geben Signale mit jeweils höheren Frequenzen ab. Im Normalbetrieb durchlaufen die Binärzähler einmal in der Zählperiode jedes Binärzähiers alle ihre Zählerstände.In the master clock designed according to the invention, the frequency of the time synchronization signal is reduced in the digital frequency divider arrangement. With a frequency divider arrangement made up of several binary counters connected in series the last binary counter outputs signals with the lowest frequency. The ones in front of it Binary counters emit signals with higher frequencies. Run through in normal operation the binary counters all their counts once in the counting period of each binary counter.

Während jeder Zählperiode tritt einmal der Fall ein, daß an den Stufenausgängen der Zählerstufen Signale mit einem ersten Signalwert abgegeben werden. Das erste Gatter, dessen Eingänge an Stufenausgänge des letzten Binärzählers und an Stufenausgänge eines weiteren Binärzählers angeschlossen sind, gibt dann ein Ausgangssignal ab, wenn die angeschlossenen Stufenausgänge diesen ersten Signalwert haben.During each counting period the case occurs once at the stage outputs the counter stages signals with a first signal value are emitted. The first Gate, its inputs to level outputs of the last binary counter and to level outputs of another binary counter are connected, then emits an output signal, when the connected step outputs have this first signal value.

Da Signale mit dem ersten Signalwert an den angeschlossenen Stufenausgängen des letzten Binärzählers nur einmal während dessen Zählperiode auftreten, wird der zeitliche Abstand der Signale am Ausgang des ersten Gatters somit von der Zählperiode des letzten Binärzählers bestimmt. Wenn der letzte Binärzähler dagegen derart arretiert wird, daß die Signale an seinen angeschlossenen Stufenausgängen den ersten Signalwert haben, dann erfolgt die Abgabe von Signalen am Ausgang des ersten Gatters in zeitlichen Abständen, die von der kürzeren Zählperiode des weiteren Binärzählers bestimmt wird. Das erste Gatter liefert den Treibern für die Nebenuhren also abhängig davon, ob der letzte Binärzähler arretiert ist oder nicht, Signale mit großen oder mit kleineren Zeitabständen. Da die Zeitpunkte, an denen die Binärzähler gleiche Zählerstände erreichen, vom Zeitsynchronisierungssignal bestimmt werden, ist auch das Ausgangssignal des ersten Gatters, dessen Frequenz vom Erreichen bestimmter Zählerstände bestimmt wird, stets zeitsynchron.There signals with the first signal value at the connected step outputs of the last binary counter occur only once during its counting period, the temporal distance between the signals at the output of the first gate and the counting period determined by the last binary counter. If, on the other hand, the last binary counter locks in this way that the signals at its connected stage outputs have the first signal value have, then the output of signals at the output of the first gate takes place in time Intervals that are determined by the shorter counting period of the further binary counter. The first gate supplies the drivers for the slave clocks depending on whether the last binary counter is locked or not, signals with large or small Time intervals. Because the times at which the binary counters have the same counter readings can be determined by the time synchronization signal, is also the output signal of the first gate, the frequency of which is determined by the reaching of certain counter readings is always time-synchronized.

Mit einer nach der Erfindung ausgebildeten elektronischen Hauptuhr ist es also möglich, nach einem Ausfall der Spannungsversorgung alle Nebenuhren gemeinsam schnell wieder vorzustellen, ohne daß die zeitliche Synchronität verloren geht.With an electronic master clock designed according to the invention it is therefore possible to switch off all slave clocks after a power failure to present them together again quickly without losing the temporal synchronicity goes.

Gemäß einer weiteren Ausbildung der Erfindung wird die Möglichkeit, ein Vorgehen der Nebenuhren zu beseitigen, dadurch geschaffen, daß der Ausgang der Einrichtung zur Erzeugung des Zeitsynchronisierungssignals an den Signaleingang einer Torschaltung angeschlossen ist, deren Ausgang mit dem Eingang der Frequenzteileranordnung verbunden ist, daß Stufenausgänge des letzten Binärzählers und Stufenausgänge weiterer Binärzähler an Eingänge eines zweiten Gatters angeschlossen sind, das dann ein Sperrsignal zu der Torschaltung abgibt, wenn alle an seinen Eingängen liegenden Signale den zweiten Signalwert haben und daß ein Haltschalter zum Anlegen eines Signals mit dem zweiten Signalwert an einen Eingang des zweiten Gatters vorgesehen ist.According to a further embodiment of the invention, the possibility is to eliminate a procedure of slave clocks, created by the fact that the output of the Device for generating the time synchronization signal at the signal input a gate circuit is connected, the output of which is connected to the input of the frequency divider arrangement connected is that the level outputs of the last binary counter and level outputs of other Binary counters are connected to inputs of a second gate, which then has a locking signal to the gate circuit outputs when all of them are connected to its inputs Signals have the second signal value and that a stop switch for applying a Signal with the second signal value is provided at an input of the second gate is.

Mit Hilfe des Haltschalters kann die Zufuhr des Zeitsynchronisierungssignals zur Frequenzteileranordnung unterbrochen werden, so daß der Ausgang des ersten Gatters kein Signal mehr abgibt. Durch die Einfügung des zweiten Gatters wird erreicht, daß sowohl das Unterbrechen der Signalabgabe am Ausgang des ersten Gatters als auch das Wiedereinsetzen der Signalabgabe zeitsynchron erfolgen.With the help of the stop switch, the supply of the time synchronization signal to the frequency divider arrangement are interrupted, so that the output of the first gate no longer emits a signal. By inserting the second gate it is achieved that both the interruption of the signal output at the output of the first gate as well the resumption of the signal output takes place synchronously.

Zum Ausgleich sehr großer Zeitabweichungen ist eine elektronische Hauptuhr der eingangs angegebenen Art derart ausgebildet, daß ein Vorlaufschalter vorgesehen ist, der durch Umschalten wahlweise den Ausgang des ersten Gatters oder den Ausgang der Einrichtung zur Erzeugung des Zeitsynchronisierungssignals mit dem Eingang der Zähleranordnung in Verbindung bringt, daß in die Verbindung zwischen dem Ausgang der Einrichtung zur Erzeugung des Zeitsynchronisierungssignals und dem Eingang der Zähleranordnung eine zweite Torschaltung eingeschaltet ist, daß der Sperreingang der zweiten Torschaltung mit dem Ausgang eines dritten Gatters verbunden ist, das so ausgebildet ist, daß es ein Sperrsignal zu der zweiten Torschaltung abgibt, wenn an seinen Eingängen gleiche Signalwerte anliegen, und daß die Eingänge des dritten Gatters wahlweise an die den festgelegten größeren Zeitabständen zugeordneten Ausgänge der Decoder anschließbar sind.To compensate for very large time deviations, an electronic Master clock of the type specified at the outset designed in such a way that a flow switch is provided that by switching either the output of the first gate or the output of the device for generating the time synchronization signal with the Input of the counter arrangement in connection that in the connection between the output of the device for generating the time synchronization signal and the Input of the counter arrangement a second gate circuit is switched on that the Blocking input of the second gate circuit connected to the output of a third gate which is adapted to provide an inhibit signal to the second gate circuit outputs when the same signal values are present at its inputs, and that the inputs of the third gate optionally to those assigned to the specified longer time intervals Outputs of the decoder can be connected.

Mit einer derart ausgebildeten Hauptuhr ist es möglich, die Nebenuhren mit hoher Geschwindigkeit vorzustellen, wobei gleichzeitig dafür gesorgt ist, daß diese Vorstellung mit hoher Geschwindigkeit bei Erreichen einer gewünschten Sollzeit unterbrochen wird.With a master clock designed in this way, it is possible to use the slave clocks at high speed, while at the same time ensuring that this notion at high speed when a desired target time is reached is interrupted.

Wenn bei einer elektronischen Hauptuhr der oben angegebenen Art polarisierte Nebenuhren verwendet werden sollen, so wird dies dadurch ermöglicht, daß zur Steuerung polarisierter Nebenuhren eine Schaltungsanordnung vorgesehen ist, deren Eingang mit dem Ausgang eines Binärzählers der Frequenzteiler verbunden ist, und die derart ausgebildet ist, daß sie an zwei Ausgängen im Takt eines am Eingang anliegenden Signals abwechselnd jeweils ein diesem Signal entsprechendes Ausgangssignal abgibt.When polarized in an electronic master clock of the type specified above Slave clocks are to be used, this is made possible by the fact that for control polarized slave clocks a circuit arrangement is provided, the input of which the frequency divider is connected to the output of a binary counter, and the such is designed that it is applied to two outputs in the cycle of one at the input Signal alternately emits an output signal corresponding to this signal.

Zur Steuerung sekundenspringender polarisierter Nebenuhren ist die elektronische Hauptuhr nach der Erfindung derart ausgebildet, daß ein Ausgang der Frequenzteileranordnung, der ein von Sekunde zu Sekunde abwechselnd den einen Signalwert und den anderen Signalwert aufweisendes Signal abgibt, an den Eingang eines Treibers angeschlossen ist, der an zwei Ausgängen in Abhängigkeit von seinem Eingangssignal abwechselnd Schaltsignale mit entgegengesetzter Polarität abgibt.To control polarized slave clocks that jump seconds, the Electronic master clock according to the invention designed such that an output of the Frequency divider arrangement that alternates one signal value from second to second and outputs the signal having the other signal value to the input of a driver connected to two outputs depending on its input signal alternately emits switching signals with opposite polarity.

Zur Ermöglichung der Abgabe von Zeitsignalen an vorwählbaren Zeitpunkten und von vorbestimmter Zeitdauer ist die elektronische Hauptuhr der oben angegebenen Art gemaß einer Weiterbildung der Erfindung dadurch gekennzeiahnet, daß ein Steuer-Koinzidenzgatter vorgesehen ist, das einen Eingang besitzt, der mit einem Ausgang der Zähleranordnung verbunden ist, der Signale in festgelegten Zeitabständen abgibt, daß ein Programm-Schaltfeld vorgesehen ist, das Zeilenleitungen aufweist, die jeweils mit einem größeren Zeitabstand zugeordneten Decoderausgang verbunden sind, und das Spaltenleitungen aufweist, die jeweils einem der festgelegten Zeitabstände zugeordnet sind, daß zwischen den Zeilenleitungen und den Spaltenleitungen wahlweise Verbindungselemente einschaltbar sind, daß jede Spaltenleitung an einen Eingang eines Koinzidenzgatters angeschlossen ist, dessen anderer Eingang an den entsprechenden von den festgelegten Zeitabständen zugeordneten Decoderausgängen angeschlossen ist, daß die Ausgänge der Koinzidenzgatter gemeinsam mit dem anderen Eingang des Steuer-Koinzidenzgatters verbunden sind, und daß an den Ausgang des Steuer-Koinzidenzgatters ein einen externen Steuerkreis steuerndes Schaltelement angeschlossen ist.To enable the delivery of time signals at preselectable times and of a predetermined length of time, the master electronic clock is that given above Kind according to a further development of the invention characterized in that a control coincidence gate is provided which has an input that connects to an output of the counter arrangement is connected, which emits signals at fixed time intervals that a program switch field is provided which has row lines, each with a greater time interval associated decoder output are connected, and the column lines having the are each assigned to one of the specified time intervals that between the row lines and the column lines optionally connecting elements can be switched on that each Column line is connected to an input of a coincidence gate whose other input to the appropriate one of the specified Time intervals associated decoder outputs is connected that the outputs of the coincidence gates are commonly connected to the other input of the control coincidence gate, and that at the output of the control coincidence gate an external control circuit controlling Switching element is connected.

Durch diese Weiterbildung der Erfindung können an vorwählbaren Zeitpunkten Signale, beispielsweise zur Verwendung als Arbeitszeit- und Pausensignale oder zum automatischen Ein- und Ausschalten von Maschinen erzeugt werden.This development of the invention enables preselectable points in time Signals, for example for use as work time and break signals or for automatic switching on and off of machines.

Eine große Unempfindlichkeit gegen kurzzeitig auftretende Störimpulse wird in einer Weiterbildung der elektronischen Hauptuhr der oben angegebenen Art dadurch erzielt, daß die Synchronschaltung einen Übertrager enthält, dessen Primärwicklung mit beiden Enden jeweils über einen Widerstand an das Netz angeschlossen ist und dessen Sekundärwicklung mit einem Kondensator einen auf die Netzfrequenz abgestimmten Resonanzkreis bildet, der über ein Siebglied und über eine Impulsschaltung mit dem Synchronisierungseingang des Multivibrators verbunden ist.A great insensitivity to short-term interfering impulses is in a further development of the electronic master clock of the type specified above achieved in that the synchronous circuit contains a transformer whose primary winding is connected to the mains at both ends via a resistor and its secondary winding with a capacitor tuned to the mains frequency Forms resonance circuit, which via a filter element and via a pulse circuit with the Synchronization input of the multivibrator is connected.

Wenn bei einem Netzausfall die Stromversorgung von der Batterie übernommen wird, kann es erwUrischt sein, bestimmte Teile der Anlage zeitsynchron abzuschalten. Nach einer vorteilhaften Ausgestaltung der erfindungsgemäßen Hauptuhr wird dies dadurch ermöglicht, daß in die Verbindung zwischen einem Ausgang der Frequenzteileranordnung und ausgewählten Nebenuhren eine Schaltanordnung zum zeitsynchronen Unterbrechen des Betriebs der ausgewählten Nebenuhren eingefügt ist.If the battery takes over the power supply in the event of a power failure it can be caught switching off certain parts of the system synchronously. According to an advantageous embodiment of the master clock according to the invention, this is the case thereby made possible that in the connection between an output of the frequency divider arrangement and selected slave clocks a switching arrangement for time-synchronous interruption the operation of the selected slave clocks is inserted.

Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt. Darin zeigen: Fig. 1 eine Synchronschaltung und einen Multivibrator, Fig. 2 und 3 eine Einrichtung zum gemeinsamen Stellen der Hauptuhr und aller nachgeschalteten Einrichtungen, Fig. 4 einen Treiber für polarisierte Nebenuhren mit beliebigem Sprung-Intervall, Fig. 5 einen Treiber zur ruckfreien Steuerung sekundenspringender polarisierter Nebenuhreng Fig. 6 bis 8 eine Einrichtung zur Erzeugung von Zeitsignalen von fünf Minuten bis zu einem Jahr und eine Stellvorrichtung, Fig. 9 eine Einrichtung zur Abgabe von Zeitsignalen mit programmierbarer Folge, Fig. 10 eine Einrichtung zur zeitsynchronen An- und Ausschaltung von Anlageteilen bei Netzausfall, Fig. 11 eine Einrichtung zum manuellen Stellen der an einen Nebenuhren-Treiber angeschlossenen Nebenuhren und Fig. 12 eine andere Ausführungsform der Erfindung zur Erzielung einer digitalen Zeitanzeige.Embodiments of the invention are shown in the drawing. Show in it: 1 shows a synchronous circuit and a multivibrator, 2 and 3 show a device for setting the master clock together and all of the downstream ones Devices, Fig. 4 shows a driver for polarized slave clocks with any jump interval, FIG. 5 shows a driver for the smooth control of polarized polarized devices that jump in seconds Slave clocks FIGS. 6 to 8 show a device for generating time signals of five Minutes up to a year and an adjusting device, Fig. 9 shows a device for Output of time signals with a programmable sequence, FIG. 10 shows a device for time-synchronous switching on and off of system parts in the event of a power failure, FIG. 11 a Device for manual setting of the connected to a slave clock driver Slave clocks and FIG. 12 shows another embodiment of the invention for achieving a digital time display.

Grundsätzlich kann die beschriebene Hauptuhr mit jedem beliebigen Zeitgenerator (Quarz, Normalfrequenz) betrieben werden. Die Forderung nach einem geringen Preis wird jedoch am besten durch eine Synchronisation mit Hilfe des Wechselstromnetzes erfüllt. Durch die zeitgenaue Frequenzregulierung im europäischen Verbundnetz werden überdies vorübergehende Zeitabweichungen korrigiert.In principle, the master clock described can be used with any Time generator (quartz, normal frequency) can be operated. The demand for one The low price, however, is best achieved by synchronization with the help of the alternating current network Fulfills. Thanks to the precise frequency regulation in European In addition, the interconnected network corrects temporary time deviations.

Von besonderer Wichtigkeit ist es, die in jedem Wechselstromnetz auftretenden kurzzeitigen Störimpulse, deren Amplitude die Amplitude der Nutzspannung meist beträchtlich übersteigen, mit absoluter Sicherheit zu eliminieren. Die bisher für diesen Zweck verwendeten RC- und LC-Schaltungen erfüllen diese Aufgabe nur unzureichend. Es werden daher zwei an sich bekannte Schaltungen, nämlich eine Spannungsbegrenzungsschaltung mit gegenpolig in Serie geschalteten Zenerdioden und ein Schwingkreis, für diesen Zweck kombiniert. Die Verwendung gegenpolig in Serie geschalteter Zenerdioden zur Nivellierung größerer Störimpulse ist bisher nicht bekannt geworden.It is of particular importance that those occurring in every alternating current network short-term interference pulses, the amplitude of which the amplitude of the useful voltage is usually considerable exceed to eliminate with absolute certainty. The so far for this purpose The RC and LC circuits used do not adequately fulfill this task. It will hence two circuits known per se, namely a voltage limiting circuit with opposite polarity in series connected Zener diodes and an oscillating circuit for this Purpose combined. The use of Zener diodes connected in series with opposite polarity for Leveling of larger glitches has not yet become known.

Die synchronisierende Wechselspannung erreicht über den Vorwiderstand R1 die beiden Zenerdioden D1 und D2, deren Zenerspannung zweckmäßig etwas geringer gewählt wird als die Amplitude der Wechselspannung. Die Aufgabe dieser Dioden ist es, Störimpulse, die der Wechselspannung überlagert sind, auf die Amplitude der Halbwellen der Wechselspannung zu begrenzen. Eine Begrenzung des Spitzenwertes der Wechselt spannung ist unnötig, jedoch nicht nachteilig, da deren Amplitude in weiten Grenzen unerheblich ist. Uber den hochohmigen Widerstand R2 erreicht die so aufbereitete Wechselspannung (Netzfrequenz + Störimpulse gleicher Amplitude) die Primärwicklung des Ubertragers Ue. Die Sekundärseite dieses Ubertrages bildet mit dem Kondensator C1 einen mit der Netzfrequenz in Resonanz befindlichen Schwingkreis. Dem Widerstand R2 kommt eine doppelte Funktion zu. Einerseits entkoppelt er den Schwingkreis voll den Zenerdioden, andererseits bewirkt er durch seine Anordnung im anderen Zweig der Zuleitung (gegenüber R1) auch eine vollständige Unterdrückung von solchen Störimpulsen, die sonst kapazitiv gegenüber dem gemeinsamen Massepotential durch den Ubertrager Ue übertragen würden.The synchronizing AC voltage reaches the series resistor R1 the two Zener diodes D1 and D2, whose Zener voltage is appropriately somewhat lower is chosen as the amplitude of the alternating voltage. The job of these diodes is it, glitches, which are superimposed on the alternating voltage, on the amplitude of the Limit half-waves of the alternating voltage. Limiting the peak value of the Changing the voltage is unnecessary, but not disadvantageous because its amplitude is wide Limits is irrelevant. The processed in this way is reached via the high resistance R2 AC voltage (mains frequency + interference pulses of the same amplitude) the primary winding of the transmitter Ue. The secondary side of this transfer forms with the capacitor C1 an oscillating circuit that is in resonance with the mains frequency. The resistance R2 has a double function. On the one hand, it fully decouples the resonant circuit the Zener diodes, on the other hand it is caused by its arrangement in the other branch the supply line (opposite R1) also a complete suppression of such interference pulses, the otherwise capacitive towards the common ground potential the transmitter Ue would be transmitted.

Der Schwingkreis Ue, C1 reinigt durch seine bekannten Eigenschaften die Wechselspannung ausreichend von Störimpulsen. Gegebenenfalls noch verbleibende Reste werden durch die Siebschaltung auf dem Widerstand R3 und dem Kondensator C2 vollständig unterdrückt. Die so aufbereitete Wechselspannung steuert eine Darlingtonschaltung aus den Transistoren T1 und T2. Am Kollektor des Transistors T2 steht das Synchronisierungssignal mit der genauen Netzfrequenz zur Verfügung.The resonant circuit Ue, C1 cleans through its known properties the alternating voltage sufficient of glitches. Possibly still remaining Residues are passed through the filter circuit on resistor R3 and capacitor C2 completely suppressed. The alternating voltage prepared in this way controls a Darlington circuit from the transistors T1 and T2. The synchronization signal is at the collector of transistor T2 with the exact grid frequency available.

Langzeitversuche haben gezeigt, daß zur Uberbrückung der auftretenden kurzzeitigen Netzausfälle die Genauigkeit eines Multivibrators ausreichend ist, um spürbare Gangabweichungen auch über lange Zeiträume zu vermeiden. Eine einwandfreie Synchronisation einer solchen Schaltung ist jedoch normalerweise nur dann möglich, wenn die Eigenfrequenz des Multivibrators zu jeder Zeit unter'der Netzfrequenz liegt. Dadurch ergibt sich der Nachteil, daß die Uhr während eines Netzausfalles beständig nachgeht. Auf Grund der einzukalkulierenden Veränderungen (Temperatur usw.) muß die Frequenz beträchtlich niedriger gewählt werden. Bei der hier vorliegenden Anordnung wird daher ein an sich bekannter Komplementär-Multivibrator, bestehend aus den Transistoren T3 und T4 über die Basis des Transistors T3 synchronisiert. Der Multivibrator arbeitet in bekannter Weise durch die Aufladung des Kondensators C3 über die Widerstände R5 und R4 bis im Transistor T3 Kollektorstrom fließt, der seinerseits einen Kollektorstrom im Transistor T4 zur Folge hat. Die dabei am Kollektor des Transistors T4 auftretende Spannungsänderung wird über den Kondensator C3 und den Widerstand R6 auf die Basis des Transistors T3 übertragen, wodurch beide Transistoren augenblicklich voll durchgesteuert werden. Nachdem sich der Kondensator C3 über die Emitter-Basisstrecke des Transistors T3 und den Widerstand R6 sowie die Kollektor-Emitterstrecke des Transistors T4 voll aufgeladen hat, erhält der Transistor T3 keinen ausreichenden Basisstrom mehr und beide Transistoren werden wieder gesperrt. Ein zusätzlich eingefügter Transistor T5 beeinflußt diese Wirkungsweise nicht wesentlich. Da er während der gesamten Durchsteuerung des Transistors T4 gesperrt ist, bewirkt er jedoch, daß der Transistor T3 während dieser Zeit keinerlei Basisstrom über den Widerstand R5 erhält. Hierdurch sind der Bemessung des Widerstandes R5 und dadurch auch des Kondensators C3 nicht so enge Grenzen gesetzt, wie das sonst bei dieser Schaltung der Fall ist. Das ist daher von so großer Bedeutung, weil sich normalerweise für den Widerstand R5 extrem hohe Werte (einige 10 MD ) ergeben, insbesondere deshalb, weil die Betriebsspannung des Multivibrators möglichst hoch zu wählen ist, um den Einfluß der Transistorparameter klein zu halten. Derart hochohmige Schaltungen aber unterliegen wiederum starken S hwankungen der Zeitkonstante durch wechselnde Luftfeuchtigkeit und Temperatur. Dieser Mangel wird durch die Einfügung des Transistors T5 beseitigt. Des weiteren beeinflussen bei normaler Auslegung Schwankungen der Stromverstärkung des Transistors T3 die Zeitkonstante wesentlich. Durch die Wirkung des Transistors T5 kann der Widerstand R5 so bemessen werden, daß er ein Mehrfaches des erforderlichen Basisstromes am Transistor T3 liefert, wodurch die Stabilität ganz entscheidend verbessert wird. Mit dem Widerstand R6 wird der Regelbereich des Widerstandes R4 so eingeengt, daß eine gute Einstellbarkeit kleiner Gangänderungen gewährleistet ist.Im synchronisierten Betrieb wird der Kippvorgang jeweils durch den Transistor T2 über den Widerstand R7 eingeleitet.Long-term tests have shown that to bridge the occurring short-term power failures the accuracy of a multivibrator is sufficient, in order to avoid noticeable rate deviations even over long periods of time. A flawless one Synchronization of such a circuit is normally only possible, however, if the natural frequency of the multivibrator is below the mains frequency at all times. This has the disadvantage that the clock remains constant during a power failure pursues. Due to the changes to be taken into account (temperature, etc.) the frequency can be chosen to be considerably lower. With the present arrangement is therefore a known complementary multivibrator, consisting of the transistors T3 and T4 synchronized via the base of transistor T3. The multivibrator is working in a known manner by charging the capacitor C3 through the resistors R5 and R4 until collector current flows in transistor T3, which in turn is a collector current in transistor T4. The occurring at the collector of transistor T4 Voltage change is based on capacitor C3 and resistor R6 of Transistors T3 transferred, causing both transistors to be instantaneous be fully controlled. After the capacitor C3 is over the emitter-base path of the transistor T3 and the resistor R6 and the collector-emitter path of the Has transistor T4 fully charged, the transistor T3 does not receive sufficient Base current more and both transistors are blocked again. An additionally inserted Transistor T5 does not significantly affect this mode of operation. Since he during the entire control of the transistor T4 is blocked, it causes, however, that the transistor T3 during this time no base current through the resistor R5 receives. This reduces the dimensioning of the resistor R5 and thus also of the capacitor C3 is not set as narrow limits as is otherwise the case with this circuit. This is therefore of great importance because it is usually for the resistance R5 results in extremely high values (some 10 MD), especially because of the operating voltage of the multivibrator should be selected as high as possible in order to reduce the influence of the transistor parameters to keep it small. Such high-resistance circuits are in turn subject to strong ones Fluctuations in the time constant due to changing humidity and temperature. This deficiency is eliminated by the insertion of the transistor T5. Further affect fluctuations in the current gain of the transistor with normal design T3 the time constant is essential. Through the action of the transistor T5, the resistance R5 must be dimensioned so that it is a multiple of the required base current on Transistor T3 delivers, which significantly improves the stability. With the resistor R6 the control range of the resistor R4 is narrowed so that A good adjustability of small gear changes is guaranteed. In the synchronized Operation is the tilting process in each case by the transistor T2 via the resistor R7 initiated.

Da bei einem Komplementär-Multivibrator mit geeigneter Dimensionierung die Umladezeit mit der Zeitkonstante R6, C3 nur einen Bruchteil der gesamten Periodendauer ausmacht, während andererseits die Durchsteuerung des Transistors T2 fast eine Halbwelle des synchronisierenden Wechselstroms dauert, wird der Multivibrator auch dann noch sicher synchronisiert, wenn seine Eigenfrequenz über der Frequenz des synchronisierenden Netzes liegt. Es ist daher möglich, den freilaufenden Multivibrator so einzustellen, daß seine Frequenzabweichungen gut symmetrisch zur Sollfrequenz liegen, wodurch während der Ausfallzeiten des Wechselstromnetzes eine beträchtliche Verbesserung der Ganggenauigkeit erreicht wird. Diese wird noch dadurch verbessert, daß auch im synchronisierten Betrieb die Transistoren T3 bis T5 regelmäßig umgeschaltet werden. Dadurch werden die inneren, thermischen Veränderungen in diesen Transistoren unmittelbar nach einem Netzausfall auf ein Minimum beschränkt.As with a complementary multivibrator with suitable dimensions the reloading time with the time constant R6, C3 is only a fraction of the total period duration makes up, while on the other hand the activation of the transistor T2 almost a half-wave the synchronizing alternating current lasts, the multivibrator will continue to operate safely synchronized when its natural frequency is above the frequency of the synchronizing Network lies. It is therefore possible to set the free-running multivibrator so that that its frequency deviations are well symmetrical to the target frequency, whereby a significant improvement during AC grid downtime the accuracy is achieved. This is further enhanced by that too in synchronized operation, the transistors T3 to T5 are switched over regularly. As a result, the internal, thermal changes in these transistors are immediate reduced to a minimum after a power failure.

Elektronische und elektromechanische Nebenuhren und sonstige Nebenstellen können im allgemeinen nicht zurückgestellt werden. Hinzu kommt, daß elektromechanische Einrichtungen durch ihre mechanische Trägheit, beispielsweise große Turmuhren; nicht beliebig schnellen Stellvorgängen folgen können. Diesen beiden Faktoren trägt die nachfolgend beschriebene Stelleinrichtung Rechnung. Durch eine Betätigung eines Stellschalters ST erfolgt die Abgabe des Ninutenimpulses, z.B. in Abständen von fünf Sekunden, wpbei die Länge der Stellimpulse,'in der Regel 1 bis 2 Sekunden, unverändert bleibt. Durch Betätigung eines Haltschalters H kann die gesamte Anlage in einer genau definierten Stellung angehalten werden, so daß alle nachgeschalteten Einrichtungen sofort nach seiner Rückstellung einen Schritt weiterschalten. Dadurch ist nach erfolgtem Stellen eine leichte und sofortige Betriebskontrolle möglich.Electronic and electromechanical slave clocks and other auxiliary units generally cannot be reset. In addition, it is electromechanical Mechanisms due to their mechanical inertia, for example large tower clocks; not can follow any quick adjustment processes. The below described setting device invoice. By pressing a Control switch ST, the minute impulse is emitted, e.g. at intervals of five seconds, where the length of the control pulses, 'usually 1 to 2 seconds, remains unchanged. By pressing a stop switch H, the entire system be stopped in a well-defined position, so that all downstream Switch facilities one step further immediately after resetting. Through this is after an easy and immediate operational control possible.

Zur besseren Übersicht wird von einem 50 Hz-Generator ausgegangen. Die von dem Multivibrator mit der Synchronschaltung (Fig. 1) erzeugten Impulse gelangen über das Gatter G1 an den Eingang einer Frequenzteileranordnung. In dieser Frequenzteileranordnung wird die Folge frequenz der vom Multivibrator abgegebenen Impulse mit Hilfe mehrerer hintereinander geschalteter Binärzähler und Flip-Flop-Stufen geteilt. Zweckmäßigerweise erfolgt die Teilung in folgenden Abstufungen: Binärzähler BZ1: Teilverhältnis 1 : 5, zeitlicher Abstand der Ausgangssignale 0,1 Sekunde; Binärzähler BZ2: Teilverhältnis 1 : 10, Abstand der Ausgangssignale 1 Sekunde; Binärzähler BZ3: Teilverhältnis 1 : 5, Abstand der Ausgangssignale 5 Sekunden; Binärzähler BZ4: Teilverhältnis 1 : 12, Abstand der Ausgang signale 1 Minute. Die Ausgänge der einzelnen Binärzähler stehen für beliebige Zwecke zur Verfügung. Für minütlich fortgeschaltete Einrichtungen, insbesondere für elektromechanische Nebenuhren, wird das impulsförmige Steuersignal im Nor-Gatter G3 gewonnen. Das Steuersignal am Ausgang dieses Gatters hat immer dann den Signalwert L, wenn an allen seinen Eingängen Signale mit dem Signalwert O anliegen. Das ist in der gezeigten Schaltung für eine Sekunde je Minute der Fall. Durch eine Betätigung des Stellenschalters ST wird der Binärzähler BZ4 (1/12) ständig in der Nullstellung festgehalten. Das heißt, daß an allen seinen Ausgängen ständig der Signalwert 0 vorhanden ist. Dadurch folgt das Steuersignal dem nunmehr längsten Zeitintervall am Eingang des Gatters G3, nämlich dem Zeitintervall von 5 Sekunden. Am Ausgang des Gatters G3 wird jetzt alle 5 Sekunden ein Minutensignal mit dem Signalwert L abgegeben, wobei die Impulsdauer von einer Sekunde unverändert bleibt. Alle nachgeschalteten Einrichtungen werden mit zwölf Minutenschritten pro Minute vorgestellt. Der Zusammenhang zwischen eventuellen sekundenzeigenden Einrichtungen bleibt bei dieser Anordnung erhalten, es muß lediglich der letzte Stellschritt bei der Sekunde Null ausgeführt werden.For a better overview, a 50 Hz generator is assumed. The pulses generated by the multivibrator with the synchronous circuit (Fig. 1) arrive via the gate G1 to the input of a frequency divider arrangement. In this frequency divider arrangement the repetition frequency of the pulses emitted by the multivibrator with the help of several binary counter and flip-flop stages connected in series. Appropriately the division takes place in the following steps: Binary counter BZ1: division ratio 1 : 5, time interval between the output signals 0.1 second; Binary counter BZ2: dividing ratio 1: 10, interval between the output signals 1 second; Binary counter BZ3: dividing ratio 1 : 5, interval between the output signals 5 seconds; Binary counter BZ4: division ratio 1: 12, the output signals are spaced 1 minute apart. The outputs of the individual binary counters are available for any purpose. For facilities updated every minute, especially for electromechanical slave clocks, the pulse-shaped control signal won in Nor gate G3. The control signal at the output of this gate always has then the signal value L if signals with the signal value at all of its inputs O concern. In the circuit shown, this is the case for one second per minute. By actuating the position switch ST, the binary counter BZ4 (1/12) becomes constant held in the zero position. That means that at all of its exits constantly the signal value 0 is present. As a result, the control signal now follows the longest Time interval at the input of the gate G3, namely the time interval of 5 seconds. At the output of gate G3 there is now a minute signal with the signal value every 5 seconds L delivered, whereby the pulse duration of one second remains unchanged. All downstream Facilities are presented at twelve minute increments per minute. The relationship between any second-hand devices remains Obtained this arrangement, it only has to be the last step at the second Run zero.

Beim Gatter G2 handelt es sich um ein NAND-Gatter, d.h., sein Ausgang gibt nur dann ein Signal mit dem Signalwert 0 ab, wenn an allen seinen Eingängen ein Signal mit dem Signalwert L anliegt. Das ist im normalen Betrieb nie der Fall, da an einem Eingang durch den Haltschalter H' ständig, der Signalwert O angelegt ist. Da in einer Frequenzteileranordnung mit Binärzähler aus Flip-Flop-Stufen die folgende Zählerstufe immer dann umschaltet, wenn der Signalwert am Ausgang der vorhergehenden Zählerstufe von L auf 0 wechselt, haben die Signale an allen Stufenausgängen den Signalwert L, bevor beim nächsten Eingangsimpuls die Ausgangssignale aller Zählerstufen den Signalwert 0 annehmen. Abweichungen ergeben sich lediglich bei nicht streng binären Zählern (z.B. 1/10), jedoch wird auch hier die höchste Zählerstellung durch den gemeinsamen Signalwert L an den Stufenausgängen markiert. Der Eingang des Gatters G2 von der Fig. 3 soll zunächst unbeachtet bleiben.Gate G2 is a NAND gate, i.e. its output only emits a signal with the signal value 0 if at all of its inputs a signal with the signal value L is present. This is never the case in normal operation, since the signal value O is constantly applied to one input through the stop switch H ' is. Since in a frequency divider arrangement with binary counter from flip-flop stages the The following counter level always switches over when the signal value at the output of the previous Counter level changes from L to 0, the signals at all level outputs have the Signal value L before the output signals of all counter stages at the next input pulse assume the signal value 0. There are only deviations if not strictly binary counters (e.g. 1/10), but the highest counter position is also used here marks the common signal value L at the step outputs. The entrance of the gate G2 from FIG. 3 should initially be disregarded.

Bei einer Betätigung des Haltschalters H schaltet das Signal am zugehörigen Eingang des Gatters G2 vom Signalwert 0 auf den Signalwert L um. Das bleibt am Ausgang dieses Gatters solange ohne Wirkung, bis auch die Ausgangssignale aller an diesem Gatter angeschlossenen Zählerstufen den Signalwert L haben. In diesem Augenblick schaltet das Ausgangssignal des Gatters G2 vom Signalwert L auf den Signalwert 0 um und sperrt dadurch das Gatter G1, so daß die weitere Zuführung von Impulsen zum Eingang der Frequenz teileranordnung verhindert wird.When the stop switch H is actuated, the signal switches on the associated Input of the gate G2 from the signal value 0 to the signal value L to. That stays at the exit this gate has no effect until the output signals of all at this one Counter stages connected to gates have the signal value L. At this moment switches the output signal of gate G2 from signal value L to signal value 0 around and thereby blocks the gate G1, so that the further supply of pulses to the Input of the frequency divider arrangement is prevented.

Durch diese Anordnung bleibt die Uhr unmittelbar vor der Abgabe eines Minutenimpulses am Ausgang des Gatters G3 stehen. Wenn Zeitübereinstimmung erreicht ist, kann die Anlage wieder in Betrieb gesetzt werden, indem der Haltschalter H zurückgeschaltet wird. Die Hauptuhr gibt jetzt sofort an alle nachgeschalteten Einrichtungen einen Minutenimpuls über den Ausgang des Gatters G3 ab. In der dargestellten Anordnung beträgt die Verzögerung dieses ersten Impulses gegenüber dem Betätigungsaugenblick des Haltschalters H 0,1 Sekunden. Das ist bei manueller Betätigung ausreichend, da eine höhere Genauigkeit auf diese Weise ohnehin nicht erreichbar ist. Soll die Stellgenauigkeit bei automatischer Betätigung des Haltschalters H, z.B. durch eine Zeitzeichenstellvorrichtung weiter erhöht werden, so geschieht dies dadurch, daß Teilerstufenausgänge weiterer Teiler mit höherer Ausgangssignalfolgefrequenz an weitere Eingänge des Gatters G2 angeschlossen werden. Auf diese Weise kann der Wiederstart der Hauptuhr mit einer Genauigkeit erfolgen, welche der Periodendauer der steuernden Frequenz, im dargestellten Beispiel 20 ms entspricht.With this arrangement, the watch remains immediately prior to dispensing one Minute pulse at the output of gate G3 stand. If time coincidence is reached, the system can be put back into operation by pressing the stop switch H is switched back. The master clock now immediately gives to all downstream ones Facilities a minute pulse via the output of gate G3. In the illustrated Arrangement is the delay of this first pulse compared to the moment of actuation of the stop switch H 0.1 seconds. This is sufficient for manual operation, since a higher accuracy cannot be achieved in this way anyway. Should the Adjustment accuracy with automatic actuation of the stop switch H, e.g. by a Time signal setting device are further increased, this is done in that Divider stage outputs of further dividers with higher output signal repetition frequency further inputs of the gate G2 can be connected. In this way the restart the master clock with an accuracy that corresponds to the period of the controlling Frequency, in the example shown, corresponds to 20 ms.

Da die Hauptuhr in erster Linie zur Steuerung polarisierter Nebenuhren bestimmt ist, erfolgt durch ein zusätzliches Flip-Flop FF1, das in jeder Minute den Signalwert seines Ausgangssignals wechselt, eine Ausscheidung der Impulse nach geraden und ungeraden Minuten.Since the master clock is primarily used to control polarized slave clocks is determined, is done by an additional flip-flop FF1 that every minute the signal value of its output signal changes, an elimination of the impulses after even and odd minutes.

Dies geschieht in der Weise, daß beim Signalwert L am Ausgang des Flip-Flops FF1 des Gatters G4 und beim Signalwert 0 am Ausgang des Flip-Flops FF1 durch die Wirkung der Inverterstufe Ul das Gatter G5 für den nächstfolgenden Impuls freigegeben wird. Das Umwechseln des Ausgangssignals des Gatters G3 (Fig. 3) vom Signalwert L auf den Signalwert 0 bewirkt die Umschaltung des Flip-Flops FF1, und es bereitet das jeweilige Gatter für den nächsten Impuls vor. An den Ausgängen mI und mII erscheinen die Impulse für gerade und ungerade Minuten getrennt, wie es zur Steuerung der nachgeschalteten Treiber erforderlich ist.This is done in such a way that the signal value L at the output of the Flip-flops FF1 of the gate G4 and with the signal value 0 at the output of the flip-flop FF1 by the action of the inverter stage Ul, the gate G5 for the next pulse is released. Switching the output of the gate G3 (Fig. 3) from Signal value L to signal value 0 causes the flip-flop FF1, and to switch it prepares the respective gate for the next pulse. At the outputs mI and mII appear the impulses for odd and even minutes separately, as required to control the downstream drivers.

Die Festlegung, welcher Ausgang den geraden und welcher den ungeraden Minuten zugeordnet wird, erfolgt willkürlich. Durch die Rückführung des Ausganges des Flip-Flops FF1 auf einen Eingang des Gatters G2 (Fig. 2) wird erreicht, daß dieses zusätzlich zu den beschriebenen Bedingungen nur dann den Signalwert seines Ausgangssignals umschaltet, wenn am Ausgang des Flip-Flops FF1 der Signalwert L vorliegt. Dadurch wird die Hauptuhr z.-B. nur vor dem Sprung auf eine gerade Minute angehalten, was beim Stellen polarisierter Nebenuhren von Vorteil ist. Die Schaltung gemäß Fig. 3 kann auch zur Erzeugung wechselnder Impulsfolgen mit jedem beliebigen anderen Zeitintervall benutzt werden, z.B. zur Steuerung der Treiber polarisierter, sekundenspringender Nebenuhren. Ihr Eingang ist dann an den entsprechenden Ausgang der Frequenzteileranordnung anzuschließen.Determining which output is even and which output is odd Minutes is assigned arbitrarily. By returning the output of the flip-flop FF1 to an input of the gate G2 (Fig. 2) is achieved that this in addition to the conditions described only then the signal value of his Output signal switches when the signal value L at the output of the flip-flop FF1 is present. This means that the master clock is e.g. just before jumping to an even minute stopped, which is an advantage when setting polarized slave clocks. The circuit 3 can also be used to generate alternating pulse trains with any other time interval can be used, e.g. to control the drivers of polarized, secondary clocks jumping seconds. Your input is then at the corresponding output to connect the frequency divider arrangement.

Zum Betrieb polarisierter Nebenuhren ist es erforderlich, daß der steuernde Impuls seine Polarität wechselt. Das heißt, daß alle geradzahligen Impulse mit der einen und alle ungeradzahligen Impulse mit der anderen Polarität abgegeben werden. Üblicherweise.wird dies durch die Umschaltung der Kontakte zweier Relais bewirkt. In der in Fig. 4 beschriebenen Schaltung werden dazu vier Transistoren T5 bis T8 verwendet, deren Kollektor-Emitter-Strecken in gleicher Weise wie die sonst üblichen Kontakte geschaltet sind. Die Transistoren T9 und T10 dienen der Verminderung der Stromentnahme aus den steuernden Gattern.To operate polarized slave clocks, it is necessary that the controlling impulse changes its polarity. That is, all even-numbered pulses with one polarity and all odd-numbered pulses with the other polarity will. Usually this is done by switching the contacts of two relays causes. In the circuit described in FIG. 4, four transistors are used for this purpose T5 to T8 used their collector-emitter paths in the same way as the otherwise usual contacts are switched. The transistors T9 and T10 are used Reduction of the current consumption from the controlling gates.

Die Polarität der Betriebs spannung kann bei anderer Polarität der steuernden Einrichtungen auch umgekehrt sein. Die Halbleiter sind dann ebenfalls mit der entsprechenden umgekehrten Polarität zu verwenden. Da die Steuerung praktisch trägheitslos erfolgt und Prellerscheinungen wie an Kontakten nicht auftreten, können mit dem Treiber auch beliebige andere Einrichtungen mit nahezu beliebiger Frequenz gesteuert werden.The polarity of the operating voltage can change the polarity of the controlling facilities can also be reversed. The semiconductors are then also with the corresponding reversed polarity. Since the steering practically without inertia and bouncing phenomena such as those on contacts do not occur, can use the driver with any other facility with almost any Frequency controlled.

Die Eingänge mI und mII dieser Schaltung entsprechen den Ausgängen mI und mII der Fig. 3. An ihnen liegt im Ruhezustand der Signalwert 0 und während eines Ausgangsimpulses der Signalwert L, beispielsweise + 5 V. Durch die Widerstände R11 und R12 wird der elektrische Mittelpunkt der Nebenuhrenleitung gebildet, der über den hochohmigen Widerstand R4 mit dem Pluspol der Spannungsversorgung verbunden ist. Dadurch befindet sich die gesamte Leitung auf dem Potential der Betriebsspannung. Wird der Eingang mI durch einen Steuerimpuls vom Signalwert 0 auf den Signalwert L umgeschaltet, so erhält der Transistor T9 über den Widerstand R9 Basisstrom. Dadurch erhält der Transistor T5 über folgenden Stromkreis einen geringen Basisstrom: Pluspol der Spannungsversorgung, Widerstände R4, R12, R17, R5, Kollektor-Emitter-Strecke des Transistors T9, Basis-Emitter-Strecke des Transistors T5 und Minuspol der Spannungsversorgung. Der Transistor T5 beginnt durchzusteuern, wodurch der Transistor T6 über folgenden Stromkreis seinen Basisstrom erhält: Pluspol der Spannungsversorgung, Basis-Emitter-Strecke des Transistors T6, Widerstand R6, Kollektor-Emitter-Strecke des Transistors T5, Minuspol der Spannungsversorgung. Der Transistor T6 beginnt ebenfalls durchzusteuern und liefert jetzt mit seiner Emitter-Kollektor-Strecke über die Diode D6 und den Widerstand R5 sowie den Transistor T9 den Basisstrom für den Transistor T5. Dieser Kippvorgang führt zur völligen Durchsteuerung beider Transistoren. Dabei erhält die Nebenuhrenleitung auf dem Anschluß b das Potential des Pluspols über die Emitter-Kollektor-Strecke des Transistors T6, die Diode D6 den Schutzwiderstand R17.The inputs mI and mII of this circuit correspond to the outputs mI and mII of FIG. 3. The signal value 0 is applied to them in the idle state and during of an output pulse the signal value L, for example + 5 V. Through the resistors R11 and R12 form the electrical center point of the slave clock line, the Connected to the positive terminal of the power supply via the high-resistance resistor R4 is. This means that the entire line is at the operating voltage potential. If the input mI is switched from the signal value 0 to the signal value by a control pulse L switched, the transistor T9 receives base current through the resistor R9. Through this the transistor T5 receives a low base current via the following circuit: positive pole the power supply, resistors R4, R12, R17, R5, collector-emitter path of transistor T9, base-emitter path of transistor T5 and negative pole of the voltage supply. The transistor T5 begins to turn on, whereby the transistor T6 has the following Circuit receives its base current: positive pole of the voltage supply, base-emitter path of transistor T6, resistor R6, collector-emitter path of transistor T5, Negative pole of the power supply. The transistor T6 also begins to turn on and now delivers with its emitter-collector path via the diode D6 and the Resistor R5 and transistor T9, the base current for transistor T5. This Tilting process leads to full control of both transistors. Receives the slave clock line on connection b, the potential of the positive pole via the emitter-collector path of the transistor T6, the diode D6 the protective resistor R17.

Der Anschluß a.der Nebenuhrenleitung wird über den Transistor T5, die Diode D5 und den Schutzwiderstand R16 mit dem Minuspol verbunden. Die angeschlossenen Nebenuhren sind abzüglich der geringen Spannungsabfälle an den Transistoren, den Dioden und den Schutzwiderständen direkt mit der Betriebsspannung verbunden. Der nächste eintreffende Impuls erscheint am Anschluß mII, under steuert über den Widerstand RIO und den Transistor T10 den Transistor T7, der über folgenden Stromkreis Basisstrom erhält: Pluspol der Spannungsversorgung, Widerstände R4, RIl, R19, R7, Kollektor-Emitter-Strecke des Transistors TlO, Basis-Emitter-Strecke des Transistors T7, Minuspol der Spannungsversorgung. Es setzt der gleiche Kippvorgang ein, wie er bereits vorstehend beschrieben wurde. Nach seinem Abschluß sind jetzt jedoch die Transistoren T7 und T8 voll durchgesteuert. Der Anschluß a der Nebenuhrenleitung ist über den Transistor T8, die Diode D8 und den Widerstand R19 mit dem Pluspol und der Anschluß b über den Transistor T7, die Diode D7 und den Widerstand R18 mit dem Minuspol der Spannungsversorgung verbunden. Dadurch erhalten die angeschlossenen Nebenuhren jetzt Spannung mit der umgekehrten Polarität. Die beiden gegenpolig in Serie geschalteten Zenerdioden bewirken eine Beschneidung der beim Abschalten induktiver Lasten entstehenden Spannungsspitzen auf einen Wert, der leicht über der Betriebsspannung liegt. Dadurch werden die übrigen Halbleiterbauelemente in der Treiberschaltung vor diesen Spannungsspitzen geschützt. Das heißt, daß diese Spannungsspitzen bei der Bemssung nicht berücksichtigt werden müssen.The connection a. Of the slave clock line is made via the transistor T5, the diode D5 and the protective resistor R16 are connected to the negative pole. The connected Slave clocks are minus the small voltage drops on the transistors, the Diodes and the protective resistors are connected directly to the operating voltage. Of the The next incoming pulse appears at connection mII, and controls via the resistor RIO and the transistor T10 the transistor T7, the base current via the following circuit receives: positive pole of the power supply, resistors R4, RIl, R19, R7, collector-emitter path of the transistor T10, base-emitter path of the transistor T7, negative pole of the voltage supply. The same tilting process starts as has already been described above. After its completion, however, the transistors T7 and T8 are now fully turned on. The connection a of the slave clock line is through the transistor T8, the diode D8 and the resistor R19 to the positive pole and the connection b via the transistor T7, the Diode D7 and resistor R18 connected to the negative pole of the power supply. As a result, the connected slave clocks now receive voltage with the reverse Polarity. The two zener diodes connected in series with opposite poles cause a Trimming of the voltage peaks that arise when switching off inductive loads to a value that is slightly above the operating voltage. This will make the rest Semiconductor components in the driver circuit are protected from these voltage peaks. This means that these voltage peaks are not taken into account in the dimensioning have to.

Durch die dargestellte und beschriebene Art der Transistor-Steuerung ist die Nebenuhrenleitung weitgehendkurzschlußfest.' Bei jeder Transistorsteuerung für äußere Stromkreise liegt das Problem in der Beherrschung der außerordentlich hohen Kurzschlußstromstärken, welche bei der Verwendung normaler Sicherungen das Grenzlastintegral der an sich für den Betriebsstrom erforderlichen Transistoren immer überschreiten. Normalerweise wird daher die Verwendung spezieller, meist elektronischer Sicherungen oder bedeutend größerer Transistoren erforderlich. Dieses Problem entfällt in der dargestellten Schaltung bei richtiger Dimensionierung der Widerstände R5 bis R8. Sie sind so zu bemessen, daß zur vollen Durchsteuerung der Transistoren T5 bis T8 nahezu die volle Betriebsspannung erforderlich ist. Da diese Steuerspannung der Nebenuhrenleitung entnommen wird, stellt sich bei Kurzschluß oder großer Uberlast ein Gleichgewichtszustand ein. Dieser entsteht durch den einerseits hohen Strombedarf der Nebenuhrenleitung, falls an ihren Anschlußpunkten die volle Betriebsspannung stehen soll, während andererseits z.B. die Widerstände R5 und R6 den dazu erforderlichen Basisstrom für die Transistoren T5 und T6 nicht liefern können, insbesondere deshalb, weil die Spannungsdifferenz zwischen den Anschlüssen der Nebenuhrenleitung wiederum als Folge des mangelnden Basisstromes keine ausreichenden Werte annehmen kann.Through the type of transistor control shown and described the slave clock line is largely short-circuit proof. ' With every transistor control for external circuits the problem lies in mastering the extraordinarily high short-circuit currents, which when using normal Fuses the limit load integral of the required per se for the operating current Always exceed transistors. Usually, therefore, the use of special, mostly electronic fuses or significantly larger transistors are required. This problem does not apply to the circuit shown if the dimensions are correct of resistors R5 to R8. They are to be dimensioned so that for full control of the transistors T5 to T8, almost the full operating voltage is required. There this control voltage is taken from the slave clock line, arises in the event of a short circuit or high overload a state of equilibrium. This arises from the one hand high power consumption of the slave clock line, if the full one at its connection points The operating voltage should be, while on the other hand the resistors R5 and R6, for example do not supply the required base current for the transistors T5 and T6 can, especially because of the voltage difference between the terminals the slave clock line, in turn, as a result of the insufficient base current, is insufficient Can assume values.

Die im Beispiel angeführten Transistoren T5 und T6 können also gar keinen erheblich über dem Betriebsstrom liegenden Kollektorstrom führen. Die an ihnen verbleibende Kollektor-Emitter-Spannung führt lediglich zu einer geringen thermischen Überlastung, zu deren Abschaltung normale Sicherungen ausreichend sind.The transistors T5 and T6 listed in the example can even do not lead a collector current that is significantly higher than the operating current. The on the remaining collector-emitter voltage only leads to a low one thermal overload, which normal fuses are sufficient to switch off.

An eine Frequenzteileranordnung können auch mehrere Treiber angeschlossen werden. Bei Verwendung geeigneter Entkopplungsstufen (z.B. nach Fig. 11) arbeiten bei beliebigen Fehlern an einem oder mehreren Treibern die noch funktionsfähigen Treiber ohne Beeinträchtigung fehlerfrei weiter.Several drivers can also be connected to a frequency divider arrangement will. Work when using suitable decoupling stages (e.g. according to Fig. 11) in the event of any errors in one or more drivers, those that are still functional Driver continues error-free without impairment.

Ist durch einen äußeren Erdschluß die Nebenuhrenleitung mit dem Minuspol der Spannungsversorgung verbunden, so erhalten beim Eintreffen eines Steuerimpulses die Transistoren T5 oder T7 keinen Basisstrom, da dieser zunächst über die Widerstände R4 und R11 oder den Widerstand R12 fließen müßte, wo er aber durch den äußeren Erdschluß kurzgeschlossen wird. Eine Rückwirkung des Erdschlusses auf die Transistoren T6 und T8 über die Widerstände R6 und R8 wird durch die Dioden D5 und D7 verhindert. Ein äußerer Erdschluß führt also zu keinem Defekt am Treiber der Nebenuhrenleitung.Is the slave clock line with the negative pole due to an external earth fault connected to the power supply, received when a control pulse is received the transistors T5 or T7 do not have a base current, since this is initially through the resistors R4 and R11 or the resistor R12 would have to flow, but where it is due to the external earth fault is short-circuited. A reaction of the earth fault on the transistors T6 and T8 across resistors R6 and R8 is prevented by diodes D5 and D7. An external earth fault does not lead to a defect in the driver of the slave clock line.

Wie bereits erwähnt wurde, bilden die Widerstände R11 und R12 den elektrischen Mittelpunkt der Nebenuhrenleitung, welcher über den hochohmigen Widerstand R4 mit dem Pluspol der Spannungsversorgung verbunden ist. Am Verbindungspunkt dieser drei Widerstände kann ein ständiges Erdschlußsignal abgenommen und in einem spannungsempfindlichen Schalter als Alarmierungssignal ausgewertet werden. Da während der Impulspausen kein Strom fließt, befindet sich der Anschluß (Fig. 4) auf dem gleichen Potential wie die Betriebsspannung. Während eines Impulses, gleichgültig mit welcher Polarität dieser erfolgt, ist ein Anschluß der Uhrenleitung mit dem Pluspol und der andere mit dem Minuspol verbunden. Diese Spannungsdifferenz wird durch die Widerstände R11 und R12 halbiert, so daß an dem bezeichneten Anschluß jetzt die halbe Betriebsspannung steht. Da der Widerstand R4 hochohmig gegenüber dem Widerstand R11 bzw. R12 ist, wird bei einem Erdschluß augenblicklich und dauernd auch die halbe Betriebs spannung am Anschlußpunkt unterschritten. Das Vorhandensein einer Spannung, die kleiner als die halbe Betriebsspannung ist, ist also eine Anzeige dafür, daß in einem äußeren Schaltkreis ein Erdschluß vorliegt.As mentioned earlier, resistors R11 and R12 make up the electrical center point of the slave clock line, which is via the high resistance R4 is connected to the positive pole of the power supply. At the connection point of this three resistors, a permanent earth fault signal can be taken and in a voltage sensitive Switch can be evaluated as an alarm signal. Since during the pulse pauses no current flows, the connection (Fig. 4) is at the same potential like the operating voltage. During an impulse, regardless of the polarity this is done is one connection of the clock line to the positive pole and the other connected to the negative pole. This voltage difference is created by the resistors R11 and R12 halved, so that half the operating voltage is now at the designated connection stands. Since the resistor R4 has a high resistance to the resistor R11 or R12, In the event of an earth fault, half the operating voltage is instantly and continuously fallen below at connection point. The presence of a voltage less than is half the operating voltage, is therefore an indication that in an external Circuit has a ground fault.

Da bei sekundenspringenden Nebenuhren die Impulse dicht aufeinander folgen, ist das Nachrücken der Sekundenzeiger beim Abschalten der Spannung an der Uhrenlinie besonders stark sichtbar, weil es unmittelbar in den nächsten Impuls (Sprung) übergeht. Der Sekundenzeiger befindet sich dadurch in einer ständigen flatternden Bewegung, welche die Ablesung beträchtlich erschwert. Der in Fig. 5 dargestellte Treiber hält die Nebenuhrenleitung ständig unter Spannung, wodurch diese Zeigerbewegung wirksam unterbunden wird.Because with secondary clocks jumping in seconds, the pulses are close to one another follow is the advancement of the second hand when switching off the voltage on the Clock line is particularly visible because it is immediately in the next pulse (Jump) passes. The second hand is thereby in a constant fluttering Movement which makes reading considerably more difficult. The one shown in FIG Driver keeps the slave clock line under tension, which causes this pointer movement is effectively prevented.

Die Ansteuerung erfolgt durch das Zweisekundensignal der Frequenzteileranordnung, d.h., das Steuersignal am Punkt S hat abwechselnd während einer Sekunde den Signalwert 0 und während der nächsten Sekunde den Signalwert L. Die Widerstände R22 und R23 sind untereinander gleich und gleich dem Innenwiderstand aller angeschalteten Nebenuhren. Die Betriebs spannung ist zweimal so hoch wie die Spannung, die zur Steuerung der Nebenuhren erforderlich ist. Es sei angenommen, daß das Eingangssignal (Punkt S) den Signalwert 0 hat. Dadurch erhält der Transistor T11 keinen Basisstrom, und er ist gesperrt. Der Transistor T12 erhält über den Widerstand R22, die Diode D9 und den Widerstand R21 Basisstrom und ist voll durchgesteuert. Dadurch ist der Anschluß b der Nebenuhrenleitung über die Diode D10 und die Kollektor-Emitter-Strecke des Transistors T12 mit dem Minuspol verbunden, während der Anschluß a über den Widerstand R22 das Plus-Potential erhält. Zu Beginn der nächsten Sekunde wechselt das Eingangssignal vom Signalwert 0 auf den Signalwert L, wodurch der Transistor T11 über den Widerstand R20 Basisstrom erhält und voll durchsteuert. Dadurch ist jetzt der Anschluß a der Nebenuhrenleitung über die Diode D9 und die Kollektor-Emitter-Strecke des Transistors T11 mit dem Minuspol verbunden. Gleichzeitig wird am Kollektor des Transistors T11 der Widerstand R21 an Minus gelegt, so daß der Transistor T12 keinen Basisstrom mehr erhält und sperrt. Der Anschluß b der Nebenuhrenleitung ist jetzt über den Widerstand R23 mit dem Pluspol der Spannungsversorgung verbunden. Die angeschlossenen Nebenuhren erhalten so ohne Pause Impulse wechselnder Polarität. Zweck der Dioden D9 und D10 ist es, eine Verpolung der Transistoren T11 und T12 durch eine Induktionsspannung beim Umschalten zu vermeiden.It is controlled by the two-second signal from the frequency divider arrangement, i.e., the control signal at point S alternately has the signal value for one second 0 and during the next second the signal value L. The resistors R22 and R23 are equal to each other and equal to the internal resistance of all connected slave clocks. The operating voltage is twice as high as the voltage used to control the Slave clocks is required. It is assumed that the input signal (point S) has the signal value 0. As a result, the transistor T11 receives no base current, and he is locked. The transistor T12 receives via the resistor R22, the diode D9 and the resistor R21 base current and is fully controlled. This is the connection b the slave clock line via the diode D10 and the collector-emitter path of the The transistor T12 is connected to the negative pole, while the connection a via the resistor R22 receives the plus potential. At the beginning of the next second the input signal changes from the signal value 0 to the signal value L, whereby the transistor T11 via the resistor R20 receives base current and is fully controlled. As a result, port a is now the Slave clock line via diode D9 and the collector-emitter path of the transistor T11 connected to the negative pole. At the same time, the collector of transistor T11 the resistor R21 is connected to minus, so that the transistor T12 none Base current receives and blocks more. The connection b of the slave clock line is now connected to the positive terminal of the power supply via resistor R23. The connected Slave clocks receive pulses of alternating polarity without a break. Purpose of the diodes D9 and D10 is a reverse polarity of the transistors T11 and T12 by an induction voltage to avoid when switching.

Natürlich ist die Wirtschaftlichkeit einer solchen-Nebenuhrenleitung nicht besonders groß, da der jeweils durchgesteuerte Transistor einen Kollektorstrom des dreifachen Betriebsstromes der Nebenuhrenleitung führt, während die doppelte Betriebsspannung erforderlich ist. Da die Zahl sekundenspringender Nebenuhren aber meist relativ gering ist, wird dieser Nachteil durch die guten Möglichkeiten der Zeitablesung und den einfachen Aufbau der Schaltung wieder voll ausgeglichen.Of course, the economy of such a slave clock line not particularly large, since the transistor that is turned on has a collector current of three times the operating current of the slave clock line, while double Operating voltage is required. Since the number of secondary clocks jumping in seconds is usually relatively small, this disadvantage is due to the good possibilities of the Time reading and the simple structure of the circuit fully compensated for.

Im nachfolgenden wird die Einrichtung der Erzeugung von Zeitsignalen im Abstand von 5 Minuten bis zu 1 Woche mit einer entsprechenden Stellvorrichtung beschrieben.The following describes the establishment of the generation of time signals at intervals of 5 minutes up to 1 week with an appropriate adjusting device described.

Zur Erzielung einer preiswerten Lösung war es hier erforderlich, die verwendeten Binärzähler so zu gestalten, daß die Verwendung handelsüblicher, integrierter Zählschaltungen ermöglicht wird. Da die Ausgänge der Binårzåhler die Zeitinformation in codierter Form (binär, BCD oder dgl.) liefern, wurden Decoder nachgeschaltet. Die Ausgangstransistoren dieser Decoder steuern unter Verwendung von Arbeitswiderständen die Ausgänge der Schaltung, wodurch diese gegen Kurzschluß untereinander und gegen Minus unempfindlich sind.To achieve an inexpensive solution, it was necessary here that used to design binary counters so that the use of commercially available, integrated Counting circuits is made possible. Since the outputs of the binary counter contain the time information in coded form (binary, BCD or the like.), decoders were connected downstream. The output transistors of these decoders control using load resistors the outputs of the circuit, thereby preventing them from shorting to one another and against Minus are insensitive.

Der steuernde Minutenimpuls erreicht über die Gatter G6 und G7 den Binärzähler Z1. Dieser liefert an seinem Ausgang eine Folge von Impulsen im zeitlichen Abstand von 5 Minuten, die einerseits zur äußeren Verwendung über das Gatter G8 zur Verfügung steht und andererseits den Binärzähler Z2 steuert. Dieser erzeugt über seine nachgeschalteten Decoder die zwölf 5-Minuten-Impulse einer Stunde.The controlling minute pulse reaches the via gates G6 and G7 Binary counter Z1. At its output this delivers a sequence of impulses over time An interval of 5 minutes, which is on the one hand for external use via gate G8 is available and on the other hand controls the binary counter Z2. This generates the twelve 5-minute pulses of an hour via its downstream decoder.

Der Ausgang dieses Binärzählers steuert über das Gatter G12 (Fig. 7) den Binärzähler Z3 oder über das Gatter G13 den Binärzähler Z4. Die Umschaltung von einem auf den anderen Binärzähler erfolgt jeweils beim höchsten Zählerstand (Binärzähler Z3 beim Zählerstand 15, Binärzähler Z4 beim Zählerstand 9) über die Gatter G14 bzw. Gips, welche das Flip-Flop FF2 in den jeweils anderen Zustand bringen, wodurch die Gatter G12 bzw. G13 wechselweise gesperrt werden. Bei der Umschaltung wird der jetzt gesperrte Binärzähler über RO zurückgestellt. Bei Nichtbenutzung des Zählerstandes 0 beider Zähler ergeben sich so zusammen 9 + 14 = 24 mögliche Zählerstände, welche über die entsprechenden Decoder die Stunden von 0 bis 23 Uhr markieren. Der Ausgang des Binärzählers Z4 bewirkt gleichzeitig die Weiterschaltung des Binärzählers Z5, der über entsprechende Decoder die Tage markiert. Da die Einteilung solcher Signalschaltungen üblicherweise nach Wochentagen erfolgt, ist eine Teilung durch 7 erforderlich.The output of this binary counter controls via gate G12 (Fig. 7) the binary counter Z3 or the binary counter Z4 via the gate G13. The switchover from one to the other binary counter takes place at the highest counter reading (Binary counter Z3 when counting 15, binary counter Z4 when counting 9) via the Gate G14 or plaster, which bring the flip-flop FF2 into the other state, whereby the gates G12 and G13 are blocked alternately. When switching the now blocked binary counter is reset via RO. When not in use the counter reading 0 of both counters results in a total of 9 + 14 = 24 possible Counter readings, which are set by the corresponding decoder, the hours from 0 a.m. to 11 p.m. to mark. The output of the binary counter Z4 simultaneously causes the switching of the binary counter Z5, which marks the days via the appropriate decoder. Because the division Such signaling usually takes place according to the day of the week, is a division required by 7.

Hierzu wird ein durch das Gatter G16 zurückgekoppeltes Schieberegister benutzt, welches diese Aufgabe am vorteilhaftesten erfüllt. Zur Einteilung nach Kalendertagen und Monaten (Fig. 8) wird zweckmäßig ein Binärzähler Z6 benutzt, welcher aus fünf Flip-Flop-Stufen besteht und entsprechend der Zahl der Monatstage aus der Stellung 28 bis 31 über die Gatter G17 bis G22 zurückgestellt wird. DIese werden durch einen Monate zählenden Binärzähler Z7 gesteuert.A shift register that is fed back through the gate G16 is used for this purpose uses whichever fulfills this task most advantageously. For classification according to A binary counter Z6 is expediently used for calendar days and months (FIG. 8), which consists of five flip-flop levels and according to the number of days of the month from the Position 28 to 31 is reset via gates G17 to G22. These will controlled by a month counting binary counter Z7.

Zum bequemen Stellen der Binärzähler wird die aus den Gattern G6 bis G11 bestehende Einrichtung benutzt. Hierbei werden die drei Eingänge des Gatters G11, wie angedeutet, durch Stecker oder auch Schalter mit den Decoderausgängen der einzustellenden Uhrzeit bzw. des einzustellenden Tages verbunden. Durch Umlegen des Vorlaufschalters V wird das Gatter G6 gesperrt und das Gatter G9 freigegeben.For convenient setting of the binary counters, the one from gates G6 to G11 uses existing facility. Here are the three inputs of the gate G11, as indicated, by plug or switch with the decoder outputs of the the time to be set or the day to be set. By flipping it of the forward switch V, the gate G6 is blocked and the gate G9 released.

Dadurch gelangen die 50 Hz-Impulse über die Gatter G9 und G7 auf den Eingang des Binärzählers Z1. Sie schalten die gesamte Zähleranordnung mit hoher Geschwindigkeit fort.As a result, the 50 Hz pulses reach the gates G9 and G7 Input of the binary counter Z1. They switch the entire counter arrangement with a high Speed continues.

Wenn die durch die angedeuteten Verbindungen eingestellte Zeit erreicht ist, liegen an den mit den Eingängen G11 verbundenen DecoderausgängenSignale mit dem Signalwert 0.When the time set by the indicated connections reaches signals are present at the decoder outputs connected to inputs G11 the signal value 0.

Dadurch schaltet das Ausgangssignal des Gatters G11 vom Signalwert 0 auf den Signalwert L um. Die Leuchtdiode LED erlischt. Der Binärzähler Z1 wird danach noch um vier weitere Schritte fortgeschaltet, bis sein letzter Ausgang den Signalwert L führt. Dadurch liegt an beiden Eingängen des Gatters G10 der Signalwert L und das Ausgangssignal dieses Gatters schaltet von L auf 0, wodurch das Gatter G9 gesperrt und der Stellvorgang beendet wird. Durch Rückschalten des Vorlaufschalters V wird die Einrichtung wieder mit der Hauptuhr verbunden.As a result, the output signal of gate G11 switches from the signal value 0 to the signal value L. The LED goes out. The binary counter Z1 is after that it is advanced by four more steps until its last exit is the Signal value L leads. As a result, the signal value is present at both inputs of gate G10 L and the output of this gate switches from L to 0, causing the gate G9 is blocked and the setting process is ended. By switching back the flow switch V the device is reconnected to the master clock.

Nach Eintreffen des nächsten Minutenimpulses wird der ordnungsgemäße Betrieb durch das Aufleuchten der Leuchte diode LED angezeigt. Bei Betrieb mit Kalencfertagen und Monaten ist es zweckmäßig, zwischen dem Ausgang der Fig. 7 und dem Eingang der Fig. 8 eine zweite gleichartige Stellvorrichtung zu schalten.After the next minute impulse arrives, the correct one becomes Operation indicated by the lighting up of the diode LED. When operated with calendar days and months, it is useful between the exit of FIG. 7 and the entrance of the Fig. 8 to switch a second similar adjusting device.

Fig. 9 zeigt eine Einrichtung zur Abgabe von Zeitsignalen mit programmierbarer Folge. Zur automatischen Steuerung von Maschinen für Arbeitszeit- und Pausensignale ist es erforderlich, zu bestimmten, festgelegten Zeiten ein Signal mit einstellbarer Dauer zu erzeugen. Hierbei wird im allgemeinen eine Stufung von fünf zu fünf Minuten, Stunden und Wochentagen verwendet. Die hierzu erforderlichen internen Signale werden durch die oben beschriebenen Einrichtungen erzeugt.Fig. 9 shows a device for outputting time signals with programmable Episode. For automatic control of machines for working hours and pause signals it is necessary to have a signal at certain, fixed times with adjustable duration. In general, a gradation of five to five minutes, hours, and days of the week used. The necessary for this internal signals are generated by the means described above.

Der Ausgang des Gatters G8 (Fig. 6) gibt alle fuzif Minuten ein Signal von der Dauer eines Minuten-Impulses (ca.The output of the gate G8 (Fig. 6) gives a signal every five minutes of the duration of a minute impulse (approx.

1 Sekunde) ab. Dieses Signal wird über das Gatter G37 (Fig. 9) dem monostabilen Flip-Flop MFF1 zugeführt. Dadurch schaltet dessen Ausgang vom Signalwert L auf den Signalwert 0. Über die Dauer des Impulses hinaus bleibt dieser Zustand erhalten, bis der Kondensator C4 aufgeladen ist. Es ist zweckmäßig, seine Aufladung durch eine regelbare Kontaktstromquelle vorzunehmen. Dadurch ergeben sich längere Zeiten mit kleineren Kondensatoren. Für Tage, an denen die Signalabgabe unterbleiben soll, wird eine Diode eingeschaltet, über die das Gatter G37 von dem Tagesdecoder gesperrt wird.1 second). This signal is via the gate G37 (Fig. 9) the fed to monostable flip-flop MFF1. As a result, its output switches from the signal value L to the signal value 0. This state remains beyond the duration of the pulse obtained until the capacitor C4 is charged. It is convenient to charge it to be carried out by a controllable contact current source. This results in longer ones Times with smaller capacitors. For days on which the signal is not given should, a diode is switched on, via which the gate G37 of the day decoder is blocked.

In Fig. 9 ist dies für einen Sonntag dargestellt. Das Ausgangssignal des Flip-Flops MFF1 wird an allen übrigen Tagen im Abstand von fünf Minuten abgegeben, und es hat die gewünschte Dauer. Dieses Signal wird dem Gatter G36 zugeführt. Es wirkt jedoch erst dann auf den Ausgang, wenn das Signal am anderen Eingang dieses Gatters ebenfalls den Signalwert 0 hat. An diesem zweiten Eingang liegen die Ausgänge der 12 Gatter G23 bis G35, von denen nur drei dargestellt sind, parallel, Wenn am Ausgang eines dieser Gatter der Signalwert 0 liegt, wird das folgende Signal des Flip-Flops MFF1 durch das Gatter G36 auf das Relais S übertragen, wodurch dieses anzieht. Die Kontakte dieses Relais schalten die äußeren Steuerkreise. Die Gatter G23 bis G35 haben Je zwei Eingänge. An ihrem Ausgang erscheint nur dann der Signalwert 0, wenn an beiden Eingängen der gleiche Signalwert anliegt. Die einen Eingänge sind direkt mit den Ausgängen des 12 x 5 Minuten-Decoders verbunden, und sie führen daher während jeder Stunde nacheinander für je 5 Minuten den Signalwert 0.In Fig. 9 this is shown for a Sunday. The output signal of the flip-flop MFF1 is released every five minutes on all other days, and it has the duration you want. This signal is fed to gate G36. It However, it only has an effect on the output when the signal at the other input does this Gate also has the signal value 0. The outputs are at this second input of the 12 gates G23 to G35, only three of which are shown, in parallel, if on If the output of one of these gates has the signal value 0, the following signal is the Flip-flops MFF1 through the gate G36 on the Transmit relay S, whereby this attracts. The contacts of this relay switch the external control circuits. The gates G23 to G35 each have two inputs. Only then appears at their exit the signal value 0 if the same signal value is present at both inputs. The one Inputs are directly connected to the outputs of the 12 x 5 minute decoder, and they therefore keep the signal value for 5 minutes one after the other during each hour 0.

Die anderen Eingänge liegen an einem Programm-Schaltfeld, dessen Eingänge mit den Ausgängen des 24-Stunden-Decoders verbunden sind. Durch Einschalten von Dioden werden hier die Signalzeiten markiert.The other inputs are on a program control panel, its inputs connected to the outputs of the 24-hour decoder. By switching on The signal times are marked with diodes.

In Fig. 9 ist das für die Zeiten 0730 Uhr, 2300 Uhr und 2355 Uhr dargestellt. Durch diese Verbindung wird z.B. der 30-Minuten-Ausgang des Schaltfeldes von 100Uhr bis 159Uhr auf 0-Potential gelegt. Um 130 Uhr liegt dann auch der zweite Eingang des Gatters G29 auf 0-Potential, so daß das Gatter G36 freigegeben wird und das vom Flip-Flop MFF1 kommende Signal überträgt. Die Signalgabe ist also von der Koinzidenz der SignalweFte 0 an den Eingängen der Gatter G23 bis G35 abhängig. Diese Signalgabe tritt für jede eingesetzte Diode nur einmal in 24 Stunden ein.This is shown in FIG. 9 for the times 0730, 2300 and 2355. Through this connection, e.g. the 30-minute output of the control panel is set at 100 o'clock placed on 0 potential until 159 o'clock. The second entrance will be at 1:30 p.m. of the gate G29 to 0 potential, so that the gate G36 is enabled and the transmits the signal coming from the flip-flop MFF1. The signaling is therefore of the coincidence of the signal values 0 at the inputs of gates G23 to G35. This signaling occurs only once every 24 hours for each diode used.

In Fig. 10 sind die Einrichtung zur zeitsynchronen An-und Abschaltung von Anlageteilen bei Netzausfall dargestellt. Um Batterie-Kapazität zu sparen, ist es zweckmäßig, bei Netzausfall alle nicht unbedingt erforderlichen Anlageteile abzuschalten. Hierzu gehören insbesondere sekundenspringende Nebenuhren, da ihr Energiebedarf sechzigmal so groß wie der einer minutenspringenden Nebenuhr ist.In Fig. 10 are the device for time-synchronous switching on and off of parts of the system in the event of a power failure. To save battery capacity is It is advisable to switch off all parts of the system that are not absolutely necessary in the event of a power failure. These include, in particular, slave clocks that jump seconds, as their energy requirements sixty times the size of a minute-jumping slave clock.

Da der Zeitpunkt von Netzausfall und Netzwiederkehr beliebig ist, muß innerhalb der Anlage sichergestellt werden, daß die Synchronität mit dem' Sprung der Minutenzeiger erhalten bleibt.Since the point in time of power failure and power recovery is arbitrary, must be ensured within the system that the synchronicity with the 'jump the minute hand is retained.

Als Anfangszustand wird ein Normalbetrieb angenommen, in dem die Relais NK und AB angezogen sind. Ihre Kontakte befinden sich in der gestrichelten Stellung. Die Flip-Flop-Schaltungen FF3 und FF4 arbeiten nach dem Master-Slave-Prinzip. Der jede Minute eintreffende Impuls bleibt wirkungslos, da der Rückstelleingang des Flip-Flops FF3 durch nk geerdet ist, so daß dieses Flip-Flop nicht schalten kann. Dadurch erhält das Flip-Flop FF4 keine neue Information an seinen J/K-Eingängen, und es schaltet ebenfalls nicht um. Der Ausgang Q des Flip-Flops FF3 ergibt ein Signal mit dem Signalwert O ab, welches am Eingang des Flip-Flops FF4 liegt. Dadurch gibt dessen Ausgang Q ebenfalls ein Signal mit dem Signalwert O ab, und das Relais AB ist angezogen.Normal operation is assumed as the initial state in which the relays NK and AB are tightened. Your contacts are in the dashed position. The flip-flop circuits FF3 and FF4 work on the master-slave principle. Of the The impulse that arrives every minute has no effect because the reset input of the Flip-flops FF3 is grounded through nk, so that this flip-flop cannot switch. As a result, the flip-flop FF4 does not receive any new information at its J / K inputs, and it doesn't switch either. The output Q of the flip-flop FF3 results in a Signal with the signal value O, which is at the input of the flip-flop FF4. Through this its output Q also emits a signal with the signal value O, and the relay AB is dressed.

Bei einem Netzausfall fällt das Relais NK ab. Die Öffnung des Kontaktes nk hat zunächst keine Wirkung. Zu Beginn des nächsten Minuten-Impulses übernimmt jedoch das Flip-Flop FF3 die an seinen Eingängen J/K liegende Information.In the event of a power failure, the relay NK drops out. The opening of the contact nk initially has no effect. At the beginning of the next minute impulse takes over however, the flip-flop FF3 has the information at its inputs J / K.

Beim Ende dieses Impulses wird sie auf den Ausgang des Flip-Flops FF3 übertragen. Am Ausgang Q liegt jetzt der Signalwert L, und am Ausgang 5 liegt der Signalwert 0.At the end of this pulse it is sent to the output of the flip-flop Transfer FF3. The signal value L is now at the output Q, and the output 5 is the signal value 0.

Beim nächsten Minutenimpuls übernimmt das Flip-Flop FF4 die Information und überträgt sie am Ende des Impulses auf seinen Ausgang B. An diesem liegt jetzt ebenfalls der Signalwert L, wodurch das Relais AB abfällt. Seine Kontakte ab unterbrechen die Stromversorgung der Sekundenzeiger und/oder anderer Einricbtungen. Kehrt das Netz wieder, so zieht das Relais NK an. Der Kontakt nk stellt das Flip-Flop FF3 zurück, und am Ausgang Q liegt jetzt wieder der Signalwert 0. Beim nächsten Minuten-Impuls wird dieser Zustand an das Flip-Flop FF4 weitergegeben. Daraufhin zieht am Ende des Impulses das Relais AB wieder an, und die Einrichtungen werden eingeschaltet.With the next minute impulse, the flip-flop FF4 takes over the information and transfers it to its output B at the end of the pulse also the signal value L, whereby the relay AB drops out. Break off his contacts the power supply to the second hand and / or other equipment. That reverses Network again, the relay NK picks up. The contact nk represents the flip-flop FF3 back, and the signal value 0 is now again at output Q. The next minute pulse this state is passed on to the flip-flop FF4. Then pulls in the end of the impulse the relay AB on again, and the devices are switched on.

Das Relais AB sollte ein schnelles Reedrelais sein, damit der nächste Sekunden-Impuls bereits sicher abgeschaltet ist. Wird eine noch höhere Schaltgeschwindigkeit verlangt, so können an dieser Stelle auch Halbleiterschaltungselemente Verwendung finden.The relay AB should be a fast reed relay, so the next one Second pulse has already been safely switched off. Will have an even higher switching speed if required, semiconductor circuit elements can also be used at this point Find.

Bei Netzausfall werden die Sekundenzeiger nach dem übernächsten Minuten-Impuls stillgesetzt (minimal 1 bis maximal 2 Minuten). Bei der Netzwiederkehr starten sie bereits beim nächsten Minutenimpuls. Kehrt das Netz vor dem Ende des zweiten Ninutenimpulses wieder, so erfolgt keine Abschaltung. Fällt das Netz während des zur Einschaltung führenden Impulses aus, so erfolgt die Einschaltung für eine Minute. Die geschalteten Einrichtungen können nie außer Tritt fallen, da jede Änderung des Zustandes erst nach einem vollen Minutenintervall das Flip-Flop FF4 passieren kann.In the event of a power failure, the second hand will stop after the next but one minute impulse shut down (minimum 1 to maximum 2 minutes). They start when the network returns at the next minute impulse. Inverts the net before the end of the second minute pulse again, there is no shutdown. If the network falls during the switch-on leading pulse, it is switched on for one minute. The switched Facilities can never fall out of step, because every change in their state only occurs the flip-flop FF4 can happen after a full minute interval.

Der synchrone Aus- und Einschaltvorgang kann auch durch beliebige andere Vorgänge (z.B. manuell) ausgelöst werden.The synchronous switch-off and switch-on process can also be performed by any other processes (e.g. manually) are triggered.

Hierzu sind im Stromkreis des Kontaktes nk oder des Relais RK weitere Kontakte vorzusehen oder anstelle solcher Kontakte sind auf andere Weise gesteuerte Schaltelemente zu verwenden.For this purpose there are more in the circuit of contact nk or relay RK Provide contacts or instead of such contacts are controlled in another way Use switching elements.

Trotz der hohen Zuverlässigkeit des Wechselstromnetzes wird für Hauptuhren üblicherweise eine Gangreserve gefordert, welche den Gang der Uhr auch bei einer gewissen Ausfallzeit des Netzes sicherstellt. Bei Uhren mit Binärzählern ist das von besonderer- Bedeutung, weil auch der kürzeste Ausfall der Stromversorgung mit einem totalen Verlust der gespeicherten Zeiten verbunden ist. Ublicherweise wird daher jede Hauptuhr mit einer Batterie ausgerüstet, welche die Stromversorgung der Hauptuhr, der Nebenuhren sowie der anderen Nebenstellen übernimmt, falls das Stromnetz ausfällt.Despite the high reliability of the AC network, master clocks are used Usually a power reserve is required, which keeps the watch running even with a ensures a certain downtime of the network. For clocks with binary counters this is of particular importance, because also the shortest possible power failure is associated with a total loss of the saved times. Usually will Each master clock is therefore equipped with a battery that provides power to the Master clock, slave clocks and the other extensions take over, if the power grid fails.

Bei der hier beschriebenen Uhr erfolgt die Stromversorgung aus zwei getrennten Gleichrichtern mit je einer zugehörigen Batterie. Die eine Stromversorgung mit nominal 6 V dient der Speisung der Frequenzteiler, des Zeitgenerators und anderer Speicher, deren Inhalt die Zeit darstellt. Sie liefert den dauernd für die elektronischen Einrichtungen erforderlichen Strom. Trotz des bei Vollausbau einer solchen Uhr beträchtlichen Stromverbrauches (auch bis 1 Amp.) ist sie aufgrund der geringen Spannung sehr klein. Bei Verwendung eines modernen gasdichten Akkumulators kann dieser direkt in der Uhr untergebracht werden.The clock described here has two power supplies separate rectifiers, each with an associated battery. The one power supply with a nominal 6 V is used to supply the frequency dividers, the time generator and others Memories, the content of which represents time. It provides that for the electronic ones all the time Facilities required electricity. Despite the considerable when such a clock is fully expanded Consumption of electricity (also up to 1 Amp.) It is very small due to the low voltage. If a modern gas-tight accumulator is used, it can be installed directly in the Clock can be accommodated.

Die zweite Stromversorgung dient der Speisung der Nebenuhren und der sonstigen Nebenstellen. Ihre Spannung wird nach den Erfordernissen der gesamten Anlage gewählt, beispielsweise 24 V. Dieser Stromversorgung muß nur während der Ansteuerungszeit für die Nebenstellen und Nebenuhren Strom entnommen werden. Um während eines Netzausfalles Strom zu sparen, werden alle entbehrlichen Einrichtungen abgeschaltet. Soweit erforderlich, erfolgt diese Abschaltung mittels der besonderen Einrichtung zur synchronen Abschaltung, die in Verbindung mit Fig. 10 beschrieben wurde. Auch hier ist es zweckmäßig, moderne gasdichte Akkumulatoren mit kleinem Leistungsvolumen zu verwenden.The second power supply is used to feed the slave clocks and the other extensions. Your tension will be as required throughout System selected, for example 24 V. This power supply only needs during the Activation time for the extensions and slave clocks. Around To save electricity during a power failure, all dispensable facilities become switched off. If necessary, this shutdown is carried out using the special Device for synchronous shutdown, which is described in connection with FIG became. Here, too, it is useful to use modern gas-tight batteries with small Use power volume.

Durch die hier beschriebene Anordnung ist es möglich, im Gegensatz zu bekannten Uhren, die für eine ca. 10-stündige Gangreserve erforderlichen Batterien mit der Uhr in einem gemeinsamen Tisch- oder Wandgehäuse unterzubringen.With the arrangement described here it is possible, in contrast to well-known watches, the batteries required for an approx. 10-hour power reserve with the clock in a common table or wall case.

Um eine Beschädigung bei langdauerndem Netzausfall zu vermeiden, sollte die Spannung des Akkumulators überwacht und die Uhr bei entladenem Akku vullständig abgeschaltet werden.To avoid damage in the event of a long power failure, the voltage of the accumulator is monitored and the clock is fully operational when the accumulator is discharged be switched off.

Die Wiedereinschaltung erfolgt erst nach der vollständigen Wiederaufladung des Akkumulators.It is switched on again only after the battery has been fully recharged of the accumulator.

Werden bei größeren Anlagen die Nebenuhren aus verschiedenen Treibern angesteuert, so ist es zweckmäßig, zusätzlich zu den bereits beschriebenen Stelleinrichtungen die Nebenuhr bzw. die Nebenuhren jeder Nebenuhrenleitung (bei einem Treiber für jede Nebenuhrenleitung) gesondert anhalten und vorstellen zu können.In larger systems, the slave clocks are made up of different drivers controlled, it is useful in addition to the actuating devices already described the slave clock or the slave clocks of each slave clock line (with a driver for to be able to stop and present each slave clock line separately.

Zu diesem Zweck werden zwischen die Ausgänge mI, mII der in Fig. 3 dargestellten Teilerschaltung und die Eingänge mI, mII des Treibers von Fig. 4 jeweils zwei Gatter G38, G39 und G40, G41 eingeschaltet. Bei den dargestellten Stellungen des Halt-Schalters H1 und des Stellschalters ST1 sind alle Gatter geöffnet, d.h., daß sie einen beispielsweise vom Ausgang mI der Schaltung von Fig. 3 kommenden Impuls zum Ausgang mI' durchlassen. Der Impuls erscheint an diesem Ausgang mit unveränderter Polarität.For this purpose, the outputs mI, mII in FIG. 3 divider circuit shown and the inputs mI, mII of the driver of Fig. 4, respectively two gates G38, G39 and G40, G41 switched on. In the positions shown of the stop switch H1 and the setting switch ST1 all gates are open, i.e., that they receive a pulse coming, for example, from the output mI of the circuit of FIG let through to the exit mI '. The pulse appears at this output with an unchanged Polarity.

Wird der Halt-Schalter H7 umgeschaltet, dann werden die Gatter G38 und G40 gesperrt. Die an den Ausgängen mI und mII erscheinenden Impulse können die beiden Gatter nicht passieren, so daß der nachgeschaltete Treiber nicht angesteuert wird. Die Nebenuhrenlinie ist somit außer Betrieb. Der Halt-Schalter H1 legt gleichzeitig an den Kontaktarm des Stellschalters 5T1 ein Signal mit dem Signalwert 0. Wird der Stellschalter ST1 jetzt so umgeschaltet, daß er mit einem Eingang des Gatters G39 verbunden ist, dann erscheint am Ausgang mI' der Signalwert 1, der über den nachgeschalteten Treiber (Fig. 4) die angeschlossenen Nebenuhren mit der einen Polarität weiter stellt.If the stop switch H7 is toggled, the gates G38 and G40 blocked. The impulses appearing at the outputs mI and mII can be the both gates do not pass, so that the downstream driver is not activated will. The slave clock line is therefore out of order. The stop switch H1 sets at the same time a signal with the signal value 0 is sent to the contact arm of the control switch 5T1 Control switch ST1 now switched so that it is connected to an input of gate G39 is connected, then the signal value 1 appears at the output mI ', which is transmitted via the downstream Driver (Fig. 4) sets the connected slave clocks with one polarity.

Wird dagegen der Stellschalter ST1 zu einem Eingang des Gatters G41 umgeschaltet, dann werden die Nebenuhren mit der anderen Polarität weitergestellt. Auf diese Weise werden durch wechselweises Umschalten des Stellschalters ST1 die nachgeschalteten Nebenuhren um den erforderlichen Betrag vorgestellt.If, on the other hand, the setting switch ST1 becomes an input of the gate G41 switched, then the slave clocks are set with the other polarity. To this Way are by alternately switching the setting switch ST1 advanced the downstream slave clocks by the required amount.

Wenn Zeitübereinstimmung erreicht ist, wird der Halt-Schalter H1 zurückgeschaltet, so daß die Nebenuhren die Stellimpulse wieder von der Hauptuhr erhalten.When the time coincidence is reached, the stop switch H1 is switched back, so that the slave clocks receive the setting impulses again from the master clock.

Durch die Verkopplung des Halt-Schalters H1 und des Stellschalters ST1 wird eine störende Beeinflussung der von Hand herbeigeführten Stellimpulse durch die von der Hauptuhr abgegebenen Stellimpulse verhindert.By coupling the stop switch H1 and the setting switch ST1 interferes with the manually-induced actuating pulses prevents the control pulses emitted by the master clock.

Außerdem ergibt sich die vorteilhafte Möglichkeit, mehrere Stellschalter ST1 mechanisch miteinander zu verbinden, da Stellimpulse stets nur an die Nebenuhrenleitung gelangen, deren Halt-Schalter H1 umgeschaltet ist.In addition, there is the advantageous possibility of using several setting switches ST1 must be mechanically connected to each other, since actuating impulses are always only sent to the slave clock line get whose stop switch H1 is switched.

Durch die in Fig. 12 dargestellte Auslegung der Teilerstufen BZ3' und BZ4' kann über geeignete Decoder Dcl und Dc2 eine direkte Ziffernanzeige der Sekunden erfolgen.Due to the design of the divider stages BZ3 'shown in FIG. and BZ4 'can use suitable decoders Dcl and Dc2 to directly display the numerals of the Seconds.

Die Änderung des Teilverhältnisses des Binärzählers BZ3 auf das Teilerverhältnis 1 : 10 hat zur Folge, daß der Binärzähler BZ4' jetzt alle 10 Sekunden einen Impuls empfängt. Wenn bei dieser Ausführungsform ein Stellvorgang durch Betätigen des Stellschalters ST' erfolgt, gibt das Gatter G3 pro Minute sechs Schaltimpulse mit dem Signalwert L ab. Wie schon in der Ausführung von Fig. 2, wird diese Zahl der pro Minute abgegebenen Stellimpulse vom Treiberverhältnis des Binärzählers BZ3' bestimmt. Dabei bleibt die Anzeige der Zehnerstelle (nx101) auf der Ziffer O stehen. Die weitere Funktion der Schaltung wird durch diese Änderung nicht beeinflußt.The change in the division ratio of the binary counter BZ3 to the division ratio 1: 10 means that the binary counter BZ4 'now sends a pulse every 10 seconds receives. If, in this embodiment, a setting process by pressing the setting switch ST 'occurs, the gate G3 gives six switching pulses per minute with the signal value L off. As in the embodiment of FIG. 2, this number is dispensed per minute Control pulses determined by the driver ratio of the binary counter BZ3 '. It remains the tens digit (nx101) is displayed on the digit O. The further function the circuit is not affected by this change.

Claims

1. Electronic master clock for contactless control of slave clocks with a device for generating a time synchronization signal, a digital one Frequency divider arrangement, drivers for the slave clocks and one fed from the network Power supply that bridges power failures with a battery is equipped, characterized in that the frequency divider arrangement consists of several binary counters connected in series (BZ1, BZ2, BZ3, BZ4), whose counter steps have step outputs that step outputs of the last binary counter (BZ4) and level outputs of another binary counter (BZ3) to inputs of a first Gatters (G3) are connected, which only emits an output signal if all signals lying at its inputs have a first signal value that the last Binary counter (BZ4) can be locked in such a way that the signals are connected to its Stage outputs have this first signal value, and that the drivers for the slave clocks are connected to the output of the first gate (G3).

2. Master clock according to claim 1, characterized in that g e k e n n z e i c h -n e t that the output of the device for generating the time synchronization signal is connected to the signal input of a gate circuit (G1), the output of which with connected to the input of the frequency divider arrangement that stage outputs of the last Binary counter (BZ4) and level outputs of further binary counters (BZ2, BZ3) at inputs a second gate (G2) are connected, which then sends a blocking signal to the gate circuit emits when all signals present at its inputs have the second signal value, and that a stop switch (H) for applying a signal having the second signal value is provided at an input of the second gate (G2).

3. Master clock according to claim 1 or 2, characterized in that the The time interval between the signals at the output of the last binary counter (BZ4) is one minute amounts to.

4. Master clock according to one of the preceding claims, characterized in that that stage outputs of binary counters (BZ3 ', BZ4') are connected to decoders (Dc1, Dc2) the outputs of which are equipped with devices for digitally displaying the data from the decoders (Dcl, Dc2) decoded counter readings of the binary counters (BZ3 ', BZ4') are connected.

5. master clock according to claim 3 or 4, characterized in that the The output of the last binary counter (BZ4) is connected to the input of a counter arrangement which contains several binary counters (Z1, Z2, Z3, Z4, Z5, Z6, Z7) that are switched in this way are that they output signal sequences with signals at specified larger time intervals output, and that the binary counters consist of stages with stage outputs with Inputs of decoders are connected, which correspond to the state of the respective Counter signals assigned to the specified larger time intervals hand over.

6. Master clock according to claim 5, characterized in that a flow switch (V) is provided, which by switching selectively the output of the first gate (G3) or the output of the device for generating the time synchronization signal with the input of the counter arrangement in connection that in the connection between the output of the device for generating the time synchronization signal and the Input of the counter arrangement (Z1 to Z7) a second gate circuit (G9) switched on is that the lock input of the second gate circuit (G9) with to the Output of a third gate (G11) is connected, which is designed so that it emits a blocking signal to the second gate circuit (G9) when at its inputs the same signal values are present and that the inputs of the third gate (G11) are optional to the decoder outputs assigned to the specified longer time intervals are connectable.

7. Master clock according to one of the preceding claims, characterized in that that a circuit arrangement (FF1, G4, U1, G5) is provided, the input of which is connected to the output of a binary counter of the frequency divider connected-is, and which is designed in such a way that it is connected to two outputs (mI, mII) in the cycle of a signal present at the input alternately one of this signal emits the corresponding output signal.

8. master clock according to claim 7, characterized in that the outputs (mI, mII) of the circuit arrangement (FF1, G4, U1, G5) with two inputs of a driver connected between its outputs (a, b) in time with the input signals alternately emits a signal of one and the other polarity.

9. Master clock according to claim 8, characterized by one in the compound between the outputs (mI, mII) of the circuit arrangement (FF1, G4, Ul, G5) with the Interrupt arrangement (G38, G40, H1) and a Adjusting device (ST1, G39, G41) for the optional application of such signals to the Driver inputs that correspond to the outputs (mI, mil) of the circuit arrangement (FF1, G4, U1, G5) occurring signals correspond.

10. Master clock according to claim 8 or 9, characterized in that each Output (a, b) of the driver (Fig. 4) via a resistor (R16, R18) and the collector-emitter path a first transistor (T5, T7) with one pole (-) of the voltage supply and Via a resistor (R17, R19) and the collector-emitter path of a complementary second transistor (T6, TB) connected to the other pole (+) of the power supply is that the collector connections of the first transistors (T5, T7) each have one Output (a, b) of the driver (Fig. 4) with one pole (-) of the power supply connect, each via a resistor (R6, R8) to the base connections of the second Transistors (T6, T8) are connected, which the other output (a, b) of the driver to the other pole (+) of the power supply, and that the outputs (mI, mII) of the circuit arrangement (Fig. 3) via a resistor (R9, R10) are each connected to the base of one of the first transistors (T5, T7).

11. Master clock according to claim 10, characterized in that in the Connection between the collector terminals of the first and second transistors and a diode (D5, D6, D7, D8) is inserted into the corresponding resistors is.

12. Master clock according to claim 10 or 11, characterized in that between the two outputs (a, b) of the driver two oppositely connected in series Zener diodes (D3, D4) are inserted.

13. Master clock according to one of claims 10 to 12, characterized in that that in the connection between each of the outputs (mI, mII) of the circuit arrangement respectively a transistor (T9, T10) is inserted, the base terminal of which with the outputs of the circuit arrangement, its emitter connection with the base connection one of the second transistors (T5, T7) and its collector terminal each with the connection point between the resistor (R17, R19) and the diode (D6, D8) im Circuit branch between the outputs (a, b) of the driver and the other pole (+) connected to the power supply.

14. Master clock according to one of claims 8 to 13, characterized in that that at each output (a, b) of the driver a resistor (R11, R12) with the same Resistance value is connected, the other end of which with a pole (+) of the power supply connected resistor (R4).

15. Master clock according to one of claims 1 to 6, characterized in that that to control, second jumping polarized slave clocks an output of the Frequency divider arrangement that alternates one signal value from second to second and outputs the signal having the other signal value to the input of a driver (Fig. 5) is connected to two outputs depending on its input signal alternately emits switching signals with opposite polarity.

16. Master clock according to claim 15, characterized in that the input of the driver (Fig. 5) is formed from the base terminal of a transistor (T11) whose Collector connection via a resistor (R21) to the base connection of another Transistor (T12) is connected that the emitter connections of the two transistors (T11, T12) to one pole of the power supply connected are that their collector connections each via a resistor (R22, R23) to the connected to the other pole of the power supply and that the outputs (a, b) of the driver at the ends of the resistors that are not connected to the voltage supply (R22, R23) are connected.

17. Master clock according to claim 16, characterized in that in the Connection between the resistors (R22, R23) and the collector connections of the a diode (D9, D10) is inserted into the respective transistors (T11, T12).

18. Master clock according to claim 5 or 6, characterized in that a Control coincidence gate (G36) is provided, which has an input with an output of the counter arrangement (Z1 to Z7) is connected to the signals in fixed Periods outputs that a program switch field is provided, the row lines has, each with a decoder output associated with a larger time interval are connected, and the column lines each having one of the specified Time intervals are assigned that between the row lines and the column lines Optional connecting elements (VE) can be switched on that each column line is connected one input of a coincidence gate (G23 to G35) is connected, the other of which Input at the corresponding decoder outputs assigned to the specified time intervals is connected that the outputs of the coincidence gates (G23 to G35) together are connected to the other input of the control coincidence gate (G36), and that to the output of the control coincidence gate (G36) an external control circuit controlling switching element (S, s) is connected.

19. Master clock according to claim 18, characterized in that in the Connection between one input of the control coincidence gate (G36) and the Output of the counter arrangement (Z1 to Z7) a gate circuit (G37) is inserted whose Blocking input optionally at further decoder outputs assigned to longer time intervals can be connected in the meter arrangement.

20. Master clock according to claims 18 or 19, characterized in that that in the connection between the output of the gate circuit (G37) and the one Input of the control coincidence gate (G36) is a monostable flip-flop circuit (MFF1) is switched on.

21. Master clock according to one of the preceding claims, characterized in that that the means for generating the time synchronization signal from one of a synchronous circuit of a mains-synchronized multivibrator.

22. Master clock according to claim 21, characterized in that the synchronous circuit contains a transformer (Ue), the primary winding of which has both ends over a resistor is connected to the network and its secondary winding with a Capacitor (Ci) forms a resonant circuit that is tuned to the mains frequency and which via a filter element (R3, C2) and via a pulse circuit with the synchronization input of the multivibrator is connected.

23. Master clock according to claim 22, characterized in that between one terminal of the network and that with the other terminal of the network via a resistor (R1) connected End of the primary winding of the transformer (Ue) two zener diodes (D1, D2) connected in series with opposite polarity are inserted.

24. Master clock according to claim 22 or 23, characterized in that the pulse circuit consists of two transistors (T1, T2) in a Darlington circuit.

25. Master clock according to one of claims 21 to 24, characterized in that that the multivibrator consists of two complementary transistors (T3, T4) Complementary multivibrator is that another transistor (T5) with its emitter is connected to the emitter of the output transistor (T4) with its collector Via a resistor (R4, R5) to one side of the time constant of the multivibrator co-determining capacitor (C3) and a resistor (R6) to the base of the second transistor (T3) which is complementary to the output transistor (T4) is and with its base to the other side of the capacitor (C3) and to the Collector of the output transistor (T4) is connected.

26. Master clock according to one of the preceding claims, characterized in that that in the connection between an output of the frequency divider and selected Slave clocks have a switching arrangement (FF3, FF4, Nk, nk, AB, ab) for time-synchronous interruption the operation of the selected slave clocks is inserted.

27. Master clock according to claim 26, characterized in that in the Switching arrangement contains two series-connected flip-flops (FF3, FF4), whose clock inputs (Cp) are connected to an output of the frequency divider arrangement are, that the reset input (R) of the first flip-flop (FF3) via one of the mains voltage closed held contact (nk) is held at a potential that the Has the signal value of a reset signal, and that the output of the second flip-flop (FF4) is connected to a relay (AB) whose contact (AB) is in the circuit of the selected slave clocks.

28. Master clock according to claim 26 or 27, characterized in that the output of the frequency divider arrangement is the output of the first gate (G3).

29. Master clock according to one of claims 26 to 28, characterized in that that the selected slave clocks are slave clocks that jump seconds.