DE2111146A1 - Speicherzelle fuer einen assoziativen Speicher - Google Patents
Speicherzelle fuer einen assoziativen SpeicherInfo
- Publication number
- DE2111146A1 DE2111146A1 DE19712111146 DE2111146A DE2111146A1 DE 2111146 A1 DE2111146 A1 DE 2111146A1 DE 19712111146 DE19712111146 DE 19712111146 DE 2111146 A DE2111146 A DE 2111146A DE 2111146 A1 DE2111146 A1 DE 2111146A1
- Authority
- DE
- Germany
- Prior art keywords
- memory cell
- transistors
- input
- information
- binary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/35—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar semiconductor devices with more than two PN junctions, or more than three electrodes, or more than one electrode connected to the same conductivity region
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/411—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only
- G11C11/4116—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only with at least one cell access via separately connected emittors of said transistors or via multiple emittors, e.g. T2L, ECL
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
- G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
- H03K3/288—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
Description
HÖGER - STELLRECHT-GRIESSBACH - HAECKER
Λ 38 708 b
b - 135
8. März 1971
TEXAS INSTRUMENTS INCORPORATED 13500 North Central Expressway Dallas, Texas 75222
U.S.A.
Speicherzelle für einen assoziativen Speicher
Die Erfindung betrifft eine Speicherzelle für einen assoziativen Speicher, in dem binäre Daten gespeichert, wieder
aufgefunden und mit anderen externen binären Daten verglichen werden "können.
Probleme beim Sortieren und Einordnen,beim Verarbeiten zusammengehörender
Daten und beim Vergleichen sowie beim Verarbeiten großer Datenmengen in Rechnern lassen sich am
besten mit assoziativen Speicharn lösen, d.h. solchen Speichern, die mit Adressen angesteuert werden, welche Aussagen
über dsn Inhalt der aufzusuchenden Information enthalten.
Ein solcher assoziativer Speicher muß gesetzt und rückgesetzt
10 9 8 41/16 2 0
A 38 703 b
werden, man muß in ihn einschreiben und aus ihm auslesen
können und schließlich muß er die Feststellung ermöglichen, ob die in ihm gespeicherte Information einer anderen Information
entspricht, die an einen entsprechenden Eingang für diese Bezugsinformation gelegt wird.
Bei der Herstellung von Rechnern geht die Tendenz in Richtung auf die ausschließliche Verwendung integrierter Schaltungen,
weshalb es auch wünschenswert ist, derartige assoziative Speicher aus einem Minimum an Bauteilen aufzubauen und sie so
zu gestalten, daß sie sich leicht als integrierte Schaltungen herstellen lassen. Die bekannten assoziativen Speicher weisen
jedoch eine große Zahl an Bauteilen auf, die wegen ihrer relativen Werte die Ursache dafür sind, daß sich die bekannten
assoziativen Speicher nicht oder nur mit großen Schwierigkeiten integrieren lassen.
Der Erfindung lag daher die Aufgabe zugrunde, eine kompakte Schaltung für einen assoziativen Speicher zu schaffen, die
sich leicht integrieren läßt und es ermöglicht, in ihr binäre Daten zu speichern, diese wieder aufzufinden und Vergleichs-
und Anpassungsoperationen durchzuführen. Ausgehend von einer Speicherzelle für einen assoziativen Speicher mit
mehreren Speicherzellen, die eine Matrix aus Wortspalten und' Bitreihen bilden, um Informationen in binärer Form zu speichern,
wieder aufzufinden und zu vergleichen, wird diese Aufgabe gemäß der Erfindung dadurch gelöst, daß die Speicherzelle
einen transistorisierten, bistabilen Multivibrator, einen Eingang zum Adressieren der Zelle, einen Eingang zum Einschreiben
in die Zelle, einen Ausgang zum Auslesen aus der Zelle und eine Teilschaltung zum Vergleichen der in der Zelle
1098Λ1/1620
Λ 38 708 b
gespeicherten Information mit anderen, externen binären Informationen aufweist. Bei einem bevorzugten Ausführungsbeispiel der Erfindung handelt es sich um einen integrierten
assoziativen Speicher mit MuItiemitter-Transistören, bei
denen eine Basis-Kollektor-Kreuzkopplungsschaltung vorgesehen ist und die bistabile Hultivibratoren bilden. Besonders
zweckmäßig ist es, wenn die Teilschaltung zum Vergleichen der in der Zelle gespeicherten Information mit einer externen
Information an die verschiedenen Emitter-Anschlüsse der Multi- Λ
emitter-Transistoren führt. Die erfindungsgemäße Schaltung hat den Vorteil, daß sie mit hoher Geschwindigkeit betrieben
werden kann, wenig Bauteile hat, sich leicht als integrierte Schaltung herstellen läßt und außerdem so ausgebildet werden
kann, daß sie weitgehend rauschunempfindlich ist.
Bei einem weiteren bevorzugten Ausführungsbeispiel der Erfindung
mit Multiemitter-Transistoren, die Basis-Kollektorkreuz
gekoppelt sind und bistabile Multivibratoren bilden, sind Emittergatter-Logikeingänae und -Ausgänge vorgesehen.
Ein vollständiger Speicher besteht aus einer Vielzahl solcher Speicherzellen, die eine Matrix bilden, deren Spalten V?orte
und deren Reihen Bits enthalten. Jede Zelle weist Mittel auf, '
um eine bestimmte Zelle anzuwählen, um in sie einzuschreiben und aus ihr auszulesen und die in ihr gespeicherte Information
mit einer externen Information zu vergleichen, die an einen Bezugsinformationseingang gelegt wird.
Die Schaltung mit unmittelbar miteinander kreuzgekoppelten Transistoren läßt Basistreiberströme zu, die geringfügig
niederer als der Kollektorstrom sind, so daß Transistoren mit einem verhältnismäßig niederen h -Wert verwendet werden.
109841/1620
A 38 708 b
b - 135 _ ,
8. März 1971 * " 2111146
Infolgedessen können Widerstände mit großen Toleranzen eingesetzt
werden, um die Kollektoranschlüsse der Transistoren an eine Spannungsversorgung anzuschließen. Dank dieser
großen, zulässigen Toleranzen bei den Widerständen und der Möglichkeit der Verwendung von Transistoren nit niederem
h -Wert lassen sich erfindungsgemäße assoziative Speicher leicht in integrierter Form herstellen.
Weitere Merkmale und Einzelheiten der Erfindung ergeben sich aus den beigefügten Ansprüchen und/oder aus der nachfolgenden
Beschreibung zweier Ausführungsbeispiele der Erfindung anhand der beigefügten Zeichnung; es zeigen:
Fig. 1 eine schematische Schaltung einer ersten Ausführungsform einer erfindungsgemäßen Speicherzelle und
Fig. 2 eine Schaltung einer zweiten.Ausführungsform einer
erfindungsgemäßen Speicherzelle.
Ein aus erfindungsgemäßen Speicherzellen aufgebauter assoziativer Speicher hat Verzögerungszeiten für seine Arbeitsoperationen
von weniger als 100 Nanosek. Jede Speicherzelle besteht aus einem transistorisierten, ein- oder zweistufigen
bistabilen Multivibrator, einem Eingang zum Adressieren der Zelle, einem Eingang zum Einschreiben binärer Daten in die
Zelle, einem Ausgaing zum Auslesen der Daten aus der Zelle
und einer Teilschaltung zum Vergleich der gespeicherten Information mit einer externen Bezugsinformation. Bei einem
bevorzugten Ausführungsbeispiel sind zum Adressieren der Zelle die Spalten der Matrix herangezogen, um ein binäres
Wort anzusteuern, während die Reihen der Matrix dazu dienen,
5 -
1 09 8 Λ 1 /1620
A 33 708 b
b - 135 - 5 - *) Λ -ι -ι λ
8. März 1971 L ' ' ! !
ein bestimmtes Bit des adressierten Wortes anzusteuern. Eben falls bevorzugt wird es, wenn zum Zwecke des Vergleichs der
gespeicherten Information mit einer anderen binären Information Eingänge vorgesehen sind, um die Bezugsinformation in
die adressierte Zelle zu bringen ,und Ausgänge, um anzugeben, ob die gespeicherte Information der Bezugsinformation
entspricht.
Die in Fig. 1 gezeigte Speicherzelle hat nur drei Eingänge und umfaßt lediglich einen einzigen transistorisierten bistabilen
Multivibrator mit zwei Transistoren 25 und 26. Die Basis 27 des Transistors 25 ist mit dem Kollektor 28 des
Transistors 26 verbunden, und die Basis 29 des Transistors 26 ist mit dem Kollektor 30 des Transistors 25 kreuzgekoppelt.
Emitteranschlüsse 31 und 32 des Transistors 25 und Emitteranschlüsse 33 und 34 des Transistors 26 stellen die Eingänge
und Ausgänge bzw. die Eingangs-Ausgangs-Anschlüsse der Speicherzelle dar.
Als Eingänge und Ausgänge einer jeden Speicherzelle dienen eine Spalten-Eingangs-Ausgangs-Leitung W, die an die Emitter
32 und 33 angeschlossen ist und mit der ein Wort adressiert und Information aus einer programmierten Zelle in dem Wort
wiederaufgefunden und ausgelesen werden kann ,sowie eine erste und eine zweite Reihen- Eingangs-Ausgangsleitung R1 und R2,
die an die Emitter 31 und 34 angeschlossen sind, um wahlweise Information aus einer bestimmten Zelle, die ein Bit
des adressierten Wortes darstellt, anzusteuern und wiederaufzufinden.
109841/1620
Λ 38 708 b
b — 135 — 6 — ^> 1 1 Ί
8. März 1971 ^l ' ä
Die Kollektoren 30 und 28 sind über Widerstände 35 und 36 an eine Kollektorversorgungsspannung von vorzugsweise 5
Volt angeschlossen, die an einen Anschluß SV angelegt wird.
Die erfindungsgeinäße Speicherzelle wird gleichzeitig adressiert
und programmiert, indem v/ahlweise verschiedene Spannungen an die drei Leitungen 17, R1 und R- angelegt werden.
Im bevorzugten Ausführungsbeispiel werden vier Spannungen verwendet: Eine verhältnismäßig hohe Spannung von beispielsweise
2,2 bis 5 Volt, eine verhältnismäßig niedrige Spannung von beispielsweise 0,03 Volt, eine erste Bezugsspannung von
beispielsweise 1,0 bis 1,3 Volt und eine zweite Bezugsspannung, die insbesondere 0,15 Volt höher als die erste
Bezugsspannung ist.
Wird die verhältnismäßig niedere Spannung an die Leitung W
angelegt und die erste Bezugsspannung sowohl an die Leitung R., als auch an die Leitung R-, so stellt dies den nicht
angewählten Zustand dar, d.h. die dargestellte Speicherzelle ist nicht adressiert worden. Liegt hingegen die erste Bezugsspannung
an den Leitungen R. und R- und die verhältnismäßig hohe Spannung an der Leitung W, so stellt dies den
Lesezustand für die dargestellte Speicherzelle dar. Enthält sie eine binäre "1", so stellt man auf der Leitung R einen
zusätzlichen Strom fest, während im Fall, daß eine binäre "0" in der dargestellten Zelle gespeichert ist, ein zusätzlicher
Strom auf der Leitung R- festgestellt wird.
Um eine binäre "1" in die Speicherzelle einzuschreiben ,wird
die verhältnismäßig hohe Spannung an die Leitungen W und R„
gelegt, während entv/eder die verhältnismäßig niedere Spannung oder die erste Bezugsspannung an die Leitung R anzulegen ist,
109841./1620
A 38 708 b
8. März 1971 211114
Eine binäre "0" wird eingeschrieben, indem man die verhältnismäßig
hohe Spannung an die Leitungen W und R. legt, während die erste Bezugsspannung oder die verhältnismäßig
niedere Spannung an die Leitung R~ gelegt wird.
Um die Vergleichs- oder Anpassungsbetriebsv/eise zu programmieren,
wird die zweite Bezugsspannung an die Leitung W gelegt. Liegt dann die verhältnismäßig hohe Spannung an
der Leitung R. und die erste Bezugsspannung an der Leitung A
R_, so wird auf der Leitung Vi kein Strom festgestellt, wenn
die in der Speicherzelle gespeicherte Information einer binären "0" entspricht. Wird hingegen die verhältnismäßig
hohe Spannung an die Leitung R^ und die erste Bezugsspannung
an die Leitung R. gelegt, so wird auf der Leitung W dann kein Strom festgestellt, wenn die in der Speicherzelle gespeicherte
Information einer binären "1" entspricht.
Die Fig. 2 zeigt ein zweites /aisführungsbeispiel, das einen
dualen bistabilen Multivibrator umfaßt, der für einen breiten Spielraum für den zulässigen Rauschpegel verantwortlich ist.
Dieser Multivibrator umfaßt vier Transistoren 37-40 mit jeweils einer Basis, einen Kollektor und mehreren Emittern. '
Die Basis 41 des Transistors 37 ist wieder mit dem Kollektor 42 des Transistors 38 kreuzgekoppelt, die Basis 43 des
Transistors 38 liegt am Kollektor 44 des Transistors 37, die Basis 45 des Transistors 39 ist mit dem Kollektor 46 des
Transistors 40 verbunden ,und die Basis 47 des Transistors ist mit dem Kollektor 48 des Transistors 39 kreuzgekoppelt.
Widerstände 61 und 62 dienen dazu, die Kollektoren 44 und 42 an eine am Anschluß SV liegende Versorgungsspannung von
vorzugsweise 5 Volt anzuschließen.
109841/1620
A 33 703 b
b - 135 _8_ 21 11 HS
8. März 1971
Emitteranschlüsse 55 bis 57 des Transistors 39 und 58 bis
des Transistors 40 dienen als Ein-Ausgänge der erfindungsgemäßen
Speicherzelle.
Die Eingänge und Ausgänge dieses Ausführungsbeispiels werden
gebildet von einer Spalteneingangsleitung W, die mit den
Emittern 51, 54, 57 und 58 verbunden ist, von einer Reihen-Eingangs-Ausgangs
leitung R zum v/ahlweisen Programmieren einer einzelnen Zelle, die ein Bit des adressierten Wortes
darstellt, und zum Auslesen einer Information aus dieser Zelle, wobei die Leitung R an den Emitter 55 angeschlossen
ist, einer Schreibleitung WR zum Einschreiben einer binären Information in die Speicherzelle, wobei die Schreibleitung
V7R an den Emitter 49 angeschlossen ist, Eingangs leitungen M. und M_ zum Anlegen einer externen binären Information
bzw. einer Bezugsinformation an die Speicherzelle, wobei diese Eingangsleitungen an die Emitter 50 und 53 bzw. 56
und 59 angeschlossen sind, und durch eine Ausgangsleitung C, über die festgestellt v/erden kann, ob eine in der Speicherzelle
gespeicherte binäre Information einer an die Emitter 52 und 60 angelegten Bezugsinformation entspricht.
Die Speicherzelle gemäß Fig. 2 arbeitet mit drei verschiedenen Spannungen. Es handelt sich um eine verhältnismäßig
niedere Spannung von vorzugsweise 0,3 Volt, eine verhältnismäßig hohe Spannung von vorzugsweise zwischen 2,2 und 5 Volt
und eine Bezugsspannung, die zwischen der relativ hohen und der relativ niederen Spannung liegt und vorzugsweise
einen Wert zwischen 1,0 und 1,3 Volt besitzt.
1098 4 1 /1620
A 38 708 b
b - 135 _ g _
8. März 1971 * 2111146
Adressiert wird die Speicherzelle dadurch, daß man die verhältnismäßig hohe Spannung an die Leitung W legt.
Der Lesebetriebszustand wird dadurch programmiert, daß die' verhältnismäßig hohe Spannung an die Leitungen M1 und M2
gelegt wird, während die Bezugsspannung an die Leitungen R, C und ViR gelegt wird. Enthält die Speicherzelle eine
binäre "1", so wird ein zusätzlicher Strom auf der Leitung R festgestellt.
Der Schreibzustand wird dadurch programmiert, daß die verhältnismäßig
hohe Spannung an die Leitung M. und die Bezugsspannung an die Leitung C gelegt wird.
Eine binäre "0" wird dadurch in die Speicherzelle eingeschrieben,
daß die verhältnismäßig hohe Spannung an die Leitung R und die verhältnismäßig niedere Spannung an die
Leitung WR gelegt wird. Eine binäre "1" wird jedoch in die Speicherzelle eingeschrieben, wenn die verhältnismäßig
niedere Spannung an die Leitung R und die verhältnismäßig hohe Spannung an die Leitung WR angelegt wird.
Um eine Speicherzelle in den Anpassungs- oder Vergleichszustand
zu bringen, wird die Bezugsspannung an die Leitungen R, WR und C gelegt. Legt man dann die verhältnismäßig hohe
Spannung an die Leitung M. und die verhältnismäßig niedere Spannung an die Leitung M2, so wird kein Strom auf der
Leitung C festgestellt, wenn die in der Speicherzelle, gespeicherte
Information einer binären "1" entspricht. Wird hingegen die verhältnismäßig hohe Spannung an die Leitung
M2 und die verhältnismäßig niedere Spannung an die Leitung M^
109841/1620
A 38 708 b
b - 135 - 10 - «„„„„.-,
8. März 1971 ZlIM H O
gelegt, so wird kein Strom auf der Leitung C festgestellt,
wenn die gespeicherte Information einer binären "0" entspricht.
Aus der vorhergehenden Beschreibung ergibt sich, daß durch die Erfindung ein äußerst einfacher assoziativer Speicher
geschaffen worden ist. Es ist aber auch offensichtlich, daß die Erfindung nicht auf die beschriebenen Ausführungsbeispiele beschränkt ist.
- 11 -
109841/1620 %
Claims (7)
- A 38 708 b8. März 1971 * I I ι I HOPatentansprücheSpeicherzelle für einen assoziativen Speicher mit mehreren Speicherzellen, die eine Matrix aus Wortspalten und Bitreihen bilden, um Informationen in binärer Forn zu speichern, wiederaufzufinden und zu vergleichen, dadurch gekennzeichnet, daß die Speicherzelle einen transistorigierten, bistabilen Multivibrator, einen Eingang zum Adressieren der Zelle, einen Eingang zum Einschreiben in die Zelle, einen Ausgang zum Auslesen aus der Zelle und eine Teilschaltung zum Vergleichen der in der Zelle \ gespeicherten Information mit anderen, externen, binären Informationen aufwei st.
- 2. Speicherzelle nach Anspruch 1, dadurch gekennzeichnet, daß der Eingang zum Adressieren der Zelle einen Spalteneingang ZTiKi /adressieren eines V7orts und einen Reiheneingang zum wahlweisen Ansteuern eines einzelnen Bits des adressierten Wortes umfaßt.
- 3. Speicherzelle nach Anspruch 1, dadurch gekennzeichnet, daß die dem Vergleich dienende Teilschaltung einen Eingang zum Einbringen der externen Information in die adressierte Zelle und einen Ausgang aufweist, durch den bestimmbar ist, ob die externe Information der gespeicherten Information entspricht.
- 4. Speicherzelle nach Anspruch 1, dadurch gekennzeichnet, daß der Multivibrator zwei Multiemitter-Transistoren aufweist, wobei die Basis jedes Transistors mit dem Kollektor des anderen verbunden ist und die Emitteranschlüsse der Transistoren Eingang und Ausgang der Speicherzelle bilden.- 12 -10 9 8 4 1/16 2 0Λ 38 708 bb - 135 - 12 -8. März 1971 2111146
- 5. Speicherzelle nach Anspruch 1, dadurch gekennzeichnet, daß die Kollektoren der Transistoren über eine Kollektorspannungsquelle miteinander gekoppelt sind.
- 6. Speicherzelle nach Anspruch 1, dadurch gekennzeichnet, daß der Multivibrator vier Multiernitter-Transistoren umfaßt, die zwei Stufen bilden, wobei die Basis jedes der beiden ersten Transistoren mit dem Kollektor des anderen dieser beiden ersten Transistoren und die Basis jedes der beiden anderen Transistoren mit dem Kollektor des anderen dieser Transistoren verbunden ist und die Emitteranschlüsse der Transistoren Eingang und Ausgang der Speicherzelle bilden.
- 7. Speicherzelle nach einem oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, daß über Teilschaltungen zur Darstellung einer binären "0" eine verhältnismäßig niedere Spannung und zur Darstellung einer binären "1" eine verhältnismäßig hohe Spannung an ausgewählte Emitteranschlüsse anschließbar ist, daß an andere ausgewählte Emitteranschlusse eine erste Bezugsspannung, die zwischen der hohen und der niederen Spannung liegt, anschließbar ist und daß an die übrigen Emitteranschlüsse eine zweite Bezugsspannung anschließbar ist, die zwischen der ersten Bezugsspannung und der hohen Spannung liegt, so daß entsprechend der programmierten Funktion an bestimmten Emitteranschlüssen ein Strom fließt oder ein stromloser Zustand herrscht.1098A1 /16 20Leer s e 11 e
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US1897070A | 1970-03-12 | 1970-03-12 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE2111146A1 true DE2111146A1 (de) | 1971-10-07 |
Family
ID=21790697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19712111146 Pending DE2111146A1 (de) | 1970-03-12 | 1971-03-09 | Speicherzelle fuer einen assoziativen Speicher |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US3634833A (de) |
| DE (1) | DE2111146A1 (de) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3729721A (en) * | 1970-09-23 | 1973-04-24 | Siemens Ag | Circuit arrangement for reading and writing in a bipolar semiconductor memory |
| JPS4942249A (de) * | 1972-03-06 | 1974-04-20 | ||
| US3979727A (en) * | 1972-06-29 | 1976-09-07 | International Business Machines Corporation | Memory access control circuit |
| US4172291A (en) * | 1978-08-07 | 1979-10-23 | Fairchild Camera And Instrument Corp. | Preset circuit for information storage devices |
| US4613958A (en) * | 1984-06-28 | 1986-09-23 | International Business Machines Corporation | Gate array chip |
| SE9002558D0 (sv) * | 1990-08-02 | 1990-08-02 | Carlstedt Elektronik Ab | Processor |
| JPH05109282A (ja) * | 1991-10-15 | 1993-04-30 | Nec Corp | 半導体記憶装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3339181A (en) * | 1963-11-27 | 1967-08-29 | Martin Marietta Corp | Associative memory system for sequential retrieval of data |
| US3423737A (en) * | 1965-06-21 | 1969-01-21 | Ibm | Nondestructive read transistor memory cell |
| US3427598A (en) * | 1965-12-09 | 1969-02-11 | Fairchild Camera Instr Co | Emitter gated memory cell |
| US3483528A (en) * | 1966-06-20 | 1969-12-09 | Bunker Ramo | Content addressable memory with means for masking stored information |
| US3500340A (en) * | 1966-06-20 | 1970-03-10 | Bunker Ramo | Sequential content addressable memory |
| US3436738A (en) * | 1966-06-28 | 1969-04-01 | Texas Instruments Inc | Plural emitter type active element memory |
-
1970
- 1970-03-12 US US18970A patent/US3634833A/en not_active Expired - Lifetime
-
1971
- 1971-03-09 DE DE19712111146 patent/DE2111146A1/de active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US3634833A (en) | 1972-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE19983565B4 (de) | Interner Auffrisch-Modus für eine Flash-Speicherzellenmatrix | |
| DE3687018T2 (de) | Halbleiterspeicher, faehig eine logische operation auszufuehren. | |
| DE2059917C3 (de) | Hybridadressierter Datenspeicher | |
| DE3916784C2 (de) | Speicherzellenfeld und Verfahren zum Schreiben von Daten in das Speicherzellenfeld | |
| DE2803989A1 (de) | Wahlfreie zugriffsspeichervorrichtung fuer digitale daten | |
| DE68915123T2 (de) | Halbleiterspeicheranordnung, die an der Vorstufe eines Adressendekodierers einen Pegelschieber zur Erzeugung einer Programmierspannung hat. | |
| DE4128919A1 (de) | Halbleiterspeichereinrichtung | |
| EP0012796A2 (de) | Speicheranordnung mit Speicherzellen zum gleichzeitigen Einlesen und Auslesen von Information | |
| DE2925925C2 (de) | Informationsspeicher | |
| EP0783169B1 (de) | Matrix-Speicher (Virtual Ground) | |
| DE69909202T2 (de) | Anordnung und Verfahren für statischen RAMspeicher | |
| DE3884062T2 (de) | Programmierbare logische Einrichtung. | |
| DE4218686A1 (de) | Statischer direktzugriffsspeicher | |
| DE69029634T2 (de) | Prüflatchschaltung | |
| DE69322436T2 (de) | Halbleiterspeicheranordnung | |
| DE2347968B2 (de) | Assoziative speicherzelle | |
| DE2111146A1 (de) | Speicherzelle fuer einen assoziativen Speicher | |
| DE69500023T2 (de) | Elektrisch veränderlicher Festspeicher mit Prüffunktionen | |
| DE2006987A1 (de) | Automatische Prüfvorrichtung für Rechenanlagen | |
| DE1574502A1 (de) | Assoziativspeicher | |
| DE3780492T2 (de) | Halbleiterspeicheranordnung. | |
| DE69126255T2 (de) | BICMOS-Bitleitungsbelastung für einen Speicher mit verbesserter Zuverlässigkeit | |
| DE69124160T2 (de) | BICMOS-logische Schaltung mit Immunität gegen Eigenanhebung und Verfahren dafür | |
| DE1295656B (de) | Assoziativer Speicher | |
| DE102020105500A1 (de) | Schreibschaltkreis, nichtflüchtiger datenspeicher, verfahren zum schreiben in eine mehrzahl von speicherzellen und verfahren zum betreiben eines nichtflüchtigen datenspeichers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OHA | Expiration of time for request for examination |