DE2158028A1 - Verfahren zur Decodierung eines Selbsttakt-Informationssignals sowie Decoder zur Durchführung dieses Verfahrens - Google Patents

Description

Mein Zeichen: P 1291

Anmelder: Honeywell Information Systems Inc.

200 Smith Street
■ Waltham/Mass., V. St. A.

Verfahren zur Decodierung eines Selbsttakt-Informations" signals sowie Decoder zur Durchführung dieses Verfahrens

Die Erfindung bezieht sich auf digitale Decodiersysterne und insbesondere auf Decodiersysteme zur Verwendung bei der magnetischen Aufzeichnung, bei der mit einem Drei-Frequenz Code gearbeitet wird.

Die sogeannte Drei-Frequenz-Aufzeichnung stellt ein Aufzeichnungsprinzip dar, gemäß dem magnetische Flußänderungen in der Mitte von Bit-Zellen zur Darstellung eines Binärzeichens "1" verwendet werden und gemäß dem Flußänderungen zwischen Bit-Zellen zur Darstellung von Binärzeichen ¹¹O" verwendet werden. (Eine Bit-Zelle im hier gebrauchten Sinne stellt ein Stück einer Informationsspur dar, welches für die Speicherung einer Binärziffer zur Verfügung steht; eine Bit-Zelle kann auch als Zeitspanne betrachtet werden, wenn die betreffende Aufzeichnungsspur sich unter einem Aufzeichnungskopf vorbeibewegt)„ Die Regeln für die Drei-Frequenz-Codier^Tng

209822/1007

sind folgende:

I. Eine Flußumkehr erfolgt in der Mitte jeder Bit-Zelle, die ein Binärζeichen "1" enthält, und

II. eine Flußumkehr erfolgt zwischen zwei benachbarten Bit-Zellen, die Binärzeichen ¹¹O" enthaltene

Die bisher bekannten Deco der systeme für entsprechend drei Frequenzen codierte Daten fallen in zwei Hauptgruppen:

a) Intervall-Feststellung, gemäß der eine Spitzen-Spitzen-Pesw eellung erfolgt und bei der die Zeitspanne zwischen

^ cc Spitzen gemessen wird;

b) ZeIIen-Austast-Feststeilung, bei der ein "Fenster" während des Zellen-Intervalls bereitgestellt wird, um festzustellen, ob eine "1 " in der Mitte der betreffenden Zelle vorhanden ist.

Das zuletzt genannte Verfahren ist von den Verfahren technisch etwas leichter auszuführen, da es dabei nicht notwendig ist, die äußerst kurzen Zeitintervalle zu messen,

Drei-Frequenz-Decoder in der bisher bekannten Art finden sich in den US-Patentschriften 3 452 348 und 3 414 894. Bei dem Decoder gemäß der erstgenannten US-Patentschrift " erzeugt eine Zeit-Extraktions-Schaltung eine erste Zeit— steuerimpulsfolge, bei der ein Impuls während der ersten Hälfte der jeweiligen Bit-Zelle auftritt, sowie eine zweite Zeitsteuerimpulsfolge, bei der ein Impuls während der zweiten Hälfte der jeweiligen Bit-Zelle auftritt. Die Zeitsteuerimpulsfolgen werden dazu benutzt, einen Vergleich zwischen der ersten und zweiten Hälfte der jeweiligen Eingangs— signal-Bit-Zelle vorzunehmen,, Sind die miteinander verglichenen -vierte verschieden voneinander, so ist das im

2Ö8022/1OG1

BAD ORlGfNAL

NRZ-Code auftretende Ausgangs-Bit eine "1"; sind die miteinander verglichenen Werte gleich, so ist das im NRZ-Code auftretende Ausgangs-Bit eine ¹O". (US-PS 3 452 348, Spalte 1, Zeilen 15 bis 22). In der US-Patentschrift 3 414 wird das jeweils reproduzierte Selbsttakt—Informationssignal um das 1 1/2—fache einer Bit-Zelle verzögerte Durch Impulse der Zextsteuerimpulsfolge freigegebene Einrichtungen vergleichen dabei die zweite Hälfte der jeweils wiedergegebenen Informationssignal-Bit-Zelle mit der verzögerten informationsanzeigenden Impulsfolge. Diese Einrichtungen geben ein "Gleichheits"-Ausgangssignal in dem Fall ab, daß die miteinander verglichenen Werte gleich sind, und ein "Verschiedenheits"-Ausgangssignal dann ab, wenn die betreffenden Größen voneinander verschieden sind.

Bei den bisher bekannten Anordnungen werden zuviele Festverzögerungen verwendet, die Ungenauigkeiten an verschiedenen Stellen einführen können. Im übrigen erfcrd^t die Anordnung gemäß der US-Patentschrift 3 414 894 Verzögerungen in der Größenordnung von 1/4 Bit, 1/2 Bit, 3/4 Bit, etc.« Mit Rücksicht darauf, daß in einem derartigen System das Ablesen des vorgesehenen magnetischen Aufzeichnungsträgers, wie einer Magnetscheibe, Beeinflussungen auf Grund von Änderungen in der Geschwindigkeit unterworfen ist, können Festverzögerungen Probleme mit sich bringen, und zwar insbesondere bei hohen Dichten. Um derartige Schwierigkeiten zu vermeiden, ist im allgemeinen eine Fehlerdetektor schaltung in die betreffende Anordnung mit einbezogen, wodurch jedoch die Anlage noch weiter kompliziert wird und weitere Herstellkosten mit sich bringt_o

Der Erfindung liegt demgemäß die Aufgabe zu Grunde, ein verbessertes Decodiersystem bzw. Decodersystem zur Decodierung von Drei—Frequenz-Codes zu schaffen.

209822/1007

Gelöst wird die vorstehend aufgezeigte Aufgabe bei einem Decoder zur Decodierung eines Selbsttakt-Eingangsinformationssignals, in welchem ein Übergang in der Mitte einer Bit-Zelle.zur Darstellung einer "1" und ein übergang zwischen Bit-Zellen zur Darstellung zweier aufeinanderfolgender Zeichen "0" auftritt, mit einer binären magnetischen Aufzeichnungs-Wiedergabe-Einrichtung, enthaltend einen

sich bewegenden magnetischen Aufzeichnungsträger, auf dem Flußbereiche aufgezeichnet sind, die kennzeichnend sind für binärcodierte Daten, mit Wandlereinrichtungen, die auf Plußumkehrungen des sich bewegenden magnetischen Aufzeichnungsträgers hin ein Lesesignal erzeugen, mit Spitzendet ektoreinrichtungen, die auf das Maximum des Lesesignals hin Spitzenimpulse erzeugen.und mit Einrichtungen, die einen phasenstarren Regelkreis zur Erzeugung eines periodischen Frequenz-Ausgangssignals enthalten, das eine bestimmte Phasenbeziehung zu der Phase der Spitzenimpulse aufweist, erfindungsgemäß dadurch,

a) daß erste Einrichtungen vorgesehen sind, die in der Mitte einer Bit-Zelle einen Ausschnitt bezeichnen,

b) daß zweite Einrichtungen vorgesehen sind, die in Abhängigkeit von dem betreffenden Ausschnitt ein Ausgangssignal in dem Fall erzeugen, daß eine Phasenumkehr innerhalb des betreffenden Ausschnitts vorhanden ist,und die kein Ausgangssignal in dem Fall erzeugen, daßkeine Phasenumkehr innerhalb des betreffenden Ausschnitts vorhanden ist, und

c) daß dritte Einrichtungen vorgesehen sind, die durch das Ausgangssignal der zweiten Einrichtungen gesteuert ein binärcodiertes signal erzeugen, welches die drei Frequenzen entsprechend codierte Information des Eingangssignals enthält.

200822/1007

Durch die Erfindung ist ferner ein Drei-Frequenz-Decoder zur Decodierung eines Selbsttakt-Eingangsinformationssignals geschaffen, in welchem ein Übergang in der Mitte einer Bit-Zelle zur Darstellung eines Zeichens "1 " auftritt und in welchem ein Übergang zwischen Bit—Zellen zur Darstellung zweier aufeinanderfolgender Zeichen ¹¹O" auftritt. Dieser Decoder ist erfindungsgemäß dadurch gekennzeichnet,

a) daß erste Einrichtungen vorgesehen sind, die ein Ausschnitt-Signal in der Mitte einer Bit-Zelle erzeugen,

b) daß zweite Einrichtungen vorgesehen sind, die durch die ersten Einrichtungen gesteuert ein Ausgangssignal in dem Fall erzeugen, daß eine Phasenumkehr in dem Ausschnitt-Signal vorhanden ist, und die kein Ausgangssignal in dem Fall erzeugen, daß in dem betreffenden Ausschnitt-Signal keine Phasenumkehr erfolgt, und

c) daß dritte Einrichtungen vorgesehen sind, die durch das Ausgangssignal der zweiten Einrichtungen gesteuert ein binärcodiertes Signal erzeugen, welches die drei Frequenzen entsprechend codierte Information des Eingangssignals enthält.

Gemäß der Erfindung ist ferner ein Verfahren zur Decodierung eines Selbsttakt-Eingangsinformationssignals geschaffen, in welchem ein Übergang in der Mitte einer Bit-Zelle zur Darstellung eines Zeichens "1" auftritt und in welchem ein Übergang zwischen Bit-Zellen zur Darstellung zweier aufeinanderfolgender Zeichen ¹¹O" auftritt. Dieses Verfahren ist erfindungsgemäß dadurch gekennzeichnet,

a) daß ein Ausschnitt-Signal in der Mitte einer Bit-Zelle erzeugt wird,

b) daß das Ausschnitt-Signal überprüft wird, und zwar zur Bestimmung des Vorhandenseins oder Fehlens einer Phasenumkehr in dem betreffenden Ausschnitt,

209822/1007

c) daß ein Impuls signal in dem Fall erzeugt wird, daß eine Phasenumkehr in der Mitte der Bit-Zelle vorhanden ist* und

d) daß in Abhängigkeit von dem Impulssignal ein entsprechend einem NRZ-Code binärcodiertes Signal erzeugt wird«,

Gemäß einer Ausführungsform der Erfindung wird eine herkömmliche phasenstarre Schleife verwendet, deren Mittenfrequenz auf das Zweifache der Datenfrequenz eingestellt ist. Ein Synchron-Ausschnitt wird dabei in der Mitte der Zelle dadurch erhalten, daß der Anfang sämtlicher Zeichen "1" und W ein Ausgangssignal des phasenstarren Regelkreises verwendet werden. Zur Endeinstellung oder Feinabstimmung der Beziehung zwischen den Impulsspitzen und dem "Ausschnitt" oder "Fenster" werden zwei Zeitverzögerungen verwendet«, Die eine Zeitverzögerung bzw. das eine Zeitverzögerungsglied wird zur Anfangssynchronisierung benutzt, während das zweite Zeitverzögerungsglied zur Einstellung der Beziehung zwischen den Spitzen und den Ausschnitten bzw. Fenstern benutzt wird. Das Taktausgangssignal der phasenstarren Regelschleife und die Spitzen sind derart synchronisiert, daß die Rückflanke des Taktsignals des phasenstarren Regelkreises mit der Vorderflanke der Spitzen zusammenfällt. Ein Taktsynchronimpuls wird dabei durch Verwendung des Indeximpulses und einer monostabilen Kippstufe erzeugt, um ein Signal abzugeben, wenn der Takt in Phase ist. Wenn dieser Zustand auftritt, nimmt ein erstes Flipflop keine weiteren Spitzenimpulse mehr auf, und die normalen Taktimpulse des phasenstarren Regelkreises schalten das erste Flipflop um, wodurch in der Mitte der Zellen Fenster— bzw. Ausschnitt-Impulse abgegeben werden. Ein zweites Flipflop gibt Spitzenimpulse ab, die jeweils dann auftreten, wenn das Fenster-Signal mit hohem Pegel auftritt. Das zweite Flipflop wird durch

2Ö9822/1QQ7

Zeitsteuersignal zurückgestellt, das von dem ersten Flipflop erzeugt wird. Ein Zwischen-Flipflop gibt Impulse ab, die um die Hälfte einer Taktperiode von den Perioden des Signals des ersten Flipflops aus verzögert sind. Die Impulse von dem zweiten Flipflop werden in ein drittes Flipflop eingetastet, wodurch ein NRZ-Datenausgangssignal abgegeben wird» Ein weiteres als Torschaltung wirkendes Flipflop ist freigegeben, wenn das NRZ-Datenausgangssignal während der ersten Zeitspanne von hohem Pegel auf niedrigen Pegel sinkt. Dadurch ist ferner die Abgabe des Datentaktsignals ermöglicht.

An Hand von Zeichnungen wird die Erfindung nachstehend an Ausführungsbeispielen näher erläutert· Fig. IA zeigt in einem Blockdiagramm ein Codier-· und Decodiersystem gemäß der Erfindung.

Fig. 1B zeigt in näheren Einzelheiten eine bevorzugte Ausführungsform einer Drei-Frequenz-Datentrennschaltung oder eines Drei-Frequenz-Datendecoders.

Fig. 2A bis 2N zeigen in Zeitdiagrammen eine Reihe von Signalfolgen, an Hand derer die Beziehung von Signalen in verschiedenen Teilen des Decodersystems gemäß Fig. 1A und 1B erläutert werden wird.

In dem magnetischen Codier-Decodier-System gemäß Fig. 1A setzt ein Drei-Frequenz-Codierer die Bits von digitalen NRZ-Signalen (Non-Return-To-Zero) in Drei-Frequenz-Selbsttaktsignale um, bei denen ein Datenübergang in der Mitte eines Bits ¹¹I ·· und ein Datenübergang zwischen aufeinanderfolgenden Bits "O" auftritt. In typischer Weise werden die NRZ-Datenbits, von denen in Fig. 2A ein Beispiel gezeigt ist, in einen Codierer 301 über eine Eingangsklemme 303

209822/1007

eingeführt, und zwar zusammen mit Taktimpulsen (nicht dargestellt) an der Eingangsklemme 302. Der Codierer 301 codiert die NRZ- Eingangsdaten in drei Frequenzen entsprechend codierte Daten, wie sie graphisch in Fig_o 2B dargestellt sind. Diese Daten werden über eine Verbindung 304 einem Schreibverstärker 305 zugeführt«, Das verstärkte, drei Frequenzen entsprechend codierte Signal 2B wird dann einem Lese/Schreib-Wandlerkopf 307 über eine Verbindung 306 zugeführt, um die Signale auf einem magnetischen Aufzeichnungsträger aufzuzeichnen, wie z.B. auf eine Magnetscheibe 308. Es sei jedoch bemerkt, daß ein Magnetband oder eine Magnettrommel ebenfalls geeignete Aufzeichnungsträger wären. Die codierten elektrischen Signale werden auf dem magnetischen Aufzeichnungsträger in Form von Flußübergängen aufgezeichnet, und zwar entsprechend dem oben erwähnten gewünschten Drei-Frequenz-Code. Bei der hier für Zwecke der Erfindung beschriebenen Drei-Frequenz-Aufzeichnung kann von einer magnetischen Flußumkehrung in der Mitte einer Bit-Zelle Gebrauch gemacht werden, die einen Binärwert "1" enthält, während von einer Flußumkehrung, die ebenfalls auf dem magnetischen Aufzeichnungsträger aufgezeichnet ist, zwischen Bit-Zellen Gebrauch gemacht wird, die Binärzeichen "0" enthalten. Diese auf dem sich bewegenden magnetischen Aufzeichnungsträger aufgezeichneten Flußübergänge führen auf eine nacheinander erfolgende Abtastung durch den Lese/Schreib-Magnetwandlerkopf 307 zur Abgabe eines Ausgangssignals, das in proportionaler Beziehung zu der Änderungsgeschwindigkeit bzw. Änderungsfrequenz der magnetischen Flußfolge steht, die unter dem betreffenden Kopf 307 vorbeiläuft. Eine von dem Lese/Schreib-Magnetwandlerkopf 307 abgegebene idealisierte Signalfolge ist in Fig. 2C (Lese-Spannung) dargestellt« Diese Signalfolge trifft für die bestimmte Zahlenkonfiguration zu, die von der NRZ-Datensignalfolge gemäß Fig. 2A ausgehend in dem Drei-Frequenz-Code codiert dargestellt ist»

209822/1007

Das Lese-Spannungssignal wird einem Vorverstärker 312 zugeführt, der das betreffende Signal verstärkte Sodann gelangt das Signal zu einem Filter 311 hin, welches Fremdgeräusche herausfiltert. Das verstärkte und gefilterte Lese-Spannungssignal gemäß Fig„ 2C wird dann einem Verstärker/ Spitzendetektor 310 zugeführt, der das betreffende Signal weiter verstärkt und die Spitzen in Spitzendetektor-Ausgangsimpulse umsetzt, wie sie in Fig„ 2D veranschaulicht sind« Damit die betreffenden Spitzen durch Impulse angezeigt werden, enthält der Verstärker/Spitzendetektor 310'eine monostabile Ausgangsschaltung (nicht dargestellt). Bezüglich der Spitzenimpulse gemäß Fig. 2D sei bemerkt, daß ein Impuls jeweils zu dem Zeitpunkt auftritt, zu dem das Lese-Spannungssignal gemäß Fig. 2C einen Maximalwert oder einen Minimalwert aufweist. Diese Punkte koinzidieren mit den Übergangspunkten der Schreibstrom-Signalfolge gemäß Fig. 2B. (Die Spitzenimpulse sind alle als positive Impulse dargestellt, da die negativen Impulse durch anjsich bekannte Einrichtungen in_yertiert worden sind).

Eine phasenstarre Regelschleife 313 liefert eine Folge von Taktimpulsen von einem in dieser Schleife enthaltenen spannungsgesteuerten Oszillator (VCO) her. (Verfahren mit phasenstarrer Regelschleife sind an sich bekannt). Hinweise hierzu finden sich in dem Buch "Phase Lock Techniques"von Floyd M. Gardner, John Wiley & Sons, 1967 sowie in dem Buch "Monolithic Phase-Locked Signal Conditioner/Demodulator" von Dr. A.B. Grabene, Signetics Corp. 1970 _e) Der phasen starre Takt wird auf das Zweifache der höchsten Frequenz der Spitzenimpulse synchronisiert (siehe Fig. 2E). Die in Fig. 2D dargestellten Spitzenimpulse werden dem Decoder 314 zugeführt, der weiter unten noch näher erläutert werden wird, und zwar zusammen mit der Ausgangssignalfolge gemäß Fig. 2E des

209822/1007

phasenstarren Regelkreises„ Die Ausgangsimpulse gemäß Fig„ 2D des Spitzendetektors werden ferner der phasenstarren Regelschleife 313 zugeführt.

.Im folgenden wird unter Bezugnahme auf die Fig_o 1B und 24 bis 2N der Decoder 314 näher beschrieben.

Fig„ 1B zeigt in einem detaillierten Verknüpfungsdiagramm den Decoder. In der betreffenden Figur sind Trigger-Flipflops 115, 125, 135, 155, 165 und 175 dargestellt, wie sie kommerziell von der Firma Fairchild Transistor Corp.₍ California, erhältlieh sind» Die betreffenden Flipflops sind solche des mit "Dual JK Flanken-Trigger-Flipflop Nr. 9024" bezeichneten Typs» Diese Flipflops weisen eine Rückstellklemme R für ihre Rückstellung auf, ferner J- und K-Klemmen für die Aufnahme von Daten und ferner eine CP-Klemme für die Aufnahme von Taktimpulsen. Die Flipflops werden anfänglich zurückgestellt. Die Ausgangsklemmen der Flipflops sind generell mit Q bzw. φ bezeichnet; Der an dem jeweiligen Flipflop—Ausgang angegebene Buchstabe bezeichnet die Signalfolge (wie sie in Fig. 2 graphisch dargestellt ist), die von dem betreffenden Ausgang abgegeben wird. So sind z.B. die Klemmen Q und T) des Flipflops 115 mit A und A* bezeichnet, während die entsprechenden Ausgänge des Flipflops 135 mit B bzw. B bezeichnet sind, usw._o Der Setzeingang ist nicht dargestellt oder bei der vorliegenden Erfindung nicht ausgenutzt. Die J-Eingangsklemmen der Flipflops 115, 125 und 155 sind offen gelassen, und die K-Eingangsklemmen der Flipflops 125 und sind ebenfalls offengelassen; demgegenüber ist die Zj-Eingangsklemme des Flipflops 115 über eine Erdleitung 119 geerdet»

Nachstehend sind Wertetabellen für ein typisches synchron oder asynchron betriebenes Flipflop angegeben.

' . 209822/1007

Asynchron—Betrieb

Setz-Eingang	Rückstell-Eingang Q-Ausgang	H	Q-Ausgang	H. .	Umsteuerung
L	L	H	H	L-
L	H	L	L
H	L	Synchron-Ei steuerung	H
H	H	-Betrieb	ngangsSigna
	Synchron-	Q-Ausgang
J-Eingang	K-Eingang	Q-Ausgang
L	H	keine Änderung
L	L	L
H	H	H
H	L

(Hierin bedeuten L einen niedrigen Signalpegel und H einen hohen Signalpegel)

Das typische Flipflop weist Asynchron-Eingangsklemmen auf, die mit Setz-Eingang (S) bzw. Ruckstell-Eingang (R) bezeichnet sind. Diese Eingangklemmen geben dem betreffenden Flipflop die Fähigkeit, seinen Zustand unabhängig von statischen Zuständen der Takt- und Synchron-Eingangssignale steuern zu können. Obwohl beide Eingangsklemmen (Sezt-Eingang, Rückstell-Eingang) benutzt werden können, benutzt die Erfindung einen Typ, der auf Grund eines folgerichtigen Vertriebs lediglich Rückstelleingangsklemmen aufweist» Beim Asynchronbetrieb ändert das Flipflop seinen Zustand unabhängig von den Taktimpulsen, während beim Synchron-Betrieb die Zustandsänderung zum jeweiligen Taktzeitpunkt

209822/1007

erfolgt» Für einen synchronen Betrieb sollten die beiden Eingangsklemmen S, R einen hohen Signalpegel führen (siehe obige Wertetabellen). Das Flipflop weist ferner eine innere Schaltung auf, die so ausgelegt ist, daß in dem Fall, daß irgendeine der Eingangsklemmen offen ist, die Eingänge einen hohen Pegel führen_o Dieser Zustand ist von Bedeutung, wenn die J-Eingangsklemme offen bleibt und wenn die Q-Eingangsklemme geerdet ist. In diesem Fall treten nämlich an beiden Eingängen J und K hohe Signalpegel auf, und das betreffende Flipflop wird umgeschaltet bzw. umgesteuert (siehe die Wertetabelle für den Synchron-Betrieb),

Im folgenden sei das Flipflop 115 näher betrachtet, dessen J- Eingangsklemme einen hohen Pegel führen mag und dessen K-Eingangsklemme geerdet ist, was bedeutet, daß der K—Eingang einen hohen Pegel führt. Unter dieser Voraussetzung ändert das betreffende Flipflop seinen Zustand an der Klemme 120, d.h. bezüglich der Signale A und Ä", wenn die Rückstell— klemme R einen hohen Signalpegel führt und ein Taktimpuls der CP-Klemme zugeführt wird. Da bei den Flipflops 125 und 155 die Eingangsklemmen J und K offen sind, ändern diese Flipflops ihren Zustand von einem niedrigen Signalpegel auf einen hohen Signalpegel nur einmal während der Periode, und zwar mit der ersten Zuführung eines Taktimpulses. Die Flipflops 135 und 165 sind mit ihren Eingangsklemmen J und K~ miteinander verbunden, weshalb ihre Ausgangssignale B- und HRZ-Daten entsprechend dem Signal an der J—Klemme auf die Zuführung des nächsten Taktimpulses folgen. Es sei ferner bemerkt, daß das Flipflop 175 mit seinen Eingangsklemmen J und K verbunden ist. Die Rückstellklemme dieses Plipflops ist jedoch nicht angeschlossen; sie spricht auch nicht auf das Taktsynchronsignal an, sondern auf das Signal A + B. Das C-Ausgangssignal des betreffenden

209822/1007

Flipflops 175 hängt von dessen Rucksteilzustand ab, d.h„ davon, ob ein Impuls bzw» Signal A + B vorhanden ist oder nicht, sowie vom Zustand an den Eingangsklemmen J und K.

Das Flipflop 115 ist mit seiner CP-Klemme mit dem Ausgang 117 eines ODER-Gliedes IO4 verbunden» Das ODER-Glied 104"

weist zwei Eingänge auf, von denen einer mit dem Ausgang des UND-Gliedes 101 verbunden ist und von denen der andere mit dem Ausgang, des UND-Gliedes 102 verbunden ist. Das UND-Glied 101 weist drei Eingangsklemmen 105, 106 und I99 auf; die Singangsklemme 105 dient zur Aufnahme von Signalen C}4 von der Ausgangsklemme 131 des Flipflops 125; die Eingangsklemme 106 nimmt Signale von dem Spitzendetektorausgang her über das Zeitverzögerungsglied 110 auf; die Eingangsklemme nimmt TaktSynchronsignale auf. Vewi das signal Q₄ und das Taktsynchronsignal an den Eingangsklemmen 105 bzw„, 199 hohem Pegel auftreten, dann überträgt das UND-Glied 101 die' Spitzenimpulse, die über das ODER-Glied 104 zu den CP-Eingängen der Flipflops 115 und 125 hin gelangen,» Das UND-Glied 102 weist ebenfalls drei Eingangsklemmen 10,7,' 108 und 199 auf» Die Eingangsklemme 107 nimmt Ausgangssignale von dem phasenstarren Regelkreis her auf; die Eingangsklemme 108 nimmt signale Q von der Ausgangsklemme 13O des Flipflops 125 her auf; das dritte Eingangssignal, das der Leitung 199 zugeführt wird, ist das Taktsynchronsignal„. Das UND-Glied 102 vermag im übertragungsfähigen Zustand. Impulse des phasenstarren Regelkreises zu. übertragen, und zwar dann,, wenn das signal Q₄ und die Taktsynchron- Eingangssignale mit hohem Pegel auftreten₀ Die betreffenden Impulse gelangen ihrerseits ^q^, das. ODER-Glied: 104 zu den CP^Xlemmen· der Flipflops 115 und 125; hin. Mit der R- oder- Rüc^stellJclemme der Flipflops 11:5* 125,,. 1:35,. 155 und t65 ist ein, NAM*-Glied'1O;3;

verbunden» Dieses NAND-Glied ist ferner mit den Eingangsklemmen 199 der UND-Glieder 101 und'108 verbunden. Me-Mfti"Hi gangsklemme des betreffenden NAND-Gliedes 103 nimmt'Takt*'"^- impulse auf, die am Ausgang des betreffenden" NAND-Gliedes' -■'' in dazu komplementärer Form auftreten* Wenn somit das Takt=· Synchronsignal 2F gemäß Fig» 2 mit hohem Pegel■am Eingang auftritt, so tritt am Ausgang ein Ausgangssignal mit niedrigem Pegel auf, und umgekehrt, d.h₀ wenn das Eingangssignal mit niedrigem Pegel auftritt, tritt das Ausgangssignal mit hohem Pegel auf. ' ■ " "■·■■

Die J-Eingangsklemme 116 des Flipflops 115 ist offengelassen, und die K-Eingangsklemme 119 dieses Flipflops ist geerdet» Demgemäß führen die. Eingänge J .und K hohe Signalpegel» Es sei bemerkt, daß der CP-Eingang 117 (Taktimpulseingang) des Flipflops 115 mit dem CP-Eingang 127 des Flipflops 125 verbunden ist. Die in Fig_? 2G angedeutete signalfolge tritt an dem A-Ausgang 120 des Flipflops 115 auf; die A-Signalfolge tritt an dem Ä-Ausgang 121 des Flipflops 115 auf. Die J- und K-Eingänge 126 bzw. 128 des Flipflops 125 sind offengelassen» Demgemäß führt der J-Eingang einen hohen Signalpegel, und der K-Eingang führt einen niedrigen Signal— pegel» Wie zuvor ausgeführt, ermöglicht dieser Zustand zusammen mit einem hohen Signalpegel an dem Rückstelieingang ,R," daß das betreffende .Flipflop auf den ersten Taktimpuls hin, der an der CP-Eingangsklemme 127 auftritt, umschaltet und anschließend im Zustand des hohen Signalpegels solange verbleibt ,/wie die RucksteLlklemme R einen hohen Pegel führt. Das Ausgangssignal Q _: an der Ausgangs klemme 'i-30 des Flipftops 125 wird der' Eingangsklemme 108 des 'UND-Gliedes 102 zugeführt* Das an.der Ausgangsklemme 13'1 des Flipflops 125 auftretende Ausgangssignal Qi, wird der Eingangskiemme 105 des UMD-Gliedes 1i01; zugeführt:. Die Eingänge J undl r ' des;

ORIGINAL INSPECTED

Flipflsops 135 sind miteinander verbunden, während der CP-Eingang 140 dieses Flipflops an dem Ausgang des NAND-Gliedes 198 angeschlossen ist. Da die Ausgangsimpulse des phasenstarren Regelkreises dem Eingang des NAND-Gliedes 198 zugeführt werden, wird das Flipflop durch diese Impulse in Abhängigkeit vom Zustand der Signale an den Klemmen J (J = I: = A) und R umgeschaltet. Wenn das Flipflop 135 zurückgestellt ist, d.h. wenn das B-Ausgangssignal mit niedrigem Pegel auftritt, -.^ und das A-Ausgangssignal mit hohem Pegel auftritt, dann führt die B-Signalfolge an der Ausgangsklemme 138 einen hohen Signalpegel auf das Auftreten des nächsten negierten Impulses des phasenstarren Regelkreises. Dieser Impuls wird als PLL-Impuls bezeichnet. Es dürfte somit ersichtlich sein, daß- das B-Signal dem Α-Signal folgt, jedoch um eine Viertel-Bit-Zeit verzögert ist. ·

Die"J- und !-Eingänge 177 und 177.1 des Flipflops 175 sind ebenfalls miteinander verbunden. Die von dem Spitzendetektorausgang abgegebenen Spitzenimpulse werden über ein Zeitverzögerungsglied 179 der CP-Eingangsklemme 178 zugeführt. Es sei jedoch bemerkt, daß der Rückstelleingang R nunmehr mit der Ausgangsklemme des NANI>-Gliedes 181 verbunden ist, dessen Eingangsklemmen 182, 183 die Signale Ä, B zugeführt werden«, Da Ä · B = A + B ist (nach dem De Morgan Theorem) liegt die verknüpfungsmäßige Addition der Signale A oder B vor, die der Rückstellklemme R des Flipflops 175 zugeführt werden. Das C-Ausgangssignal des Flipflops 175 wird der J-Eingaitgs⁵--klemme 169 des Flipflops 165 zugeführt. Die J- und-^VK-Eirigänge 169, 171 des Flipflops 165 sind miteinander verbunden, und das Ä-Signal wird dem CP-Eingang 170 des Flipflops 165 zugeführt. Die NRZ-Daten treten auf den nächsten Ä-Impuls hin mit hohem Pegel auf, wenn der Rückstelleingang R einen hohen Pegel führt, und die den Eingängen J und K des Flipflops 165

209822/1007

zugeführte C-Signalfolge tritt mit hohem Pegel auf. Demgegenüber treten die NRZ-Daten auf den nächstfolgenden Ä-Impuls hin mit niedrigem Pegel auf, wenn der Rückstelleingang R des Flipflops 165 noch einen hohen Pegel führt, das den Eingängen J und K zugeführte C-Signal jedoch mit niedrigem Pegel auftritt. Der NRZ-Daten führende Ausgang des Flipflops 165 ist mit dem CP-Eingang 158 des Flipflops verbundene Wie zuvor ausgeführt, sind die Eingangsklemmen J und K offen, während die Verknüpfungsglied-Ausgangsklemme mit dem Eingang des UND-Gliedes 145 verbunden ist. Das UND-Glied 145 weist zwei weitere Eingänge für die Aufnahme der ^ Signale A und B auf. Das betreffende UND-Glied 145 wird, wie zuvor ausgeführt, übertragungsfähig, wenn seine Eingangsklemme 148 einen hohen Pegel führt, v/oraufhin es die Impulse A · B hindurchläßt.

Unter Bezugnahme auf Fig_o 1B und 2 sejjnachstehend die Arbeitsweise des Drei-Frequenz-Decoders näher erläutert. Wie aus Fig, 1B hervorgeht, wird das spitzendetektorausgangssignal gemäß Fig„ 2D dem Decoder 314 über ein Zeitverzögerungsglied 310 zugeführt» Wenn die Zeitverzögerung an der Eingangsklemme 106 Null beträgt, dann ist das an der Eingangsklemme 106 auftretende Signal das gleiche Signal wie es an der Eingangsklemme 315 des Decoders 314 auftritt ψ (Fig. 1A). Bezüglich dieser Ausführungsform sei angenommen, daß die erforderliche Zeitverzögerung Null sei. Demgemäß ist das an der Eingangsklemme 106 des UND-Gliedes 101 auftretende Signal das gleiche Signal, wie es an der Eingangsklemme 315 des Decoders 314 auftritt. Die Beziehung zwischen den an der Eingangsklemme 107 des UND-Gliedes 102 auftretenden PLL-Impulsen gemäß Fig. 2E und den Spitzenimpulsen von dem Spitzendetektorausgang her, die an der Eingangsklemme des UND-Gliedes 101 auftreten, ist über die Zeitverzögerung

209822/1007

so gewählt, daß die positiven Flanken der Spitzendetektorausgangsimpulse den Rückflanken des Ausgangssignals des phasenstarren Regelkreises entsprechen (siehe Fig. 2D und 2E) Das UND-Glied 102 wird übertragungsfahig, wenn koinzident Signale mit hohem Pegel an den Eingangsklemmen 107, 108 und 199 auftreten. Demgemäß tritt das PLL-Signal an der Ausgangsklemme des UND-Gliedes 102 auf_o

der negierte Taktsynchronimpuls- mit niedrigem Pegel an der Eingangsklemme 109 des NAND-Gliedes 10.3 auftritt, führt der in Fig. 2F dargestellte Taktsynchron-Ausgangsimpuls des NAND-Gliedes 103 einen hohen Pegel«, (Der Taktsynchronimpuls wird aus der Einleitung gewonnen, die ursprünglich aufgezeichnet worden ist; die betreffende Einleitung wird für eine anfängliche Synchronisation herangezogen, bei der sämtliche Zeichen "1" von dem Aufzeichnungsmedium gelesen werden» Da bei dem Drei-Frequenz-Code die Zeichen "1" in der Mitte der jeweiligen Zelle auftreten, wird diese Information zur Synchronisierung der phasenstarren "Regalschleife benutzt. Dieses synchronisierverfahren benutzt grundsätzlich eine monostabile Kippstufe oder eine Zeitverzögerungsschaltung, um die für die Synchronisation benötigte Anzahl von "1"-Zeichen bereitzustellen. Die phasenstarre Regelschleife rastet auf das Eingangssignal nach einer bestimmten Anzahl von Eingangsimpulsen ein./eine Zeitverzögerungsschaltung wird ein Signal erzeugt, nachdem eine bestimmte Anzahl von Impulsen dem Eingang des phasenstarren Regelkreises zugeführt worden ist. Bei diesem Signal handelt es sich um ein Taktsynchronsignal. Die bestimmte Anzahl ist dabei so gewählt, daß sie größer ist als für das Einrasten des phasenstarren Regelkreises erforderlich ist„ Die betreffende Zeitverzögerung kann dadurch erhalten werden, daß ein Zähler oder eine nach irgend-

209822/1007

einem anderen Zeitmeßverfahren arbeitende Einrichtung benutzt wird. Ein einfaches Verfahren besteht darin, zwei monostabile Kippstufen zu verwenden»(In diesem Zusammenhang sei Bezug genommen auf "Fairchild Semiconductor Integrated - Circuit Catalog" 1970, Seiten 3 bis 112)_e

Vor dem Auftreten eines Taktsynchronimpulses führen die Ausgänge A bzw. Q₄ der beiden Flipflops 115, 125 einen niedrigen Signalpegel, während die Ausgänge Ä und CK hohe Signalpegel führen (ein Ausgangssignal mit hohem Pegel bedeutet im Rahmen der vorliegenden Erfindung eine Ausgangs-

^ spannung von normalerweise 6 Volt über Erdpotential). Da das Ausgangssignal IJ₄ mit hohem Pegel auftritt, bewirkt das Auftreten eines ersten Impulses von dem Spitzendetektorausgang an der Eingangsklemme 106 des UND-Gliedes 101, daß das UND-Glied 101 übertragungsfähxg wird (alle übrigen Eingänge führen einen hohen Pegel), Der betreffende Impuls tritt damit an einer'Eingangsklemme des ODER-Gliedes 104 auf. Demgemäß tritt der betreffende Spitzenimpuls an der Eingangsklemme T17 des Flipflops 115 und ebenfalls an der Eingangsklemme 127 des Flipflops 125 auf. Der Spitzenimpuls bewirkt, daß die A-Klemme 120 einen hohen Signalpegel führt, und daß das Signal Ä an der Klemme 121 mit niedrigem Pegel auftritt. Ferner bewirkt der betreffende Spitzenimpuls, daß

™ das Signal Q₄ an der Klemme 130 mit hohem Pegel auftritt und daß das Signal CL an der Klemme 131 mit niedrigem Pegel auftritt» Das signal Q~ verbleibt in diesem Zustand für den übrigen Teil des Lesezyklus„ Demgemäß können keine weiteren Spitzenimpulse über das UND-Glied 101 während des Vorliegens dieses Zustands übertragen werden (da das Signal ^L mit niedrigem Pegel auftritt). Mit Rücksicht darauf, daß die Signale A und Q₄ mit hohem Pegel auftreten, bewirken die Impulse vom Ausgang des phasenstarren

209822/1007

Regelkreises (PLL), daß das UND-Glied 102 übertragungsfähig wird -und eine entsprechende Ansteuerung des ODER-Gliedes 104 und über die Eingangsklemme 117 des Flipflops 115 bewirkt«, Da das Flipflop 115 so geschaltet ist, daß die Eingangsklemme 116 einen hohen Pegel führt und daß die Eingangsklemme 119 einen niedrigen Pegel führt, während das Flipflop 125 so geschaltet ist, daß die Eingangsklemme einen hohen Pegel und die Eingangsklemme 128 einen hohen Pegel führt, bewirken an der CP~Eingangsklemme 117 auftretende positive Impulse, daß das Flipflop 115 seinen Zustand ändert, während dieselben positiven Impulse an der. CP- Eingangsklemme 127 des Flipflops 125 nicht bewirken, daß das Flipflop 125 seinen Zustand ändert. Das betreffende Flipflop verbleibt vielmehr in einem festen Zustand (siehe Wertetabelle) - was bedeutet, daß das Signal Q₄ mit hohem Pegel auftritt und daß das Signal "Q- mit niedrigem Pegel auftritt. Das an der Klemme 120 auftretende Ausgangssignal A des Flipflops 115 bildet ein sogenanntes "Fenster" bzw. einen sogenannten "Ausschnitt '·, der in die -Mitte der Zelle gelegt ist» (Siehe die A-Signaifolge in Fig. 2G). Dieses Fenster wird mit Hilfe nachstehend noch näher beschriebener Einrichtungen geprüft um festzustellen, ob eine Phasenumkehr in der Mitte der betreffenden Bit-Zelle vorhanden ist oder nicht. Ist in der Mitte der betreffenden Bit-Zelle eine Phasenumkehr vorhanden, so werden geeignete binärcodierte Signale erzeugt.

Das Flipflop 135 ist mit seiner J-Eingangsklemme 136 mit seiner K-Eingangsklemme 137 verbunden. Die CP-Eingangsklemme 140 dieses Flipflops ist mit der Ausgangsklemme des NAND-Gliedes 198 verbunden. Ein PLL-Ausgangssignal wird der CP-Eingangsklemme 140 über das NAND-Glied 198 zugeführt, und die A-Signalfolge (Fig. 2G) wird über die J- und K- Eingangsklemmen 136 und 137 zugeführt, die miteinander, verbunden sind. Grundsätzlich ist dieses Flipflop 135 als

209822/1007

Schieberegister geschaltet, bei dem Daten den Eingängen J und K zugeführt werden und von dessen einem Ausgang abgegeben werden, wenn eine Rückflanke des Ausgangssignals des phasenstarren Regelkreises am Eingang des NAND-Gliedes 198 auftritto Fig_o 2H zeigt eine B-Signalfolge, wie sie an der Ausgangsklemme 138 auftritt» Es dürfte ersichtlich sein, daß es sich bei dieser Signalfolge um die gleiche Signalfolge handelt wie sie in Fig. 2G dargestellt ist (A-Signalfolge), welche jedoch um ein Viertel einer Bit-Zeit gegenüber der letztgenannten Signalfolge verzögert ist.

Das Ausgangssignal A des Flipflops 115 wird der Eingangsklemme des UND-Gliedes 145 zugeführt, während das Ausgangssignal "b des Flipflops 135 ferner der Eingangsklemme des UND-Gliedes 145 zugeführt wird» Die Ausgangsklemme 156 des Flipflops 155 ist ebenfalls mit der Eingangsklemme des UND-Gliedes 145 verbunden» Ferner dürfte ersichtlich sein, daß das Ä-Ausgangssignal des Flipflops 115 und das "B-Ausgangssignal des Flipflops 135 den Eingängen des NAND-Gliedes zugeführt werden. Wenn somit die Signalkombination Ä" ° "B einen hohen Pegel führt, dann wird die Signalfolge A + B gemäß Fig. 21 abgegeben - und zwar auf Grund der Booleschen Algebra und des De Morgan Theorems (Ä»"B = B = A + B). Demgemäß stellt die Signalfolge A + B (Fig. 21) die verknüpfungsmäßige Addition des Α-Signals und des B-Signals dar. In entsprechender Weise stellt die Signalfolge bzw. das Signal Α·Ϊ3 (Fig. 2J) die verknüpfungsmäßige Multiplikation der Signale A und B dar. Diese verknüpfungsmäßige Multiplikation führt zu dem Datentakt; das betreffende Ergebnis wird zu der Ausgangsklemme 149 des UND-Gliedes 145 getastet, wenn der Ausgang 156 (Verknüpfungs-Ausgang) des Flipflops 155 einen hohen Pegel führt.

209822/1007

Das Signal A + B wird dem Löscheingang (Rückstellklemme) des Flipflops 175 über eine Verbindung 180 zugeführt. Da die J- und K-Eingänge 177 bzw. 177.1 des Flipflops 175 miteinander verbunden sind und da das Α-Signal diesen Klemmen zugeführt wird, führt der C-Ausgang des Flipflops einen hohen Pegel, wenn das Signal A mit hohem Pegel auftritt und wenn ein Spitzenimpuls von dem Spitzendetektorausgang her an der CP-Eingangsklemme 178 des Flipflops 175 über das Zextverzögerungsglxed 179 auftritt. (Die C-Signalfolge ist in Fig. 2K dargestellt)„ Die Signalfolge wird dazu herangezogen, die NRZ-Daten für die Zuführung zum Ausgang 166 des Flipflops 165 in folgender weise zu erzeugen,,

Da das C-Ausgangssignal des Flipflops 175 den J- und K-Eingangen 169 und 171 des Flipflops 165 zugeführt wird und da das Ä-Signal der CP-Eingangsklemme 170 des Flipflops 165 zugeführt wird, führt die Klemme 166 einen hohen Signalpegel, wenn das signal C einen hohen Pegel führt, da das Signal Ä von einem niedrigen Pegel auf einen hohen Pegel überging. Die Klemme 166 führt einen niedrigen Pegel, wenn das Signal C einen niedrigen Pegel führt, da das Signal Ä von einem niedrigen auf einen hohen Pegel übergegangen ist. Es sei bemerkt, daß der Rückstelleingang des Flipflops 175 ein Signal A + B führt, während am Rückstelleingang aller übrigen Flipflops das gleiche Signal liegt, wie es durch das Taktsynchronsignal gegeben ist. Die Ausgangsklemme 156 des Flipflops führt einen hohen Signalpegel, und zwar zum ersten Zeitpunkt, zu dem sich die NRZ-Daten von einer "1 " auf eine "0" ändern«, Mit anderen Worten ausgedrückt heißt dies, daß das negierte NRZ-Signal, das der CP-Eingangsklemme 158 des Flipflops 155 zugeführt wird, sich von einer "0" zu einer "1" hin ändert. Der Verknüpfungsausgang 156 des"Flipflops 155 (siehe Fig.2M)_f

209822/1007

der mit dem Eingang des UND-Gliedes 145 verbunden ist, gibt ein Signal ab, das dieses Verknüpfungsglied in den übertragungsfähigen Zustand steuert, und zwar wenn an diesem Ausgang ein hoher Signalpegel auftritt» Dadurch wird das Datentaktsignal (signal A . B) gemäß Fig. 2J zusammen mit din NRZ-Daten gemäß Fig_o 2L an der Ausgangsklemmen 166 abgegeben.

209822/1007

Claims (1)

1. Patentansprüche

   /Ty Verfahren zur Decodierung eines Selbsttakt~Informationssignals, in welchem ein Übergang in der Mitte einer Bit-Zelle zur Darstellung eines Binärzeichens "1" auftritt und in welchem ein Übergang zwischen Bit-Zellen zur Darstellung zweier aufeinanderfolgender Binärzeichen "O' auftritt, dadurch gekennzeichnet,

   a) daß in der Mitte der jeweiligen Bit-Zelle ein Fenster-Signal erzeugt wird,

   b) daß das Fenster-Signal überprüft wird, und zwar zur Bestimmung des Auftretens oder Nichtauftretens einer Phasenumkehr in dem betreffenden Fenster,

   c) daß in dem Fall ein Impulssignal erzeugt wird, daß eine phasenumkehr in der-Mitte der Bitzelle auftritt, und

   d) daß auf das Impulssignal hin ein entsprechend einem NRZ-Code binärcodiertes signal erzeugt wird«,

   2. Verfahren nach Anspruch 1, dadurch gekennzeichnet,

   daß Taktimpulssignale zur Taktsteuerung des NRZ-Signals erzeugt werden,

   3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß ein Spitzenimpulssignal auf das Maximum eines Lesesignals hin erzeugt wird.

   4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß in einer phasenstarren Kegelschleife ein Signal erzeugt wird, das eine Frequenz besitzt, die dem Zweifachen der Frequenz des Datensignals entspricht.

   5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß ein binäres Einleitungs-Signal zur Synchronisierung der Phase des Signals der phasenstarren Regelschleife in

   209822/1007

   bestimmter Weise mit der Phase des Spitzenimpuls— signals erzeugt wird..

   β ο Verfahren nach Anspruch 5, dadurch: gekennzeichnet, daß die Phase des Signals der phasenstarren, „,Regel— schleife mit der Phase des Spitzenimpulssignals derart synchronisiert wird, daß eine Vorderflanke, des Spitzen— impulssignals zeitlich mit einer· Eüekflanke eines. Signals der phasenstarren Reg el schleife zusammenfällt und daß, die Rückflanke des Signals der phasenstarren Regel— 9k schleife in der Mitte des Fensters auftritt«

   7· Decoder zur Durchführung aas Verfahrens nach einem der Ansprüche 1 bis 6_r dadurch gekennzeichnet, a) daß erste Einrichtungen (115) vorgesehen sind, die -.; in der Mitte einer Bit-Zelle ein Fenster festlegen, b). daß zweite Einrichtungen (125) vorgesehen sind, die während der Dauer des betreffenden Fensters ein Ausgangssignal in dem Fall erzeugen, daß eine Phasenumkehr in dem Fenster auftritt, und die kein Ausgangssignal in dem Fall erzeugen, daß innerhalb der betreffenden Zeitspanne keine Phasenumkehr auftritt, und .

   " c) daß dritte Einrichtungen-(125) vorgesehen sind, die

   auf das Ausgangssignal der zweiten Einrichtungen (135) hin ein binärcodiertes Signal erzeugen, welches die drei Frequenzen entsprechend codierte Information des Eingangssignals enthält. .;■."-.· . .

   8. Decoder nach Anspruch 7, dadurch gekennzeichnet, daß die dritten Einrichtungen (135) durch die zweiten Einrichtungen (125) gesteuert ein binärcodiertes Signal

   209822/1007

   'erzeugen, das ein NRZ-Signal ist, welches die drei Frequenzen entsprechend codierte Information des Eingangssignals enthält»

   9» decoder nach Anspruch 8, dadurch gekennzeichnet, daß ■vierte Einrichtungen (175) vorgesehen sind, die Taktimpulse zur Taktsteuerung des NßZ-Signals erzeugen«,

   10» Decoder nach Anspruch 7, dadurch gekennzeichnet, daß Syne3aronisiereinrichtungen (310) vorgesehen sind, die die Phase des Ausgangssignals eines phasenstarren Regelkreises (313) in einer bestimmten Weise mit der eines Eingangs-Spitzenimpulssignals zu synchronisieren erlauben.

   11_β Decoder nach einem der Ansprüche 7 bis 10, dadurch gekennzeichnet, daß eine magnetische Aufzeichnungs/wieder— abgabeeinrichtung für binäre Informationen vorgesehen ist, daß ein sich bewegender magnetischer Aufzeichnungsträger (308) vorgesehen ist, auf dem Flußbereiche kennzeichnend sind für binärcodierte Daten, daß Wandlereinrichtungen (307) vorgesehen sind, die auf Flußänderungen ' des sich bewegenden magnetischen Aufzeichnungsträgers (308) zum Zwecke der Erzeugung eines Lesesignals ansprechen, daß eine Spitzendetektoreinrichtung (310) vorgesehen ist, die auf"das Maximum des jeweils gelesenen Signals hin Spitzenimpulse erzeugt, und daß Einrichtungen vorgesehen sind, die eine phasenstarre Regelschleife (313) enthalten und die ein periodisches Frequenz-Ausgangssignal mit einer bestimmten Phasenbeziehung in Bezug auf die Phase der Spitzenimpulse erzeugen»

   209822/1007

   ,12, Decoder nach Anspruch 11, dadurch gekennzeichnet,
   daß die die phasenstarre Regelschleife (313) enthaltenden Einrichtungen ein periodisches Frequenz-Signal erzeugen, dessen Frequenz dem Zweifachen der Datensignalfrequenz entspricht, und daß eine Spitzenimpuls-Generatoreinrichtung (310) vorgesehen ist, die auf das Maximum eines gelesenen Signals hin Spitzenimpulssignale erzeugt«

   13e Decoder nach Anspruch 12, dadurch gekennzeichnet, daß Synchronisiereinrichtungen vorgesehen sind, die auf
   binäre Einleitungs-Signale hin in einer bestimmten
   Weise die Phase der Ausgangssignale der phasenstarren Regelschleife (313) mit der Phase der Spitzenimpulssignale synchronisieren.

   14. Decoder nach Anspruch 13, dadurch gekennzeichnet, daß die Phase des Ausgangssignals der phasenstarren Regelschleife (313) mit der Phase des Spitzenimpulssignals derart synchronisiert wird, daß die Vorderflanke des Spitzenimpulssignals zeitlich mit einer Rückflanke eines Signals der phasenstarren Regelschleife zusammenfällt.

   15. Decoder nach Anspruch 11, dadurch gekennzeichnet, daß

   die ersten, zweiten und dritten Einrichtungen (115,125,135)

   Synchron/Asynchron-Flipflops enthalten, deren Betrieb folgenden Wertetabellen genügt:

   Wertetabelle für Asynchronbetrieb

   Setz-Eingang (s) Rückstelleingang (R) Q-Ausgang ^-Ausgang L L

   L H .

   H L

   H H Synchron-Eingangs-

   . .... . Signalsteuerung

   209822/1007

   H H H L L H

   '—I 2158028 Synchron-Betrieb Wertetabelle für Q Q J K. KEINE ÄNDERUNG L H L H L L H L H H KIPPEN H L

   worin L die Abgabe eines niedrigen Signalpegels und H die Abgabe eines hohen Signalpegels bedeuten.

   16«, Decoder nach Anspruch 11, dadurch gekennzeichnet, daß vierte Einrichtungen (175) zur Erzeugung von Taktimpulsen vorgesehen sind, die in Bezug auf die jeweilige Bit-Zelle zur Taktsteuerung des binärcodierten Signals dienen, welches die drei Frequenzen entsprechend codierte Information des Eingangssignals enthält.

   209822/1007

   teerseite