DE2153862A1 - Verfahren zur Herstellung einer monokristallinen Halbleiter-Auf-Isolator (SOI)-Anordnung - Google Patents
Verfahren zur Herstellung einer monokristallinen Halbleiter-Auf-Isolator (SOI)-AnordnungInfo
- Publication number
- DE2153862A1 DE2153862A1 DE19712153862 DE2153862A DE2153862A1 DE 2153862 A1 DE2153862 A1 DE 2153862A1 DE 19712153862 DE19712153862 DE 19712153862 DE 2153862 A DE2153862 A DE 2153862A DE 2153862 A1 DE2153862 A1 DE 2153862A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor
- heat treatment
- spinel
- substrate
- mgo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000012212 insulator Substances 0.000 title claims description 4
- 239000000758 substrate Substances 0.000 claims description 31
- 239000004065 semiconductor Substances 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 26
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 22
- 229910052710 silicon Inorganic materials 0.000 claims description 22
- 239000010703 silicon Substances 0.000 claims description 22
- 238000010438 heat treatment Methods 0.000 claims description 21
- 229910052596 spinel Inorganic materials 0.000 claims description 21
- 239000011029 spinel Substances 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 20
- 239000000203 mixture Substances 0.000 claims description 17
- 230000008021 deposition Effects 0.000 claims description 9
- 239000001257 hydrogen Substances 0.000 claims description 9
- 229910052739 hydrogen Inorganic materials 0.000 claims description 9
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 8
- 230000005669 field effect Effects 0.000 claims description 8
- 238000009792 diffusion process Methods 0.000 claims description 4
- 239000011810 insulating material Substances 0.000 claims description 4
- 230000008569 process Effects 0.000 claims description 4
- 229910018516 Al—O Inorganic materials 0.000 claims 1
- 239000010410 layer Substances 0.000 description 18
- 239000013078 crystal Substances 0.000 description 15
- 230000008901 benefit Effects 0.000 description 8
- 238000000151 deposition Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 239000002344 surface layer Substances 0.000 description 7
- 238000002003 electron diffraction Methods 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 238000000563 Verneuil process Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 238000002231 Czochralski process Methods 0.000 description 1
- 101100286286 Dictyostelium discoideum ipi gene Proteins 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/03—Manufacture or treatment wherein the substrate comprises sapphire, e.g. silicon-on-sapphire [SOS]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D99/00—Subject matter not provided for in other groups of this subclass
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/025—Deposition multi-step
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/053—Field effect transistors fets
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/097—Lattice strain and defects
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/15—Silicon on sapphire SOS
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/967—Semiconductor on specified insulator
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Recrystallisation Techniques (AREA)
Description
HÖGER -STELLRECHT- GRIESSBACH - HAECKER
A 39 119 b
k-146
15.1ο.71
k-146
15.1ο.71
Texas Instruments Incorporated 135oo North Central Expressway Dallas, Texas, USA
Verfahren zur Herstellung einer monokristallinen Halbleiter-Auf-Isolator(S01)-Anordnung
Die Erfindung betrifft ein Verfahren zur Herstellung einer monokristallinen
Halbleiter-Auf-IsolatorCSOD-Anordnung, und zwar
"insbesondere ein verbessertes Verfahren zur Erzeugung von monokristallinem
Silizium auf Spinell.
Die Erfindung ist auf ein Verfahren zur epitaxialen Erzeugung einkristalliner, halbleitender Schichten auf isolierenden Substratkristallen
gerichtet und befasst sich insbesondere mit der Verbesserung des Standes der Technik, der durch die US-Patent-
209820/1052
A 39 119 b -Z-
k-146
15.1ο.71
15.1ο.71
Schriften 3 414 434 und 3 424 955 gegeben ist.
Eines der Probleme, welches sich beim Aufwachsen von monokristallinen
Halbleiterschichten auf isolierenden Spinellkristallen veränderlicher Zusammensetzung, wie zum Beispiel MgO ·
xAl_Og, ergibt, besteht darin, dass die chemische Zusammensetzung
für ein optimales Wachstum des Spinells sehr dicht bei MgO · IAl O3 liegt, während die optimale chemische Zusammen-.
Setzung für das Aufwachsen von monokristallinem Silizium darauf MgO · xAl O3 ist, wobei χ zwischen I,o5 und 1,1 liegt.
MgO . Al O--Spinell lässt sich ohne weiteres nach dem von
Czochralski vorgeschlagenen Verfahren herstellen, ist kristallographisch ziemlich vollkommen und besitzt bezüglich des
Durchmessers keine inhärenten Beschränkungen. MgO · xAl O3-Spinell,
bei welchem χ grosser als 1 ist, kann mit Hilfe des von Verneuil vorgeschlagenen Verfahrens bzw. mittels Flammenfusion
hergestellt werden; der Durchmesser ist jedoch im wesentlichen auf Werte unterhalb von etwa 2,5 cm beschränkt,
und zwar durch Probleme, die sich aus dem Platzen des künstlichen Kristalls ergeben, und die kristalline Qualität ist wegen
Korngrenzen gering.
Der vorliegenden Erfindung lag daher die Aufgabe zugrunde, ein Verfahren zur Herstellung einer SOI(semiconductor-on-insulator)·
Anordnung vorzuschlagen, mit welchem es möglich ist, einerseits einen Substratkristall hoher Qualität zu erzeugen, und
mit welchem es ferner möglich ist, eine einkristalline Schicht aus Halbleitermaterial auf dem Substratmaterial herzustellen.
209820/1052
A 39 119 b - « -
k-146
15.1ο.71
15.1ο.71
Diese Aufgabe wird erfindungsgemäss dadurch gelöst, dass bei
dem eingangs beschriebenen Verfahren zur Herstellung einer monokristallinen Iialbleiter-Auf-Isolator(SOI)-Anordnung, bei
welcher ein dünner, monokristalliner Halbleiter auf der Oberfläche eines Substrats aus isolierendem Material abgeschieden
wird, als Substrat aus isolierendem Material ein durch eine Wärmebehandlung modifizierter Spinell verwendet wird. Insbesondere
wird bei dem erfindungsgemässen Verfahren nach dem
Verfahren von Czochralski gewonnenes Material verwendet, dessen Zusammensetzung sehr nahe bei MgO * Al 0 liegt und welches
einen hohen Vollkommenheitsgrad besitzt, und die Zusammensetzung der Oberflächenschicht dieses Materials wird in Richtung
auf eine Zusammensetzung verändert, welche im Hinblick auf die Abscheidung des Halbleitermaterials noch wünschenswerter
ist. Ein Vorteil des erfindungsgemässen Verfahrens liegt
ferner darin, dass ein hoher Grad kristallographischer Vollkommenheit der isolierenden Oberfläche erreicht wird, während
die Veränderung der Zusammensetzung dieser Oberfläche herbeigeführt wird. Insbesondere ist es auch ein Vorteil des erfindungsgemässen
Verfahrens, dass eine höhere Kristallqualität erreicht wird als mit dem Verfahren der Flammenfusion.
Zusammenfassend kann also gesagt werden, dass sich die vorliegende
Erfindung mit der Wärmebehandlung eines isolierenden Substrats in einem Strom eines reduzierenden Gases, wie zum
Beispiel Wasserstoff, befasst, wobei die Temperatur des Substrats innerhalb eines relativ engen Temperaturbereichs gehalten
wird, so dass vorzugsweise MgO von der Oberflächenschicht entfernt wird, bis die Schicht bezüglich der Abscheidung des
209820/1052
A 39 119 b - V -
k-146 *
15.1ο.71
Halbleitermaterials eine optimale Zusammensetzung erreicht hat
und bis gleichzeitig amorphes Spinell-Material, welches beim Polieren zurückgeblieben ist, in genau orientierten Spinell hoher
Vollkommenheit umgewandelt ist. Die Zeit und die Temperatur werden so geregelt, dass schädliche Fehler, wie zum Beispiel
Korngrenzen, Zwillingskristalle und hohe Konzentrationen von Störstellen in dem Spinell nicht entstehen können. Es wird also
darauf geachtet, dass die Oberflächenschicht des Spinells einen hohen Grad von Vollkommenheit besitzt, wenn die epitaxiale Siliziumschicht
darauf abgeschieden wird.
Weitere Vorteile und Einzelheiten der Erfindung werden nachstehend
anhand einer Zeichnung näher erläutert und/oder sind Gegenstand der Schutzansprüche.
In der Zeichnung zeigen:
In der Zeichnung zeigen:
Fig. 1 einen Querschnitt durch ein Substratplättchen vor Beginn
der Durchführung des erfindungsgemässen Verfahrens ,
Fig. 2 einen Querschnitt durch das Substratplättchen gemäss Fig. 1 nach Durchführung der Wärmebehandlung,
Fig. 3 einen Querschnitt durch das Substratplättchen gemäss Fig. 2 nach Abscheidung der Halbleiterschicht auf
demselben;
Fig. U einen Querschnitt durch das mit der Halbleiterschicht
versehene Substratplättchen nach Eindiffundieren von
209820/1052
A 39 119 b
k-146
15.1ο.71
k-146
15.1ο.71
en»
Halbleiteranordnung) und nach Isolieren dieser Halbleiteranordnungen
voneinander,
Fig. 5 einen Querschnitt durch einen üblichen Feldeffekttransistor
mit isoliertem Gate (insulated gate field effect transistor) und
Fig. 6 einen gemäss dem erfindungsgemässen Verfahren als SOI-Anordnung
ausgebildeten Feldeffekttransistor mit isoliertem Gate.
In Fig. 1 ist in schematischer Darstellungsweise ein Spinellsubstrat Io dargestellt. Dieses Substrat ist ein (111^Plättchen
eines künstlichen monokristallinen MgO · Al 0 -Kristalls, welcher unter Anwendung des Czochralski-Verfahrens erzeugt
wurde. Es hat sich herausgestellt, dass mit diesem Verfahren Kristalle hergestellt werden können, die im wesentlichen vollkommen
sind. Das Substratplättchen Io kann aus dem Kristall in jeder geeigneten Weise, beispielsweise durch Sägen, hergestellt
werden. Nach dem Abtrennen wird die Scheibe poliert, um sämtliche Spuren, die sich bei dem Abtrennen ergeben haben,
zu entfernen. Das Substratplättchen Io besitzt dann Oberflächen, deren Elektronenbeugungsdiagramm zeigt, dass sie im wesentlichen
aus amorphem Material bestehen. Die Oberfläche, auf die das monokristalline Halbleitermaterial abgeschieden werden soll,
muss folglich vor der Abscheidung zunächst eine geeignete Kristallstruktur erhalten, und zu diesem Zweck wurde bisher
ein Ausglühen der Oberfläche oder ein chemisches Ätzen derselben vorgeschlagen.
209820/1052
A 39 119 b
k-146
15.1ο.71
k-146
15.1ο.71
Gemäss vorliegender Erfindung wird das Substrat Io jedoch in
einen geeigneten Reaktor eingebracht und in einer reduzierenden Wasserstoffatmosphäre einer Wärmebehandlung bei Temperaturen
zwischen etwa lo4o°C und 1145 C unterzogen, um eine Rekristallisation
der amorphen Oberflächenschicht herbeizuführen und um vorzugsweise aus der Oberflächenschicht 12 (Fig. 2) MgO
zu entfernen und monokristallines MgO * xAl Q-, zu erzeugen,
2 d wobei χ zwischen 1 ,o5 und 1,1 liegt. Die Temperatur muss wäh-
^ rend der Wärmebehandlung kontrolliert werden, um sicherzustellen,
dass die gesamte Oberfläche des Substrats Io unter Erzielung
der gewünschten Zusammensetzung umgewandelt wird, ohne dass störende Fehler wie Sprünge, Zwillingskristalle und Störstellen
erzeugt werden. Es hat sich herausgestellt, dass derartige Fehler in einem unannehmbaren Umfang entstehen, wenn
das Substrat auf Temperaturen über 1145 C erhitzt wird. Bei einer bevorzugten Temperatur von ungefähr 1116 C wurde festgestellt,
dass eine totale Umwandlung der Oberfläche stattfindet, wenn das Substrat für eine Dauer von zwei Stunden erhitzt
wird. Es hat sich ferner herausgestellt, dass die Wärmebehandlung selbst bei niedrigeren Temperaturen zu guten Ergebnissen
führt; bei einer Temperatur von etwa Io4o C überschreitet die
ψ Zeit der Wärmebehandlung jedoch bereits vier Stunden, und bei
ο
einer Temperatur von 9oo C wird
einer Temperatur von 9oo C wird
für praktische Zwecke zu gross.
einer Temperatur von 9oo C wird die Dauer der Wärmebehandlung
In Fig. 3 ist das Substrat Io mit der Oberflächenschicht 11
mit einer monokristallinen Halbleiterschicht 13, vorzugsweise aus Silizium, bedeckt. Die Halbleiterschicht 13 kann vorteilhafterweise
durch epitaxiale Abscheidung in dem gleichen Reak-
7 -
209 8 2 0/1052
A 39 119 b 1I- - Ψ--
15.1ο.71
tor erzeugt werden, in welchem die Wärmebehandlung durchgeführt wird, indem man in diesen anstelle einer Wasserstoffatmosphäre
eine Mischung aus o,3 % Siliziumwasserstoff und Wasserstoff mit einem Dotierungsmittel in Form von Phosphorwasserstoff einleitet.
Die Halbleiterschicht 13 könnte aber auch unter Anwendung jedes anderen geeigneten Verfahrens zur epitaxialen Abscheidung
erzeugt werden, und zwar mit oder ohne Zugabe von Dotierungsmaterialien. Nach Erzeugung der Halbleiterschicht 13 ist man im
Besitz einer SOI-Anordnung, die für die Herstellung von Halbleiteranordnungen
und integrierten Schaltungen geeignet ist.
Beispielsweise kann, wie dies in Fig. H gezeigt ist, unter Anwendung
bekannter und geeigneter Maskierungs- und Diffusionsverfahren in der epitaxialen Halbleiterschicht 13 eine Anzahl
von Halbleiterdioden 15 erzeugt werden. Durch Einätzen von Öffnungen IU in die epitaxiale Halbleiterschicht kann ferner
eine elektrische Isolation zwischen den Dioden erreicht werden.
Einzelheiten der mit dem erfindungsgemässen Verfahren erzielten
Ergebnisse können den nachfolgenden Beispielen entnommen werden:
Aus einem nach dem Verfahren von Czochralski hergestellten Spinell-Kristall mit einem Durchmesser von etwa 3,5 cm wurde
eine etwa o,o5 cm dicke Scheibe geschnitten und poliert. Die Kristallorientierung der Scheibe war ungefähr (111),und ihre
209820/1052
A 39 119 b X
k-lH6
15.1ο.71
15.1ο.71
Zusammensetzung lag ziemlich dicht bei MgO · Al2O3. Ein mit
Elektronen hoher Energie aufgenommenes Elektronenbeugungsdiagramm zeigte, dass die Oberflächenschichten infolge des Abtrennens
und Polierens im wesentlichen amorph waren. Die Scheibe wurde zusammen mit einer Kontrollscheibe aus Silizium hohen
Widerstandes auf einem mit Siliziumkarbid beschichteten Träger für zwei Stunden bei einer Temperatur von 1116 C in Wassers toffatmosphäre
erhitzt. Danach wurden auf beiden Proben 2 ju dicke
fe Siliziumschichten epitaxial niedergeschlagen, und zwar aus
W
einer Mischung von o,3 % Siliziumwasserstoff in Wasserstoff und bei einer Abscheidungstemperatür von ungefähr I080 C. Dem
für die Abscheidung verwendeten Gasstrom wurde als Dotierungsmaterial Phosphorwasserstoff beigegeben, so dass die Siliziumschicht
auf dem Silizium η-dotiert war und einen Widerstand von o,lS Ohm/cm aufwies. Nach der Abscheidung wurde von dem
Silizium auf dem Spinell erneut ein Elektronenbeugungsdiagramm und ein Röntgendiagramm angefertigt. Das Elektronenbeugungsdiagramm
zeigte, dass hervorragende, einkristalline Siliziumfilme entstanden waren, die keine Zwillingskristalle enthielten,
und es ergab sich ferner.ein gutes Kikuchi-Diagramm. Der Widerstandswert quer zur Scheibe lag bei o,Uo £ o,o5 Ohm/cm.
Von dem Silizium auf dem Spinell kann gesagt werden, dass dieses einen Vorteilsfaktor (merit factor) von loo χ ο>
= 37,5 % besass, wobei von der Definition von Mercier in °* ° der Zeitschrift "Journal of the Electrochemical Society", 117,
Nr. 5, Seite 666 (197o) ausgegangen wird. Die Oberflächenzusammensetzung lag in dem Bereich, in dem χ zwischen I,o5 und
1,1 lag.
209820/1052
A 39 119 b Q
k-lH6 4
15.1ο.71
Eine andere MgO · Alo0~-Sp'xnellscheibe wurde wie in Beispiel I
behandelt, mit der Ausnahme, dass die Dauer der Wärmebehandlung nur eine halbe Stunde betrug. Die mit Hilfe eines Elektronenbeugungsdiagramms
ermittelten Ergebnisse waren die gleichen, d.h. es wurde qualitativ hochwertiges Silizium festgestellt.
Andererseits zeigten jedoch nur die Ecken eine beachtliche Abtragung von MgO in Richtung auf die Erzeugung eines Materials,
für das χ zwischen I,o5 und 1,1 lag. Der durchschnittliche Widerstandswert
lag nunmehr bei l,3o Ohm/cm bzw. es ergab sich ein Vorteilsfaktor von 11,7 %. Obwohl also die Kristallqualität
nach der eine halb-e Stunde dauernden Wärmebehandlung akzeptabel
war, war die Zusammensetzung nicht akzeptabel.
Es wurde eine weitere Scheibe wie in Beispiel I behandelt, mit der Ausnahme, dass die Dauer der Behandlung bei 1116 C bei nur
Io Minuten lag. Dieses Mal war der Widerstandswert über die gesamte Scheibe bei Abweichungen von _+ 15 % einheitlich, aber
die Grosse lag bei I,o3 Ohm/cm, was einem Vorteilsfaktor von
16 % entspricht. Es ergab sich also, dass Io Minuten zu kurz sind, um mit der Wärmebehandlung die in Beispiel I erreichte
kristallographische Vollkommenheit der Scheibe zu erzielen.
- Io -
209820/1052
A 39 119 b JQ
k-146 *v
15.1ο.71
Es wurde eine weitere Scheibe gemäss Beispiel I behandelt, mit
der Ausnahme, dass die Temperatur bei 12oo C lag und dass die Wärmebehandlung eine Stunde dauerte. Das abgeschiedene Silizium
hatte einen Vorteilsfaktor von 28 %, zeigte jedoch eine Reihe
von Stufen, welche die Scheibe wegen der Fehlstellenhäufigkeit unbrauchbar erscheinen Hessen. Die Fehlstellen waren eine FoI-P
ge von Sprüngen in dem Silizium. Es ergab sich also, dass eine Temperatur von 12oo C für die Wärmebehandlung zu heiss ist,
wenn die Oberflächenqualität auf einem annehmbaren Niveau gehalten werden soll.
Es wurde eine weitere Scheibe wie in Beispiel I behandelt, mit
der Ausnahme, dass die Temperatur bei 11»»5OC lag und die Dauer
der Wärmebehandlung zwei Stunden betrug. Das abgeschiedene Silizium hatte einen Vorteilsfaktor von 37,6 %, zeigte aber
ebenfalLs eine Reihe von Stufen, so dass auch diese Scheibe ganz
allgemein wegen ihres Fehlstellengehaltes als unbrauchbar erschien. Es zeigte sich also, dass eine Temperatur von 1145 C
zu hoch ist, um mit grosser Zuverlässigkeit die gewünschte Oberflächenqualität zu erhalten.
209820/1052
A 39 119 b
k-146
15.1ο. 71
k-146
15.1ο. 71
Es wurde eine weitere Scheibe wie in Beispiel I behandelt, mit
der Ausnahme, dass die Temperatur bei lloo C lag und die Behandlungsdauer
zwei Stunden betrug. Das abgeschiedene Silizium hatte einen Vorteilsfaktor von 38,1 % und war frei von Stufen,
wie sie sich bei den Beispielen IV und V zeigten. Eine zwei Stunden dauernde Wärmebehandlung bei lloo C führt also zu
brauchbaren Ergebnissen.
Die Figuren 5 und 6 zeigen Feldeffekttransistoren mit isoliertem Gate (insulated gate field effect transistors) auf einem
üblichen Siliziumsubstrat bzw. auf einem Spinellsubstrat gemäss
vorliegender Erfindung. Die übliche Vorrichtung 2o besitzt eine Gateelektrode 21 auf einem Dielektrikum 22 oberhalb eines
Kanals 2 3 zwischen eindiffundierten Source- und Drainbereichen 24, 25. Elektroden 26 und 27 stellen einen Ohm'sehen Kontakt
V mit den eindiffundierten Bereichen her und liegen oberhalb der Isolationsschicht 28. Di« sich zwangsläufig ergebenden Kapazitäten
einer Anordnung dieses Typs sind die Leitungskapazität (Cj1) zwischen den Elektroden und dem Substrat, die Sperrschichtkapazität
(C.) zwischen den eindiffundierten Bereichen und dem Substrat und die Miller-Kapazität (C ) zwischen der Gateelek-
trode 21 und dem Kanal 23.
Der erfindungsgemässe Feldeffekttransistor 3o (Fig. 6) mit isoliertem
Gate besitzt eine Gateelektrode 31 auf einer dielektrischen Schicht 32 über einem Kanal 33, der durch Diffusion hergestellt
ist. Der Sourcebereich 35 und der Drainbereich 36 be-
- 12 -
209820/1052
A 39 119 b
k-lH6
15.1ο.71
stehen aus gemäss der Erfindung epitaktisch abgeschiedenem Silizium.
Elektroden 37 und 38 stellen einen elektrischen Kontakt zu den Bereichen 35 und 36 her und liegen direkt auf dem
Spinellsubstrat. Bei dieser Konstruktion wird die Leitungskapazität (C1) ungefähr Null und die Sperrschichtkapazität
(C^) sowie die Miller-Kapazität (C ) sind stark verringert.
J Mit
Einen Vergleich der charakteristischen elektrischen Eigenschaften zeigt die folgende Tabelle:
Eigenschaften
übl. Siliziumanordnung
SOI-Anordnung
Silizium-Leitfähigkeits- n-leitend typ
Widerstand
Trägerdichte
Trägerdichte
BewegIichkeit
Feldeffektbeweglichkeit
Feldeffektbeweglichkeit
Schwellwertspannung
Leckstrom
Kapazität
ο,15 Ohm/cm
5 χ lo16 Elektronen/cm
2
28o cm /v.sek.
28o cm /v.sek.
IHo cm /v.sek. (loo H)
12 bis 1Ί V <lo~1OAbei Io V
5 pF
n-leitend
0,5 bis 5 Ohm/cm
b X
nen/cm
Io-Elektro
5o-9o cm /v.sek. (35 - 7o %)
Io bis 12 V lo~8A beiIo V
o,3 pF
- 13 -
209820/1052
Claims (1)
- A 39 119 b - -Vf-k-146
15.1ο.71Patentansprüche1. Verfahren zur Herstellung einer monokristallinen Halblei-, ter-Auf-Isolator(SOI)-Anordnung, bei welchem ein dünner, monokristalliner Halbleiter auf der' Oberfläche eines Substrats aus isolierendem Material abgeschieden wird, dadurch gekennzeichnet, dass als Substrat aus isolierendem Material ein durch eine Wärmebehandlung modifizierter Spinell verwendet wird.2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass vor dem Abscheiden der dünnen, monokristallinen Halbleiterschicht auf dem Spinellmaterial eine Wärmebehandlung des Spinellmaterials durchgeführt wird, und zwar für eine Zeit, die ausreicht, um die Zusammensetzung dieses Materials an seiner Oberfläche derart umzuwandeln, dass sich eine Zusam mensetzung ergibt, die für das Aufwachsen einer dünnen, epitaxialen Halbleiterschicht optimal ist.3. Verfahren nach Anspruch 1 und 2, dadurch gekennzeichnet, dass das Spinellmaterial MgO-Al-O ist und dass dieses Material einer solchen behandlung unterzogen wird, dass sich an der Oberfläche des Substrats eine Zusammensetzung MgO -xAl 0 ergibt, wobei χ grosser als 1 ist.- IH -2 0 9 8 l Ü / I 0 b 2BAD ORIGINALA 39 119 b -k-146 ah15.1ο.71 SfU. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass der Wert von χ zwischen I,o5 und 1,1 liegt.5. Verfahren nach Anspruch 2 und 3, dadurch gekennzeichnet, dass die Wärmebehandlung bei einer Temperatur zwischen etwa loU5 C und etwa 1145°C durchgeführt wird.6. Verfahren nach Anspruch 2 und 3, dadurch gekennzeichnet, dass die Wärmebehandlung für eine Dauer von ungefähr zwei Stunden bei einer Temperatur von etwa 1116 C durchgeführt wird.7. Verfahren nach einem oder mehreren der vorangegangenen Ansprüche , dadurch gekennzeichnet, dass die Wärmebehandlung in einer Wasserstoffatmosphäre erfolgt.8. Verfahren nach einem oder mehreren der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass als monokristallines Halbleitermaterial Silizium abgeschieden wird.9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass zur Erzeugung von Halbleiteranordnungen in dem Silizium durch Diffusion Bereiche abweichender Leitfähigkeit erzeugt werden.lo. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass das Silizium zwischen den Halbleiteranordnungen weggeätzt wird, um diese elektrisch gegeneinander zu isolieren.- 15 -209820/1052BAD ORIQJNALA 39 119 b " -k-146 IC15.1ο.71 *1"'11. Verfahren nach Anspruch 9 und Io, dadurch gekennzeichnet, dass als Halbleiteranordnungen Feldeffekttransistoren mit isoliertem Gate hergestellt werden.12. Halbleiteranordnung auf einem isolierten Substrat aus Spinell, dadurch gekennzeichnet« dass das Substrat aus MgO · Al3O3 besteht und dass die an das Halbleitermaterial der Halbleiteranordnung angrenzende Oberfläche des Substrats aus MgO · XAI2O0 besteht, wobei χ vorzugsweise zwischen I,o5 und 1,1 liegt.209820/1052
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US8620570A | 1970-11-02 | 1970-11-02 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| DE2153862A1 true DE2153862A1 (de) | 1972-05-10 |
| DE2153862B2 DE2153862B2 (de) | 1980-03-06 |
| DE2153862C3 DE2153862C3 (de) | 1980-10-23 |
Family
ID=22196987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2153862A Granted DE2153862B2 (de) | 1970-11-02 | 1971-10-28 | Verfahren zur epitaktischen Abscheidung einer einkristallinen Siliciumschicht auf einem Spinell-Substrat |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US3796597A (de) |
| JP (1) | JPS557017B1 (de) |
| CA (1) | CA957250A (de) |
| DE (1) | DE2153862B2 (de) |
| FR (1) | FR2113447A5 (de) |
| GB (1) | GB1368315A (de) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4177321A (en) * | 1972-07-25 | 1979-12-04 | Semiconductor Research Foundation | Single crystal of semiconductive material on crystal of insulating material |
| US4016016A (en) * | 1975-05-22 | 1977-04-05 | Rca Corporation | Method of simultaneously forming a polycrystalline silicon gate and a single crystal extension of said gate in silicon on sapphire MOS devices |
| US4147584A (en) * | 1977-12-27 | 1979-04-03 | Burroughs Corporation | Method for providing low cost wafers for use as substrates for integrated circuits |
| US4330932A (en) * | 1978-07-20 | 1982-05-25 | The United States Of America As Represented By The Secretary Of The Navy | Process for preparing isolated junctions in thin-film semiconductors utilizing shadow masked deposition to form graded-side mesas |
| IT1128752B (it) * | 1980-01-18 | 1986-06-04 | Olivetti & Co Spa | Calcolatrice elettronica tascabile |
| JPS5879358U (ja) * | 1981-11-26 | 1983-05-28 | シャープ株式会社 | プリンタ−付小型電子機器 |
| US4447497A (en) * | 1982-05-03 | 1984-05-08 | Rockwell International Corporation | CVD Process for producing monocrystalline silicon-on-cubic zirconia and article produced thereby |
| US4477308A (en) * | 1982-09-30 | 1984-10-16 | At&T Bell Laboratories | Heteroepitaxy of multiconstituent material by means of a _template layer |
| JPS61120548U (de) * | 1985-01-18 | 1986-07-30 | ||
| US6839362B2 (en) | 2001-05-22 | 2005-01-04 | Saint-Gobain Ceramics & Plastics, Inc. | Cobalt-doped saturable absorber Q-switches and laser systems |
| US6844084B2 (en) | 2002-04-03 | 2005-01-18 | Saint-Gobain Ceramics & Plastics, Inc. | Spinel substrate and heteroepitaxial growth of III-V materials thereon |
| US7045223B2 (en) * | 2003-09-23 | 2006-05-16 | Saint-Gobain Ceramics & Plastics, Inc. | Spinel articles and methods for forming same |
| US20050061230A1 (en) * | 2003-09-23 | 2005-03-24 | Saint-Gobain Ceramics & Plastics, Inc. | Spinel articles and methods for forming same |
| US7326477B2 (en) * | 2003-09-23 | 2008-02-05 | Saint-Gobain Ceramics & Plastics, Inc. | Spinel boules, wafers, and methods for fabricating same |
| US7919815B1 (en) | 2005-02-24 | 2011-04-05 | Saint-Gobain Ceramics & Plastics, Inc. | Spinel wafers and methods of preparation |
-
1970
- 1970-11-02 US US00086205A patent/US3796597A/en not_active Expired - Lifetime
-
1971
- 1971-10-08 CA CA124,776A patent/CA957250A/en not_active Expired
- 1971-10-14 GB GB4791271A patent/GB1368315A/en not_active Expired
- 1971-10-28 DE DE2153862A patent/DE2153862B2/de active Granted
- 1971-11-01 JP JP8708071A patent/JPS557017B1/ja active Pending
- 1971-11-02 FR FR7139182A patent/FR2113447A5/fr not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| CA957250A (en) | 1974-11-05 |
| DE2153862C3 (de) | 1980-10-23 |
| FR2113447A5 (de) | 1972-06-23 |
| DE2153862B2 (de) | 1980-03-06 |
| US3796597A (en) | 1974-03-12 |
| GB1368315A (en) | 1974-09-25 |
| JPS557017B1 (de) | 1980-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69030822T2 (de) | Halbleitervorrichtung und Verfahren zu ihrer Herstellung | |
| DE69422229T2 (de) | Verfahren zum Herstellen einer Halbleiterdünnschicht und Verfahren zur Herstellung einer Hall-Effekt-Anordnung | |
| DE69332511T2 (de) | Verfahren zur Herstellung eines Halbleitersubstrats | |
| DE69204386T2 (de) | Verfahren zur Herstellung eines polykristallinen Siliziumfilmes. | |
| DE3855249T2 (de) | Verfahren zur Herstellung eines Siliciumcarbidsubstrats | |
| DE69322565T2 (de) | Diamant-Halbleiteranordnung | |
| DE3587377T2 (de) | Verfahren zur herstellung von halbleiteranordnungen unter verwendung von silizium-auf- isolator techniken. | |
| DE3731742A1 (de) | Silizium-auf-isolator-halbleiterbauelement und verfahren zum herstellen des bauelements | |
| DE2153862A1 (de) | Verfahren zur Herstellung einer monokristallinen Halbleiter-Auf-Isolator (SOI)-Anordnung | |
| DE3541587A1 (de) | Verfahren zur herstellung eines duennen halbleiterfilms | |
| DE69414898T2 (de) | Licht emittierende Vorrichtung und Verfahren zu ihrer Herstellung | |
| DE3043913A1 (de) | Halbleiteranordnung und verfahren zu ihrer herstellung | |
| DE2512373A1 (de) | Sperrschicht-oberflaechen-feldeffekt- transistor | |
| DE2335799A1 (de) | Sperrschicht-feldeffekttransistoren in dielektrisch isolierten mesas | |
| DE112019006396T5 (de) | Freistehendes polykristallines diamantsubstrat und verfahren zur herstellung desselben | |
| DE1163981B (de) | Verfahren zur Herstellung von Halbleiteranordnungen mit pn-UEbergang und einer epitaktischen Schicht auf dem Halbleiterkoerper | |
| DE3112186A1 (de) | Verfahren und vorrichtung zur herstellung von einkristall-siliziumfilmen | |
| DE68927925T2 (de) | Supraleitender Transistor | |
| DE2036621A1 (de) | Zusammengesetzter Korper | |
| DE112018002163T5 (de) | Verfahren zur Herstellung eines Silicium-Einkristalls, Verfahren zur Herstellung eines epitaktischen Silicium-Wafers, Silicium-Einkristall, und epitaktischer Silicium-Wafer | |
| DE1296266B (de) | Verfahren zum elektrischen isolieren von einkristallinen bereichen in einer integrierten halbleiterschaltung | |
| DE69032340T2 (de) | Verfahren zur Herstellung einer Halbleiterdünnschicht | |
| DE69823450T2 (de) | Vorrichtung mit einer Oxidschicht auf GaN und Verfahren zur Herstellung | |
| DE3231671T1 (de) | Zuechtung von strukturen auf der basis von halbleitermaterialien der gruppe iv | |
| DE1282796B (de) | Integrierte Halbleiteranordnungen und Verfahren zum Herstellen derselben |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OD | Request for examination | ||
| C3 | Grant after two publication steps (3rd publication) | ||
| 8339 | Ceased/non-payment of the annual fee |