DE2030827C - Digitalubertragungsanordnung, bei der die effektive binare Bit Frequenz ein nicht ganzzahhges Vielfaches der Kanalsymbol frequenz ist - Google Patents

Description

2030

827

Die Erfindung betrifft eine Digitalübertragungsanordiuing, bei der die effektive binäre Bit-Frequenz ein nicht-ganzzahliges Vielfaches der Kanal-Symbolfrequenz ist.

In der USA.-Patentschrift 3 388 330 wird der s Grundgedanke zur Nachrichtenkanalformung zwecks Erzielung einer gesteuerten Korrelation zwischen empfangenen Signalabtastwerten beschrieben. Eine solche gesteuerte Signalformung wird Teilansprache-Formung genannt, da das Impulsansprechen auf jedes Eingangssignal so zu dem Signalgabe-Intervall in Beziehung steht, daß das Ansprechen innerhalb eines Signalgabe-Intervalls nur teilweise erfolgt. Daraus ergibt sich, daß Zwischensymbolstörungen auftreten können, die aber so beschaffen sind, daß die binäre Bedeutung individueller Abtastwerte des; empfangenen Signals nicht verlorengeht. Symbolgeschwindigkeiten mit der theoretisch maximalen Frequenz von zwei Symbolen je Sekunde pro Hertz Bandbreite und die entsprechende binäre Bit-Fre-Huenz von ⁷wei Bits je Sekunde pro Hertz lassen lieh auf diese Weise leicht bei Nachrichtenübertragungskanälen erreichen.

Es ist weiterhin bekannt, daß sich durch eine Kombination einer vielstufigen (mehr als zwei Stufen je Symbol) Signalübertragung mit einer Teilansprache-Codierung eine äquivalente binäre Signalübertragungsgeschwindigkeit oberhalb von zwei Bits je Sekunde pro Hertz Kanalbandbreite erreichen läßt. Genauer gesagt ist eine Geschwindigkeit von |og₂ N Bits je Kanalsymbol für N Eingangsstufen je Symbol mög,.öi. Mit der maximalen Teilansprache-Symbolfrequenz von ?wei Symbolen je Sekunde pro Hertz ergibt dies eine Bit-Frequenz von 2 Iog₂ N Bits je Sekunde pro Hertz.

Im praktischen Fall dürfte N auf Potenzen vc.i zwei beschränkt sein, so daß eine ganzzahlige Anzahl m (m = log₂ N) binärer Eingangsziffern auf jeder Stufe codiert wäre und eine direkte Entsprechung zwischen den N Stufen des vielstufigen Signals und den N möglichen Kombinationen der m Binärziffern vorhanden wäre. Bei einer Teilansprache-Codicrung führen jedoch die N Basisbandstufen zu (2 /V-I) Kanalstufen. Für jede Vergrößerung der Anzahl von Kanalstufen ergibt sich jedoch eine Verschlechterung des Signal rtauschverhältnisses, die in der Praxis für viele Nachrichtenübertragungskänäle einen vierstufigen Basisbandbetrieb verhindert.

Die Erfindung hat sich die Aufgabe gestellt, dieses Problem zu lösen. Sie geht dazu aus von einer Digital-Übertragungsanordnung der eingangs genannten Art und ist dadurch gekennzeichnet, daß auf der Empfangsseite ein Block-Synchronisationsmonitor zur überwachung von Gruppen serieller vielstufiger Ziffern vorgesehen ist, die durch eine Zusammenfassung binärer Datensignale zu ersten Gruppen von jeweils wi parallelen Binärziffern und Umwandlung der ersten Gruppen in zweite Gruppen mit /1 im voraus zugeordneten vielstufigen Ziffen abgeleitet sind, wobei wenigstens eine nicht zugeordnete Kombination von Signalen in der zweiten Oruppe vorhanden ist, ferner eine Rahmensteuertchaltung, die ein Rahmensignal von dem Block-Synchronisationsmonitor aufnimmt, wenn die nicht zugeordnete Kombination von Signalen in der zweiten Oruppe festgestellt worden ist, 6j daß die vielstufigen Ziffern in Abhängigkeit von dem Rahmensignal zu gültigen zweiten Gruppen zusammenaefaOt werden, derart, daß das Auftreten der nicht ^.'geordneten Kombination von Signalen innerhalb der zweiten Gruppe im wesentlichen ausgeschlossen ist, und daß ein Vielstufen-Biniirwandler vorgesehen ist, der die Binärdaten aus den aufgeteilten zweiten Gruppen wiedergewinnt.

Es wird also das Prinzip des Teilansprechens zur Erzielung von Datenübertragungsgeschwindigkeiten mit Wi Bits je Symbol derart abgewandelt, daß «1 nicht mehr eine positive ganze Zahl sein muß, d. h., daß die binäre Signalgabefrequenz ein nicht-ganzzahliges Vielfaches der Kanal-Symbol^equenz ist.

AußerHsm wird die äquivalente binäre Datenübertragungsfrequenz einer synchronen Digital-TJbertragungsanlage ohne Änderung der synchronen Kanal-Symbolfrequenz selbst erhöht.

Es werden binäre Digital-Datensignale, die mit einer größeren Geschwindigkeit als die Symbol-Frequenz eines synchron betriebenen, in seiner Bandbreite begrenzten TJbertragungskanals erzeugt werden, für die übertragung über dew Kanal ohne Änderung ihrer synchronen zeitlichen Ordnung verarbeitet. Die sich ergebende äquivalente Binär-Ubertragungsfrequenz wird ein nicht-ganzzahliges Vielfaches der Kanal-Ubertragungsfrequenz.

Im allgemeinen werden Binärsignale, die mit einer Frequenz kleiner als log₂ N mal der Symbolfrequenz eines Nachrichtenkanals erzeugt worden sind, in A/-stufige Sigrale transformiert, indem erste Blöcke binärer oder zweistufiger Ziffern mit der Länge m in zweite Blöcke /V-stufiger Ziffern mit der Länge η zusammengefaßt werden. Die Werte für m, N und /1 sind derart gewählt, daß 2^m kleiner ist als N", wobei N eine ganze Zahl ist, die keine Potenz von zwei darstellt, und daß wenigstens ein nicht zugeordneter /V-stufiger zweiter Block \orrunden ist. Die iV-stufigen Ziffern des zweiten Blocks werden an den Kanal mit der Bandbreite W mit dem maximalen theoretischen Baud-Wert von 2 H' Symbolen je Sekunde gegeben, so daß ein (IN - D-stungfis Kanalsignal mit einer Informationsfreqnenz von ^₂ N Bits je Symbol gebildet wird, das entsprechend dem Kehrwert des Kanal-Impulsansprechens vorcodiert ist und wobei die übertragenen N-stufigen Ziffern durch eine modulo-A/-Ableitung aus einzelnen Abtastwerten wiedergewonnen werden können. Das Auftreten eines nicht zugeordneten N-stufigen zweiten Blocks der Länge η am Empfänger wird als Grundlage für die richtige Synchronisation der zweiten Blöcke vor der Decodierung der ursprunglichen Binärsignale benutzt.

Bei dem Ausführungsbeispiel der Erfindung werden binäre Eingangssignale in ternäre Signale transformiert, unter Anpassung an eine Teilansprache-Signalformung vorcodiert und an einen Teilansprache-Kanal gegeben. Genauer gesagt, werden für m und iV gleich drei und η gleich zwei binäre Eingangssignal in erste Gruppen mit d;ei zweistufigen Ziffern unterteilt, und jede dieser ersten Gruppen wird in eine im voraus zugeordnete zweite Gruppe mit Paaren von dreistufigen Ziffern umgesetzt. Die zweiten Gruppen von dreistufigen Ziffern treten mit der gewählten synchronen Symbol-Frequenz des Teilansprache-Kanals auf. Da mehr Permutationen von je zwei dreistufigen oder ternären Ziffern, nämlich 3^J = 9, vorhanden »ind als Permutationen von je drei zweistufigen Ziffern, nämlich 2³ = 8, kann ein dreistufiges Ziffernpaar zur Markierung der erforderlichen Unterteilung empfangener Paare zwecks Decodierung bei minimaler Redundanz reserviert

/erden. Hei dem Ausführungsbeispiel übertrug' ein ainiil mit einer Bandbreite W gleich 36 Kilohertz linärsignule von 108 Kilohertz mit 72 Kilobaud.

Aiilkr der Unterteilung binärer Eingangssignale ind ihrer Umsetzung in ternäre Ziffern werden ogische Operationen mit den ternüren Ziffern durchgeführt, um diese Pur eine Teilansprache-Übertragung vorzucodieren, derart, daß fiinfstufige Kanalsignale in einzelnen Abtastzeitpunkten modulo-drei decodiert werden können. Die tünfstufigen Kanalsignale ergeben sich durch das Anlegen aufeinanderfolgender ternärer Ziffern an einen als Beispiel gewählten Teilansprache-Kanal mit der Symbol-Frequenz 2 W.

Im Empfänger für das ankommende Teilansprache-Signal werden die ternären Ziffern durch Analog-Digital-, Begrenzungs- und logische Operationen wiedergewonnen. Aufeinanderfolgende ternäre Ziffern werden paarweise auf das Auftreten des nicht zugeordneten Paares in einer Block-Synchronisiercinrichtung überwacht. Eine mit der Blockfrequenz, d. h. der halben Kanalfrequenz für das Ausführungsheispiel erzeugte Zeitsteuerungswelle wird so lange ungeärsdert gelassen, als das verbotene Paar als letzte Ziffer eines Blocks und als erste Ziffer des darauffolgenden Blocks auftritt. Es ist jedoch ein Uberlaufzählcr vorgesehen, der feststellt, wie oft das nicht zugeordnete Paar in der Mitte eines Blocks von zwei ternären Ziffern auftritt. Bei einem überlauf wird die Block-Zeitsteuerungswelie um einen halben Zyklus verzögert, um die richtige Block-Synchronisation wiederherzustellen. Die Regenerierung der binären Triplets aus den ternären Paaren geht dann auf logische Weise weiter.

Um die Verarbeitung ternärer Ziffern zu vereinfachen, wird durchweg eine binäre Codierung verwendet.

Zwei binäre Ziffern stellen also jede ternäre Ziffer codiert so dar, daß die Summe der binären Ziffern jeder ternären Stufe äquivalent ist. Dann können üb!ic'.;e logische Binärelemente verwendet werden.

Weiterhin besteht die Möglichkeit, daß eine binäre Datenfolge mit einer Frequenz, die in keiner gan/-zahligcn Beziehung zu der Kanalfrequenz steht, ohne Änderung der Kanalfrequenz übertragen werden kann, und daß sich gleichzeitig eine GesamtÜbertragungsfrequenz erzielen läßt, dk mit dem Signal-Rauschverhältnis praktisch ausgeführter Kanäle vtrträglich ist. In den Zeichnungen zeigt

F i g. 1 das Blockschaltbild einer Teilansprache-Datenübcrtragungsanlage, bei der eine äquivalente binäre Gesamt-Bit-Ubertragungsfrequenz gleich dem Dreifachen der Kanalbandbreite erzielt wird,

F i g. 2 ein Zeitdiagramm zur Erläuterung der Binär-Ternär-Signalumsetzung,

Fig. 3 ein logisches Blockschaltbild eines Ausführungsbcispicls für einen Binär-Ternär-Wandler,

F i g. 4 ein logisches Blockschaltbild eines ternären Teilansprache-Vorcodierers in Kombination mit einem Digital-Analog-Wandler,

F i g. 5 ein vereinfachtes Diagramm eines fünfstufigen Fenstermusters zur Erläuterung der Decodier· Operation bei der DatenUbertragungsanlage,

F i g. 6 das Blockschaltbild einer terniren Block-Synchron isiereinrichtung,

Fi g. 7 ein logisches Blockschaltbild eines AusfUhrungsbeisp;ils für einen Ternär-Binär-Decodierer,

F i g. 8 Kurvenformen, die in der beschriebenen DatenUbertragungsanlage auf Grund einer repräsentativen Uinganiis-Binär-Dalenfolge erzeugt werden. Entsprechend dem in der obengenannten USA.-PatentschriflerlüulerlenTeilansprache-Verfuhrenwird ein Kanal mit einer Bandbreite W mit der theoretisch

maximalen Signalfrequen/. von 2 W Symbolen je Sekunde gespeist. Falls der Kanal keine ideale Formung besitzt, d.h. eine flache Amplituden-Frequenzkennlinie mit plötzlichem Abfall an der oberen und unteren Bandgrenze, sowie eine lineare Phasen-Frequcnz-

IQ kennlinie¹ aufweist, tritt notwendigerweise eine Zwischensymbol-Störung auf. Dabei erstreckt sich das Ansprechen des Kanals auf jeden Impuls über mehr als ein Signalintervall mit der Dauer von 1/(2 W) Sekunden, und es muß im Normalfall eine Vielzahl von

is empfangenen Abtust werten zueinander in Beziehung gebracht werden, um die ursprünglich übertragene Folge wiederzugewinnen. Im Rahmen des Teilansprache-Verfahrens lassen sich die Kanalkennwerte im voraus bestimmen und so steuern, daß die Kanalimpulsausdehnung vor der übertragung durch eine Vorcodierung ausgeglichen werden kann. Bei derjenigen Art von Teilansprache-Signalformung, die in der obengenannten US/V Patentschrift als Klasse IV bezeichnet ist, ist der Kanal so geformt, daß sein Ansprechen auf jeden Impuls zwei symmetrische von Null abweichende Komponenten entgegengesetzter Polarität aufweist, die über drei Signal-Intervalle ausgebreitet sind, wobei das mittlere Intervall ein Ansprechen Null besitzt. Diese Klasse der Teilansprache-Signalformung hat sich als günstig erwiesen, da ihr Gleichstrom-Mittelwert Null ist und da das Signalspcktrum an beiden Bandgrenzen ohne scharfe, schwer zu verwirklichende Abfälle einen übertragungswert Null besitzt.

Wenn das Kanalsignal mit S_n zu einem willkürlichen Abtastzeitpunkt η bezeichnet wird und sich durch das Anlegen eines Impulses C_n an den Kanal ergibt, dann erhält man für die Teilansprache-Signalformung der Klasse IV

S_n = C_n - c_₂.

Die Komponenten C_n sind in typischer Weise vielstufig mit N Stufen, und die Komponenten S_n haben dann (2 /V-I) Stufen. Der Empfänger für das Signal S_n würde normalerweise Abtastwc/tc zueinander in Beziehung setzen, die in abwechselnden Signalintervallen entnommen werden. C_n kann jedoch zweckmäßig aus einem anderen vielstufigen Signal B_n durch Addition der Komponente C„_₂ vorcodiert werden. Dann erhält man

C_n = (B_n+ C.-₂) mod N .

Eine modulo-N-(mod /V>Addition bedeutet die Ausschaltung vom Vielfachen von N aus der Summe und eine Aufzeichnung nur des Uberscnusses. Dies entspricht der Feststellung, daß 3 Uhr nachmittags 4 Stunden nach 11 Uhr vormittags ist, indem man N = Λ von der Summe aus 11 und 4 abzieht.
Wenn die Komponenten C_n aus irgendeinem Basissignal B_n entsprechend Gleichung (2) abgeleitet werden, dann ergibt sich

B_n = S_n mod N .

Folglich kann B_n empfangsseitig durch einen speicherfreien Detektor aus einzelnen Abtastwerten de! empfangenen Signals S_n decodiert werden.

In der obengenannten USA.-Patentschrift wird beschrieben, auf welche Weise die Gleichungen (I), (2) und (3) für N = 2 verwirklicht werden können, in welchem Fall S, drei Stufen hätte. Es ist bekannt, wie diese Gleichungen für JV = 2" verwirklicht werden können, wobei m eine ganze Zahl ist. Solange m eine ganze Zahl ist, ergibt sich eine Eins-zu-Eins-Entsprechung zwischen den JV Signalstufen und der Anzahl möglicher Kombinationen von m Binärziffern. Leider sind für JV = 4 sieben Stufen auf dem Kanal erforderlich, und für viele praktisch ausgeführte Kanäle ist das Signal-Rauschverhaitnis nicht niedrig genug, um eine zuverlässige Unterscheidung zwischen so vielen Stufen zu ermöglichen. Es wurde jedoch festgestellt, daß fünf Kanalstufen sich bei in großem Umfang verfügbaren Sprech -Trägerkanälen zuverlässig unterscheiden lassen. Fünf Teilansprache-Kanalstufen belegen drei Codierstufen, die im folgenden als ternär bezeichnet werden. Eine ternärc Codierung setzt weiterhin im Mittel 1,5 binäre Signal-Bits je Codierstufe voraus.

Die Erfindung bezieht sich auf die Verwirklichung der Gleichungen (I), (2) und (3) im allgemeinen für den Fall, daß N eine ganze Zahl ist, die keine Potenz von zwei darstellt, und als spezielles Beispiel auf N = 3. Da keine direkte Entsprechung zwischen den Codierstufen und den binären Eingangssignalen vorhanden ist, wird, wie dies in Verbindung mit F i g. 2 erläutert werden soil, eine Aufteilung einer binären Signalfolge erforderlich.

Zeile M in F i g. 2 zeigt sdiematisch einen Scricn-Bitstrom a„ von Daten, die sich von rechts nach links bewegen (die Zeit läuft nach rechts). In jedem gleichen Signalintervall 0 bis m wird ein Impuls mit einer von zwei logischen Stufen I oder 0 erzeugt, die zweckmäßig ein entsprechendes positives und negatives Potential darstellen können. Diese Intervalle sind in it Gruppen von drei Impulsen unterteilt. Für A- = I gelten die Binärintervalle 1. 2 und 3; für ic = 2 die Intervalle 4. 5 und 6; tür k = k die Intervalle »1 2 = 3 k - 2. m - I = 3 k - 1 und mi = 3 A-.

Zeile {h) in Fi g. 2 zeigt eine Gruppe von gleichen Signalintervalle!- 0 bis 11. deren Dauer genau gleich dem l,5ffifhen der Dauer für dir Intervalle in Zeile («l ist. beispielsweise ist das Intervall I in Zeile (b) l.5mal so lang wie das Intervall 1 in Zeile (a). Diese Intervalle sind in k Gruppen zu je zwei Intervallen unterteilt. die genau den ic Gruppen von je drei Intervallen in Zeile (ti) entsprechen. Für ic = I treten die Intervalle I und 2 auf; für ic = 2 die Intervalle 3 und 4; für k = k die Intervalle η - I = 2 ic - 1 und n = 2 A. In jedem Intervall wird ein ternäres Signal mit einer von drei logischen Stufen 0. 1 und 2 erzeugt, die zweckmäßig entsprechend durch ein negatives Potential, das Potential 0, und ein positives Potential dargestellt werden.

Als spezielles Beispiel sind die Triplets der Z'.eile (<») mit den Paaren der Zeile (/>) entsprechend der Tabelle A zusammengestellt.

Tabelle A

	0	0	"j 1-1	B,t	0'	1	*].	0
0	0	1	I	0	C1	I	0	1
0	1	0	1	1	1	1	0	I
0	I	I	2	1	Oi	0	0	1
0	0	0	0	1	!	1	0	0
1	0	1	2	0	01	0	0	0
1	1	0	0	0	1	1	0	1
1	1	1	2	2	Ol	0	1	1
1	X	X	0	2	Cl	1	1	I
X		i	2		1

Die ersten drei Spalten stellen die acht möglichen Permutationen von binären Triplets dar, und die nächsten beiden Spalten geben die umgesetzten ternären Paare wieder. Es zeigt sich, daß neun mögliche ternäre Paare und- nur acht mögliche binäre Triplets vorhanden sind. Das ternäre Paar 1 -2 in der letzten Zeile entspricht (wie durch die X-Werte angedeutet) keinem binären Triplet und stellt demgemäß eine Verletzung der gewählten Codierung dar. Dieses Paar kann gültig nur zwischen ternären Gruppen auftreten, ein Umstand, der empfangsseitig mit Vorteil ausgenutzt wird, um die richtige paarweise Zuordnung von ternären Paaren beizubehalten. Die Codierung ist völlig willkürlich, aber so gewählt, daß die Fehlergüte der Übertragungsanlage ein Optimum wird.

Da Bauteile und Schaltungen zur Verarbeitung von Binärziffern leichter verfügbar sind als Schaltungen zur Verarbeitung von ternären Ziffern, sind die ternären Ziffern entsprechend der Darstellung in denletzten vier Spalten binär codiert. Die Spalten mit der Überschrift b]_t_, und fc$*-i ^s>ⁿd die binären Äquivalente der ternären Ziffern B_2l_,, wobei die Indizes 1 und 0 die höchststellige bzw. niedrigststelligc BinärziffeT darstellen. Entsprechend enthalten die Spalten mit den Überschriften b\_k und b\_k die binären Äquivalente der ternären Ziffern in der Spalte B_{2 k}.

Die folgenden logischen Gleichungen fassen die binäre Codierung der ternären Ziffern zusammen:

α₃₁_₂),

= ^a3k-l

Β, — '

0 for h\ = b° = 0

1 for b\ = 0: ΠΙ=]

2 for b\ = y\ = 1

1982

<0

Die Gleichungen (4) bis (7) sind dutch Induktion mis der Tabelle Λ abgeleitet. Die Gleichung |8) gibt an. auf welche Weise die ternäre Ziffer die Summe ihrer binär-codicrtcn Stufen darstellt.

Die Vorcodierung wird durch die Verwendung binär-codierte· ternärc: Ziffern erleichtert. Dies soll genauer in Verbindung mit F i g. 4 erläutert werden.

F-' i g. I zeigt das Blockschaltbild einer vollständigen TcilanspraehcDatcnübcriragungsanlage unter Vcrvcndimg einer tertiären Codierung. Zur genaueren to Darstellung wird angenommen, daß die Bandbreite des Kanals 22 36 Kilohertz beträgt, daß der Kanal von der in Fcrnsprcch-Trägcrsystcmen verwendeten Art ist. daß die Kanal-Signalfrequenz 72 Kilobaud beträgt und daß die binäre Signalfrcqucni' 108 Kilobits ic Sekunda ist.

Die F^atenünertragungsanlagc weist einen Sender mit den !-!lementen zehn bis zwanzig und einer Zcitsteuerungsquclle 37 sowie einen Hbertragungskanal 22 und einen Fimpfänger mit den Filementen 24 bis 36 auf.

Der Sendeteil umfaßt eine Serien-Binärdatenquelle 10. einen Serien-Parallelwandler 12, einen Binär-Ternärwandler 14. einen Vorcodicrcr 16. einen Digital-Analoguandler 18 und ein Teilansprache-Filter 20. Die Datenquelle 10 erzeugt serielle Binärdaten unter zeitlicher Steuerung der Quelle 37 über die Leitung 38 mit der als Beispiel gewählten F'rcquenz von 108 Kilohertz. Kin Beispiel für einen Scrien-Oatenstrom «,,, ist in Zeile (</) des Kurvenformdiagramms in F i g. 8 gezeigt. Zeile ((/) in F-" i g. 8 gibt den Scrien-Taktsignalstroin (SCI" von serial clock timing stream) der Zeitsteuerungsquclle 37 wieder Die seriellen Daten aus der Quelle 10 werden als Dreiergruppen im Wandler 12 in Parallelform umgesetzt, und die parallelen Ausgangssignalc erscheinen auf den entsprechend bezeichneten Leitungen 13. Die Zeilen Ui). [b] und W) in F-" i g. 8 geben die entsprechenden Ausgangssignale für den als Beispiel gewählten Datenstrom an.

Der Binär-Ternärwandler 14 verarbeitet die parallelen Ausgangssignale auf den Leitungen 13 entsprechend den Gleichungen (4) bis (7) und erzeugt binär-codicrte ternärc Ziffern auf den Ausgangslcitungen 15 Die binär-codierten Äquivalente des als Beispiel gewählten Datenstroms erscheinen auf den Leitungen (g) bis (/') in F i g. 8. Die Zeilen (e) und (/) in F" i g. 8 zeigen die Baud-(Symbol-)Taktzeitgabcwellen BCT bzw. BCT/2. die auf übliche Weise in der Zeilstcuerungsquelle 37 erzeugt werden. Die Zeitstcuerungsquellc 37 enthält zweckmäßig einen Quarz-Oszillator mit 432 Kilohertz, der eine 1:4- bzv. 1 : 6-Zählkette zur Erzeugung der erforderlichen Zeitstcucrungswcllen SCT bzw. BCT ansteuert.

Der Vorcodierer 16 verarbeitet die binär-codierten ternären Ziffern auf den Leitungen 15 entsprechend Gleichung (2) für N — 3. Die vorcodierten ternären Ziffern C_n, die durch Paare von vorcodierten Binärziffern rj, und (P_n auf den parallelen Ausgangsleitungen 17 in den Zeilen (») und (o) der Fig. 8 dargestellt sind, werden im Wandler 18 auf übliche Weise in serielle Analogform umgewandelt. Die auf diese Weise auf der Leitung 19 dargestellten vorcodierten, binär-codierten ternären Ziffern C_n werden an das Teiiansprache-Filter 20 gegeben, in weichem auf Grund des Impulsausbreitungseffektes lunfstufige Leitungslignale S_n gebildet werden. Das Teiiansprache-Filter 20 ist so ausgebildet, daß es dem Ubertragungskanal 22 entsprechend den Lehren in der obengenannten USA-Patentschrift eine Speklralformung gibt, die entsprechend I'ig. 23b der genannten USA-Patent schrift domförmig ist.

Signale C_n und S_n für die als Beispiel gewählte Datcnfolge sind in den Zeilen (/>) und (</) in F-" i g. ί gezeigt. Die Welle C_n ist eine Stimulierung von c„ und «'„ und weist folglich drei Stufen auf. die mil 0. 1 und 2 bezeichnet sind. Die Welle S_n ergibt sich, indem man entsprechend Gleichung (2) die Differenz der äugen blicklichen C„-Stufc und der zweimal verzögerten C_n._rStufe bildet.

Vor einer Erläuterung des Empfängers und de; Blockrahmcn-Problcms werden spezielle Verwirk lichungcn der Schallungsblöcke 12. 14. 16 und 18 it F i g. I besprochen.

F i g 3 zeigt ein genaues logisches Schaltbild fiii ein Ausführungsbeispiel eines Serien-Parallelwandler» 12 und eines Binär-Tcrnär-Wandlers 14 Der Serien Parallel wandler 12 weist ein dreistufiges Schieberegister auf, d 11 als Eingangssignal über die Leitung 11 die serielle Binärdatenfolgc <i,„ zugeführt wird, ferner eine F-'ortschaltclcitung 38. an der die SC'PZcitsteuerungswelle mit der F'requcnz von 108 Kilohertz liegt, sowie Ausgangslcilungcn 13 der einzelnen Stufen de.¹ Schieberegisters. Zu jedem gegebenen Zeitpunkt sine! drei aufeinanderfolgende Scricn-Dalenbits in der entsprechenden Schieberegisterstufen SRi. SR-2 und SR-3 gespeichert. Das in der Stufe SR-i gespeicherte Bit wird entsprechend Zeile (<;) in F' i g. 8 als da? augenblickliche Bit a_m angesehen. Die Stufen SR-I und SR-3 speichern die übrigen Bits <;,„ , und o„, , entsprechend den Zeilen (/>) und W) in F- i g. 8. Diese Zeilen sind identisch mit Ausnahme des Zeitunterschiedes, so daß zu den Zeitpunkten m — 3. 6 ... 3 A drei aufeinanderfolgende Eingangsziffcrn zeitlich parallel zur Abgabe an den Binär-Ternär-Wandler 14 zur Verfügung stehen. Die SCT-WeIIe ist in Zeile (Jl der F-" i g. 8 gezeigt.

Am Eingang des Wandlers 14 sind die Leitungen 13 über UND-Gatter 40 mit einer logischen Matrix verbunden. Eine Zeitstcuerungswelle BCT 2 mit 36 Kilohertz weist entsprechend Zeile (/") in Fig. 8 einen positiven übergang für jedes dritte Bit der a„.-Datcnwclle auf. Wenn diese Zeitsteuerungswellc an die UND-Gatter 40 über die Leitung 39 angelegt ist. so läßt sie Abtastwerte der Signale auf den parallelen Leitungen 13 zu der logischen Matrix in dem gestrichelt umrandeten Kästchen 14 durch. Diese Matrix verwirklicht die Gleichungen (4) bis (7) sowie die Tabelle A. Folglich sind die Ausgangssignale der UND-Gatler4O/4. 40 fl und 4OC entsprechend mit a_J4_₂. «_3t-, und a_}k bezeichnet.

Es werden direkte Datenabtast werte sowie durch Fnverter 41 invertierte Datenabtastwerte an weitere UND-Gatter 43 bis 46 sowie ODER-Gatter42,48und 49 angelegt. Darüber hinaus werden die Ausganessignale der UND-Gatter 46 sowie des ODER-Gattcrs 48 im UND-Gatter 47 kombiniert. Die sich schließlich ergebenden A'isgangssignale auf den Leitungspaaren ISA und 15 B sind zwei binär-codierte ternäre Ziffern B_2k-, und B₂₄. Diese Ziffern sind in ihrer binärcodierten Form in den Zeilen (g) bis (/) der F i g. 8 gezeigt. Die Arbeitsweise der logischen Matrix ist ohne Schwierigkeiten zu überblicken. Beispielsweise ergibt sich die höherstellige Binär-Komponente b\_k der Tcrnärziffer B_{2 k} entsprechend Gleichung (6) aus der logischen Summe der binären DatenzifTern a_3t_₂ und ί7_3λ_, im UND-Gatter43. Entsprechend ergibt

T09 684/343

sich die zugehörige Binär-Komponente h"_k der TernärzifTerfljj am Ausgang des ODER-Gatters 49 entweder als die Datenzifter a_} »_, (wenn diese cine I ist) oder als logische Summe der invertierten DatenzifFer tt_Sk-2 und der direkten Datenzifferu_3k entsprechend Gleichung (7). Die Ziffern O₂,_, werden entsprechend Gleichung (4) und (5) auf die gleiche Weise abgeleitet.

F i g. 4 stellt ein logisches Schaltbild eines Ausführungsbeispiels für den Vorcodierer 16 und den Digital-Analogwandler 18 gemäß F i g. 1 dar.

Die folgende Tabelle B läßt sich durch eine Verwirklichung der Gleichung (2) sowie der üblichen Übereinkunft hinsichtlich der binären Codierung von Ternärziiurn entwickeln, daß nämlich eine ternäre Cl durch das binäre ZifTcrnpaar 00 dargestellt wird, daß eine ternäre 1 durch die Binärziffern 01 oder IO und eine ternäre 2 durch die Binärziffern 11 angegeben wird. Läßt man zu, daß eine ternäre I in den vorcodierten Ziffern C_n durch beide Binärpaare 01 und 10

ίο dargestellt wird, so vereinfacht sich die logische Anordnung.

	Ternäre Ziffern	c„
?„	Cl	0
0	0	I
0	1	1
0	1	2
0	2	I
I	0	2
1	I	2
1	I	0
I	2	2
2	0	0
2	1	0
2	1	I
2	2

Tabelle B

0 0 0

Dieser Ausdruck bedeutet, daß sich c\ = 1

= bib°y._,

0 0 I) I) I) I) I) I) I I I I

Die ersten drei Spalten B_n, C_{n 2} und C_n stellen Ternärziffem dar. Der Index /ι gibt die augenblickliche Ziffer und der Index n-2 die vorcodierk Ziffer an, die zwei Signalintervalle vorher aufgetret;n ist. Die Spalten h„ und />" geben die höchstsuilige bzw. nicdrigststclligc Binärziffer an, die die Codierung der Ternärziffer B_n darstellen. Entsprechend enthalten die Spalten c_n_₂ und i'_n_₂ die Binärziffern, die die Ternärziffer C_n_₂ codieren, und die Spalten cj, und c^ die Binärziffern zur Codierung der Ternärziffern C₁₁. Man beachte, daß die Zeilen 2 und 3,6 und 7 sowie 10 und 11 mit Ausnahme der abwechselnden binären Codierung für die Ternärziffer 1 übereinstimmen.

Mit HiIfe üblicher Verfahren lassen sich logische Gleichungen Zeile für Zeile für die binären Eintragungen in der Tabelle B immer dann schreiben, wenn eine 1 in den Spalten <^J„ oder i^ auftritt. Die Zeile 2 läßt sich schreiben als

aus

der logischen UND-Zusammenführung der Komplemen te von fcj,, fcP und cj,_₂ mit dem nicht komplementierten Wert (^_j ergeben kann. Die übrigen Zeilen lassen sich auf ähnliche Weise wiedergeben. Für alle Zeilen, in denen cj, = 1 ist, kann also die folgende logische Gleichung geschrieben werden:

Dinare	Ziffern	0	<■;
>■'. ,		1	0
0	'!)	I
0	1	0
i	0	1
1	1	0
0	0	I
0	I	1
1	0	0
I	!	I
0	Ό	0
0	1	0
1		1
1

0 0

0 0 0

Mit Hilfe üblicher Verfahren reduziert sich die Gleichung (9) zu

Das eingekreiste Pluszeichen gibt die Exklusiv-ODER-Funktion an. durch die ein Ausgangssignal 1 für Eingangssignale 01 und 10 sowie im anderer Fall ein Ausgangssigrial 0 erzeugt wird.

Eine entsprechende logische Gleichung läßt sich schreiben zur Gewinnung von

,.O _ IJl₁O,.! ¹ ODC

Die Gleichung (!O) läßt sich ebenfalls vereinfacher

zu ..O _ I₁IJ₁O 1

(9)

Die Gleichungen (J0[ und (12) werden auf leichi zu übersehende Weise entsprechend F i g. 4 ver wirklicht, wobei die viergleisigen (4 parallele Lei

1982

tungen) binären Eingangssignale in zweigleisige Signale umgewandelt, werden. Die Gleichungen (4) bis (7) erhält man durch die gleiche Art einer induktiven Analyse. /

Die paarweise binär-codierten TernätzifTern B₂*-i und ß₂» auf den Leitungspaaren 15/1 und 15fl entsprechend Zeilen (g) bis (/') in F i g. 8 vom Ternär-Wandler in F i g. 3 werden an UND-Gatter 51A bis 51D angelegt, die abwechselnd und paarweise durch die BCT/2-Zeitsteuerungswelle auf der Leitung 39 entsprechend Zeile (/) in F i g. 8 betätigt werden. Die UND-Gatter 51Λ und 51B werden durch die abfallende Flanke der Zeitsteuerungswellc über den Inverter 53G und die Gatter 51C und 51D durch die ansteigende Flanke erregt. Die Ausgangssignale der UND-Gatter 51 A und 51 C, die abwechselnd die Ziffern 6₂₄_, und b\_k enthalten, werden im ODER-Catter 52 A zur Bildung der ^-Ziffern mit der Signalfrequenz der Anlage kombiniert. Entsprechend werden die Ausgangssignale der UND-Gatter 51B und SlD, uie die Ziffern />"*_, und b°_k enthalten, im OCER-Gatter 52 B zur Bildung der Ziffern/?" mit der Signalfrequenz der Anlage kombiniert. Die Aus-

tangssignale der ODER-Gatter 51A und 52 ß entalten ;-'so entsprechend Zeilen (k) und (O in Fig. 8 die binar-codierten Ternärziffern zweigleisig und leriell.

Der Vorcodierer 16 kombiniert die Ziffern b^l„ und h'l auf logische Weise entsprechend Gleichungen (10) land (12) mit seinen eigenen Ausgangssignalen, die lim zwei Signalintervalle T verzögert sind, um die augenblicklichen vorcodierten Ziffern cj, und t„ entsprechend Zeilen (/i) und (o) in F i g. 8 zu bilden. Der Vorcodierer 16 weist als Beispiel eine Vielzahl von UND-Gattern 57 und 59, ODER-Gattern 61, Invertern 53 und 58, Verzögerungseinheiten 55 und

56 sowie Exklusiv-ODER-Gatter 54 auf, wie in F i g. 4 gezeigt ist. Die wirksamen Eingangssignale ties Vorcodierers 16 sind die Ziffern b„, b°, cj,_₂ und ί_η_₂. Seine Ausgangssignale sind cj, und c° an den ODER-Gattern 61A und 61B. Das UND-Gatter

57 A kombiniert die invertierte Ziffer b^l„ mit der invertierten Ziffer fo_n. Die invertierten Ziffern erhält man von den Invertern 53A und 53B. Das UND-Gatter 57 B kombiniert die Ziffern b\ und b° wie gezeigt. Die UND-Gatter 57C und 57D kombinieren

auf ähnliche Weise b£ b° und b°, <:"_,. Das Ausgangssignal fcj^J des Gatters 57/1 wird mit der Ziffer c°_₂ im UND-Gatter 59 A kombiniert. Die Exklusiv-ODER-Gatter 54/1 und 34 ß bilden die Kombinationen b\ © c»_₂ bzw. ci__a © cj_j. Die UND-Gatter 590 bis 59 F verarbeiten ihre Eingangssignale zur Bildung der Gruppen

cS-2).

b\b°A-₃ bzw.

auf übliche Weise zu bilden.

Das ODER-Gatter 61A kombiniert die jeweiligen Ausgangssignale der UND-Gatter 59 A, 59 B und 59 C zur Bildung der binär-vorcodierten Ziffer C_n. Das' ODER-Gatter 61B kombiniert auf entsprechende Weise die jeweiligen Ausgangssignale der UND-Gatter 59 D, 59E und 59F zur Bildung der binärvorcodierten Ziffer c°. Die Ausgangssignaie C_n und el laufen über Leitungen 62 und 63 zu Verzögerungscinheiten 55 und 56 zur Lieferung der Eingangssignale c„_₂ und c°_₂ an den Vorcodierer selbst.
Die binär-codierten Ziffern c„ und c°„ vom Vorcodierer 16 werden weiter im linearen Addierer 60 zur Bildung der ternären Ausgangsziffer C_n auf der Leitung 19 kombiniert. Eine entsprechende C_n-WeI¹S ist in Zeile (ρ) der F i (?. 8 dargestellt.

Die dreistufige C_n-WeIIe am Ausgang des Addierers

ίο 60 wird "durch die Einwirkung des Teilansprache-Filters 20 des Kanals 22 entsprechend (j>ichung(l) die fünfstufige Welle S_n auf der Leitung 21 in F i g. 1. Außerdem wird bei der übertragung über den Kanal 22 das Ausgangssignal auf der Leitung 23 mit Rausehen und Verzerrungen versehen. Eine beispielhafte S_n-WeIIe ist in Zeile (q) der F i g. 8 gezeigt. Diese Welle läßt sich entsprechend Zeile (r) in F i g. 8 modulo-drei interpretieren. Die Wellen S_n und S_n (mod 3) sind äquivalent.

Positive Stufen 0, 1 und 2 sind in beiden Wellen identisch. Die Stufen (-1) und (-2) in der S_n-WeIIe werden zu Modulo-drei-Stufen (2) bzw. (I) in der S_n(mod 3)-Welle.

Der Empfänger für die ternäre Ubertragungsanlage stellt auf Grund der empfangenen S_n-WeIIe die binäre Codierung wieder her, teilt die paarweisen Blöcke richtig auf und decodiert die binäre Nachricht Entsprechend F i g. 1 weist der Empfänger einen Analog-Digital-Wandler 24, einen Ternär-Wandler 26, einen Block-Synchronisationsmonitor 28, eine Rahmensteuerung 36, einen Vielstufen-Binärwandler 29, eine Zeitsteuerungswiedergewinnungsschaltung34 und einen binären Datenverbraucher 30 auf.

Das empfangene Signal S_n läßt sich an Hand eines in F i g. 5 gezeigten Abschnittes eines idealisierten Fenstermusters betrachten. Das Fenstermuster wird durch einen Oszillographer, geschrieben, der mit der Ubertragungsfrequenz von 72 Kilobaud synchronisiert ist, wenn einer beliebigen Nachrichtenwelle aufeinanderfolgende Perioden überlagert werden. Die auf der Spitze stehenden Quadrate 71 und 72 stellen Fensteröffnungen dar, in welchen die vertikalen Abmessungen Grenzen für die Amplitudenentscheidung und die horizontalen Abmessungen Grenzen für die Abiastzeit angeben. Für die gezeigte idealisierte Welle sollen die Abtastzeitpunkte in der Mitte der auf der Spitze stehenden Quadrate auftreten. Für einen individuellen Abtastwert wird die Amplitude nur auf einer der ganzzahlig numeriert'= * Stufen auftreten. Begrenzungs-Entscheidungsstufeu stellen die mit Dezimalbrüchen bezeichneten Stufen dar.

Der Analog-Digital-Wandler 24 stellt unter Steue rung einer Abtastwelle mi; 72 Kilohertz auf der vor der Zeitwiedergewiiinungsschaltung34 kommender Leitung 33 einen vielstufigen Begrenzer dar. Die Ein gangswelle S_n auf der Leitung 23 wird parallel ar den Wandler 24 und über die Leitung 32 an dii Zeitwiedergewinnungsschaltung 34 angelegt. De Wandler 24 begrenzt zunächst das ankommend« Signal im Bereich der in F i g. 5 mit L⁰ bezeich neten O-Stufe, um die Polarität des Abtastwerte festzustellen. Die Welle wird dann durch eine Voll weg-Gleichrichtung beispielsweise um die O-Stufi umgeklappt, so daß die Stufen -2 und -1 dei

«5 Stufen +2 und +1 überlagert sind, und dam wiederum auf den Stufen L¹ und L³ begrenzt. Fu jeden Signalwert oberhalb der jeweiligen Stufen i Ii und L³ ergeben sich positive oder negative Aus

1982

gangssignale in Abhängigkeit davon, ob der Signalabtastwerl oberhalb oder unlerhalb der jeweiligen Begrenzungsslufen liegt. Es zeigt sich, daß, wenn alle drei Begrenzer einen logischen 1-Ausgangswert liefern, die Stufe +2 empfangen worden ist, und daß, wenn alle drei Begrenzer einen logischen O-Ausgangswert liefern, die Stufe 0 empfangen worden ist. Eine -Weilerfiihrung dieser Analyse fuhrt zu der folgenden Tabelle C.

Tabelle C

O 1 1 -201

0
I I

Eine logische Analyse der Tabelle C führt zu den folgenden Gleichungen:

Begrenzer Li	L'.	Emp fangene Stufe	Bins K
0	0	0	0
1	0	-1	1
1	1	_ ^	0
0	0	0	0
1	0	+ 1	0
1	1	+ 2	1

außerdem zur Erzeugung der SCR-WeIIe mil K)K Kilohertz.

Die Phasensleuerung des Hauptoszillators kann jedoch mil Hilfe bekannter Schaltungen erfolgen. Der binär-codierle Ternär-Wandler 26 in F i g. 6 weist ein Exklusiv-ODER-Gattcr 75, einen Inverter 76 und ein UND-Gatter 77 auf, die zusammen auf leicht zu übersehende Weise die Gleichungen (13) und (14) verwirklichen.

ίο Auf den Leitungen 27 erscheinen nacheinander binär-codierte Ternär-Ziffern, die an binäre Schieberegisterpaare 80 und 81 angelegt werden. Diese Paare, die jeweils getrennte Speicherzellen für die höchststelligen und niedrigststelligen Binäranteile der codier-

ten Tcrnär-Ziffern enthalten, machen die augenblicklichen und die unmittelbar vorhergehenden Ziffern gleichzeitig verfügbar. Diese Ziffern werden unter zeitlicher Steuerung durch die Welle BCR (Leitung 95) auf den Ausgangsleitungen 90 geliefert.

jo Eine richtige Daten wiedergewinnung erfordert eine richtige paarweise Zuordnung der empfangenen Ternär-Ziffern. Das Vcrletzungspaar 12 ist binär-codiert als r>⁽„'_, = b\ = 1, />!,_, = 0. Daher kann das Auftreten dieses Paares logisch durch das Block-Synehronisations-Informationssignal

(13) (14)

Die Gleichungen (13) und (14) sind in dem binärcodierten Ternär-Wandler 26 verwirklicht.

Die Binärziffern auf den Leitungen 27 werden im Block-Synchronisationsmonitor 28 überwacht und ebenfalls im Vielstufen-Binärwandler 29 zur Gewinnung der ursprünglichen Binär-Dalenfolgc a_m mit der Ubertragungsfrequenz von 108 Kilobits je Sekunde zwecks Abgabe an den Datenverbrauchcr 30 decodiert. Der Block-Synchronisalionsmonitor 28 stellt das Vorhandensein des tcrnärcn Paares 12 fest und sendet ein entsprechendes Signal zur Rahmenslcuerung 36 Diese liefert die Zeitsteucrungswclle SCR und die Rahmenwelle BCR/2 zum Binär-Wandler 29 mit der richtigen Phase, um die tcrnären Zifftrnpaarc ?.u decodieren. Es wird das Auftreten des Vcrletzungspaares 12 mit der Phase der BCR/2-Wellc (36 Kilohertz) verglichen. Immer dan'i, wenn dieses Paar mit der falschen Phase auftritt, d h. inncrhalh eine's unterteilten Paares, wird ein Zähler weitcrgcschaltet. Wenn der Zähler überläuft, wird die Phase sowohl der BCR/2- als auch der SCR-WeIIc vcrschoben und das tcrnäre Paar erneut aufgeteilt. Der Zähler vermeidet,eine Änderung der Zeitsteuerung bei jedem Auftreten des Vcrlclzungspaarcs. da ein einzelnes Auftreten lediglich auf einem K anflanschen beruhen kann. ss

Fig. 6 zeigt ein genaueres Blockschaltbild eines Ausführungsbcispicls für die Schaltungseinhcitcn 26. 28 und 36 in Fig. 1. Die empfangene Welle S, auf der Leitung 23 wird im Analog-Digital-Wandler 24 begrenzt, um, wie oben erläutert, die Ausgangssignale L", L\ und U_n auf den Leitungen 25 zu gewinnen. Die BCR-WcIIe mit 72 Kilohertz wird in der Zeitsteucrungswicdcrgewinnungssclialtung 34 aus der Eingangswelle auf der Leitung 32 auf übliche Weise wiedergewonnen, indem in Abhängigkeil von einem Haupt- ^fi5 oszillator mil beispielsweise 432 Kilohertz rückwärts gezählt wird. Eine RUckwärlszihlung (Frequenzteilung) des Ausgangssignals dieses Oszillators erfolgt BSI = h[

(15)

dargestellt werden.

Die Gleichung (15) wird auf leicht zu übersehende Weise mit Hilfe des gestrichelt umrandeten Blocks 28 verwiiklichl, der einen Inverter 82 und ein UND-Gatter 83 enthält. Das Gatter 83 kombiniert dje Ziffern /j"_, und b[ mit der invertierten Ziffer !>[,..,. Zeile (s) in Fig 8 zeigt das Auftreten des BSI-Signals für das gewählte Beispiel.

Das BSI-Aii yangssignal auf der Leitung 84 wird an die Rahmenstcucrung 36 angelegt, die als Beispiel entsprechend F i g. 6 einen Vorwärts-Rückwärts-Zähler 88. einen Teiler 85. eine Verzögerungseinheit 89 und eine Phasensteuerung 91 enthält Zusätzlich zu dem BSI-Signal auf der Leitung 84 werden dem Block 36 die BCR- und SCR-Zeitstcuerungswcllcn auf den Leitungen 33 und 35 zugeführt.

Der /ühlcr 88 isi so ausgelegt, daß er bei jedem Auftreten des BSI-Signals am Eingang T zählt Die Zähltichlung wird durch die BCR/2-Welle bestimmt, die aus der I 2-Teilerschaltung 85 stammt. Wenn das BSI-F'ingangssignal während der positiven HaIbwcllc der BCR'2-Wclle auftritt, wird rückwärts gezählt. Tritt es dagegen während der ncpativcn Halb v.elle auf. so erfolgt die Zählung in VorwiiMsrichtung Der Zähler 88 läuft nach einer gcwähllcn Anzahl von Zählvorgängen in Vorwärtsrichtung ohne zwischen zeilüchc Zählvnrgiiiigc in Rückwäitsiichtunp über Der T'bcrfluU-Ziihlwcrt witd unter Berücksichtigung der RauscheigcnschiUtcn des Kanals gewählt und kann bcispielsweii>c acht beiragen. Heim Auftreten des UbcrfluD-Zählwertes erscheint ein Ausgangssignal auf der Leitung 72, das tiem Teiler¹85 einen zusätzlichen Zählwert zuführt, so daß die Phase der BCR/2-Welle um 180" verschoben wird. Durch die Phasensteucrung 91 wird die Phase der SCR-WeIIc so geändert, daß sie der neuen Phase der BCR/2-Welle entspricht. Zum Schluß wird der Zähler über die Verzögcrungseinheil 89 in einen Bezugszustand zurlickgeslclll. Die phasengeänderten SCR- und BCR/2-Wcllen stehen auf den Leitungen 37 und 93 zur Verfügung.

In F i g. 8 wird für den linken BSI-lmpuls in Zeile |.v) angenommen, daß er das Auftreten des Uberfließens gleichzeitig mit der negativen Halbwelle der BCR/2-Welle in Zeile (ι) bewirkt. Man erkennt, daß die BCR/2-Welle um einen halben Zyklus verschoben wird. Gleichzeitig wird die SCR-WeIIe entsprechend verschoben. Die übrigen BSI-Impulse fallen mit den positiven Halbwellen der BCR/2-Welle zusammen und verursachen keine Phasenverschielen

allelen Binär-Ziffern

gleichzeitig an die

SR-S und SR-6 des

mit der BCR

Die gleichen Ziffern werden voi

unteren Ende des Schiebercgi-sl·

rung der SCR-Zeitsteuerungswi

die Ausgangsleitung 31

liehe Serien-Datenfolge

und <i.u : ^wcl

K)¹) unter

Steuej» auf

".U	ι und	".U	-i	schreiben	l).
	«31 =	K-	1	\K + K-	,)·
"A	. 1 =	K-	lh	T-. + hl.	hl
Ux	IT —	W-	[b	'.' + />.., ·

bung. Man erkennt, daß die wiedergewonnenen io sprechend F i g. Daten links vom ersten BSI-lmpuls fehlerhaft sind, d.iß aber die rechts auftretenden Daten gültig sind.

Im Empfänger muß noch eine weitere Funktion durchgeführt werden. Hierbei handelt es sich um die Umwandlung der richtig unterteilten, binär-codierten Ternär-Ziffern in den seriellen Binär-Zustand. Dies kann entsprechend dem Ausführungsbeispiel in F i g. 7 erfolgen. Der Ternär-Binär-Wandler 29 entsprechend Fig. 7 weist als Beispiel Eingangs-UND-Gatter 96, logische Schaltungen mit weiteren UND-dauern 99, 103, 104 und 106 sowie ODER-Gattcr 98. 102, 105, Inverter 97, 100, 101 und ein Schieberegister 109 auf. Zu den Eingangssignalen gehören zwei gleichzeitig verfügbare, binär-codierte Ternär-/iffern auf der Leitung 90 von F i g. 6, die phaseneingestellte SCR-WeIIe auf der Leitung 37 und die phasenverschobene BSR-2-Welle auf der Leitung 93.

Durch eine Analyse der Tabelle A lassen sich die folgenden logischen Gleichungen für die Binär-Ziffern "1, .... . .... .

(16)

(18;

In den Gleichungen (16). (17) und (18) ersetzt zur Vereinfachung der Buchstabe η die in Tabelle A benutzten Ausdrücke 2k.

Die binären Eingangssignale auf den 'Leitungen 90 können während der ansteigenden Flanken der IKR 2-Welle auf der Leitung 93 mit 36 Kilohertz zu den logischen Schaltungen laufen. Diese verarbeiten die Eingangssignalc zur Erfüllung der Gleichungen (16). (17) und (18) auf leicht zu überschauende Weise Der Klammerausdruck in Gleichung (16) ergibt sich aus einer Kombination der im Inverter 97 invertierten Ziffer/)" mit der direkten Ziffer /»J, _, im ODER-C latter 98. wobei das Ergebnis wiederum im UND-Gatter 103 mit der Ziffer^.., zur Bildung 5" der gewünschten Ausgangsziffcr «_u kombiniert wird. Auf Cn(S])Ieehcndc Weise wird der Klammerausdruck in Gleichung (17) im ODER-Gatlcr 102 durch eine Kombination der im Inverter 102 invertierten Ziffer ■//„' , mit der direkten Ziffer/;J₁ , gebildet. Das Ergehnis wird dann wiederum im UND-Gatter 106 mit der Ziffer/)¹,! zur Bildung tier gewünschten Ziffer </._u.., kombiniert. Auf entsprechende Weise wird die durch Gleichung (I J) definierte invertierte Ziffer u_ik.j durch die angegebenen logischen Operationen mit den ent- ^to sprechenden Eingangsziffern W_n..,, />"..,, h" und f»!, im Inverter 100, im UND-Gatter 104. ODER-Gatter 105 und im UND-Gatter 99 gebildet. Zusätzlich werden die direkten Ziffern «,, und </.,» ₂ abgeleitet, indem die Ausgangssignale der* UND-Gatter 103 und 99 in ^ft5 den Inverlern 108 und 107 inverliert werden.

Die auf diese Weise aus den beiden parallelen, binär-codierten Ternar-Ziffern übgelcilclen drei par* ο Ige sch lie ß-Zeile IM in

ls Beispiel

tiei

der die

Hierzu 2 Blatt Zeichnungen

-.^l wird diese DaMiI

lieh zum Datenverhraucher 30 gefühlt
Fig. 8 zeigt die wiederhergestellte
gewählte Datenfolge.

Claims (3)

Patentansprüche:

1. Digitalübertragungsanordnung

effektive binäre Bit-Frequenz ein nicht-ganzzahliges Vielfaches der Kanal-Symbolfre^uen/ ist. dadurch gekennzeichnet, dar: auf der Empfangsseite ein Block-Ssnchronisatiuiismonitor (28) zur überwachung von Gruppen serieller vielstufiger Ziffern vorgesehen ist. die durch eine Zusammenfassung binärer Datensignale zu ersten Gruppen von jeweils m parallelen Binar-Ziflern und Umwandlung der ersten Gilippen in /weite Gruppen mit /1 im voraus zugeordneten vielst ufigcn Ziffern abgeleitet sind, wobei wenig>tetis eine nicht zugeordnete Kombination von Signalen in der zweiten Gruppe vorhanden ist. ferner eine Rahmensteuerschaltung (36). die ein Rahmensignal von dem Block-Synchronisationsmonitor aufnimmt, wenn die nicht zugeordnete Kombination von Signalen in der zweiten Gruppe festgestellt worden ist. daß die vielstufigen Ziffern in Abhängigkeit von dem Kahmensignal zu gültigen zweiten Gruppen zusammengefaßt werden. dera^rl. daß das Auftreten der n.chl zugeordneten Kombination von Signalen innerhalb der zweiten Gruppe im wesentlichen ausgeschlossen ist. und daß ein Vielstufen-Binärwandler (29) vorgesehen ist. der die Binär-Dalen aus den aufgeteilten zweiten Gruppen wiedergewinnt.

2. Digitalübertragungsanordnung nach Anspruch I, gekennzeichnet durch Sendeschalumgen. nämlich einen Serien-Parallelwandler (12). der das binäre Datensignal aufnimmt und in erste Gruppen von parallelen Binar-Ziffern zusammenfaßt, einen Bmär-Tcrnär-Wandler (14). der die ersten Gruppen paralleler Biniir-Miffern in zweite Gruppen viel.tuf'iger Ziffern umwandelt, einen Vorcodicrcr (16). der die viclslufigcn Ziffern entsprechend dem Kehrwert des Impulsansprechen·' des Kanals vorcodiert, derart, daß die vorcodierten vielslufigen Ziffern aus einzelnen Abtastwerten des l'.mpfangssignals decodicrt werden können ein Tcilansprachc-Filter (20l zur Speisung de* Kanals mit den vorcodierten Ziffern, derart, dal· die Kanalsignale eine vorbeslimmte Anzahl von Stufen mit einer Signalfrei|uenz von 2 It Symbolen je Sekunde besitzen, wobei W die Band breite des Kanals ist. und Empfangsschallungcr (24, 26) zur Wiederherstellung der viclsiuligei Ziffern aus den Kanalsignalcn.

3. Digitalühcnragungsanordnung nach An spruch I, dadui.h gekennzeichnet, daß m - .1 /i = 2 sind, daß die vielstuligcn Daten drei Stufet besitzen und daß eine nicht zugeordnete zwciti Gruppe mit drei Stufen vorhanden ist.

109 684/343