DE20300557U1 - Schneller Differential/Eintakt-Wandler - Google Patents
Schneller Differential/Eintakt-WandlerInfo
- Publication number
- DE20300557U1 DE20300557U1 DE20300557U DE20300557U DE20300557U1 DE 20300557 U1 DE20300557 U1 DE 20300557U1 DE 20300557 U DE20300557 U DE 20300557U DE 20300557 U DE20300557 U DE 20300557U DE 20300557 U1 DE20300557 U1 DE 20300557U1
- Authority
- DE
- Germany
- Prior art keywords
- differential
- ended
- mos transistor
- transistors
- drains
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000007850 degeneration Effects 0.000 claims description 14
- 238000002955 isolation Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45197—Pl types
- H03F3/45206—Folded cascode stages
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
BOEHMERT & BOEHMERT
ANWALTSSOZIETÄT
Deutsches Patent- und Markenamt Zweibrückenstraße
80297 München
DR. INQ. KARLBOEHMERT, pa<im9-19B)
DIPL-ING. ALBERT BOEHMERT, pa(i»M993)
WILHELM J. H. STAHLBERG, ra Bremen
DR.-ING. WALTER HOORMANN, &Rgr;&Agr;·.&Bgr;«&pgr;*&eegr;
DIPL-PHYS. DR. HEINZ GODDAR, &igr;&aacgr;·. Mtnchcn
DR.-ING. ROLAND LIESEOANG, PA·, Mun*en
WOLF-DETER KUNTZE, RA. B™«n, Ali»*.=
DlPL-PHYS. ROBERTMUNZHUBER.PAfiB3J.ire2)
DR. LUDWIG KOUKER. RA Brawn
DR. (CHEM.) ANDREAS WlNKLER, pa·, Brenn
MICHAELA HUTH-DERIG, ra. Manchen
DIPL.-PHYS. DR. MARION TÖNHARDT, pa·. Weddorf
DR. ANDREAS EBERT-WEIDENFELLER, Ra, b™™
DIPL.-ING. EVA LIESEGANG, pa·, Manchen
DR. AXEL NORDEMANN, RA. Bert«.
DIPL.-PHYS. DR. DOROTHEE WEBER-BRULS, PA·, FrmkHm
DIPL-PHYS. DR. STEFAN SCHOHE,PA'.München
DR.-ING. MATTHIAS PHILIPP, PA-.BieUftW
DR. MARTIN WIRTZ, RA. DOaddnrr
DR. DETMAR SCHAFER, RA. fr«
DR. JAN BERND NORDEMANN, LLAi, RA Borim
DR. CHRISTIAN CZYCHOWSKL ra. B-rün
DR. CARL-RICHARD HAARMANN, RAMtad»,
DIPL-PHYS. CHRISTIAN W. APPELT, PA·. Mönch«
DIPL-PHYS. DR.-ING. UWE MANASSE, PA·, Bremen
DIPL.-PHYS. DR. THOMAS L BrTTNER, pa·. Botin
DR. VOLKER SCHMITZ, M. Juris (Oxford), RAMOnehen. PnrU
DIPL-BIOL. DR. JAN B. KRAUSS, PA·,Berlin
PA · Pntentanwnll/Pateiil Attorney
RA - Rechtsanwalt/Altomey al Law
■ · European Patent Attorney
° ■ MSilre en Droit
RA - Rechtsanwalt/Altomey al Law
■ · European Patent Attorney
° ■ MSilre en Droit
PROF. DR. WILHELM NORDEMANN, RA. Pa«Urn
DIPL-PHYS. EDUARD BAUMANN, PA·, Htthmkiteten
DR.-ING. GERALD KLÖPSCH, PA-.DOaeldorf
DIPL.-ING. HANS W. GROENING, pa·. Mancto
DIPL-ING. SIEGFRIED SCHIRMER, PA*.B«kreid
DFL-PHYS. LORENZ HANEWINKEL, PA*. Podertoon.
DIPL-ING. ANTON FREIHERR RIEDERER V. PAAR, PA-. Und.hu
DIPL.-ING. DR. JAN TÖNNIES, PA RA Kid
DIPL.-PHYS. CHRISTIAN BEHL, PA-. Kiel
DR. ANKE NORDEMANN-SCHIFFEL, ra", Poudiun
DR. KLAUS TIM BRÖCKER, RA Bol»
DR. ANDREAS DUSTMANN, LLM., RA Pextom
DIPL-ING. NILS T.F. SCHMID, PA- . MOniwn, Pm»
DK FLORIAN SCHWAB, U.M., RA'. Mund™
DIPL-BIOCHEM. DR. MARKUS ENGELHARD, &rgr;&agr;,&mgr;&ogr;&mgr;&pgr;&mgr;
DIPL-CHEM. DR. KARL-HEINZ B. METTEN, PA-, FnmWim
PASCAL DECKER, RASerün
DIPL-CHEM. DR. VOLKER SCHOLZ, PA Bremen DIPL-CHEM. DR. JÖRK ZWICKER, pa MUnA™ DR. CHRISTIAN MEISSNER, RA Münthen
In Zusammenarbeit mit/in cooperation with DIPL-CHEM. DR. HANS ULRICH MAY, P:
- Diplome dEiudes Approfondies en Conception de Produits et
Innovation
Alle zugEliuen rarVenretun§ vordem Europliichen Meritenamt, Meinte
ProfeiBOna] RcpniEnUüon al Ihe Comtnuniiy TiukimiV Ofli«, AJicnnle
ProfeiBOna] RcpniEnUüon al Ihe Comtnuniiy TiukimiV Ofli«, AJicnnle
Ihr Zeichen Your ref.
Ihr Schreiben Your letter of
Neuanmeldung Unser Zeichen
Our ref.
Our ref.
110106
Bremen,
14. Januar 2003
InProComm Taiwan Laboratories HF, No. 93, Shuei-Yuan Street, 300 Hsinchu, Taiwan
Schneller Differential/Eintakt- Wandler
HINTERGRUND DER ERFINDUNG Gebiet der Erfindung:
Die vorliegende Erfindung betrifft eine elektronische Schaltung, insbesondere einen CMOS oder bipolaren Diffential/Eintakt-Wandler zum Wandern eines Differentialsignals in ein Eintaktsignal ohne Verwendung von Operationsverstärkern.
-4.122-
Hollerallee32 · D-28209 Bremen · P.O.B. 10 71 27 · D-28071 Bremen · Telephon+49-421-34090 · Telefax+49-421-3491768
MÜNCHEN - BREMEN - BEHj-M . ElftSiLDORf*- tiAiiWURV BfeLESE*[5i- s3fsDAli-*&%l»-*PAbEM0KN - LANDiHUfI HÖHENKIRCHEN - ALICANTE - PARIS
J '. '. http;tfw\Sw.tJo«hrn!rt.ci: Il I ^^Je-jriaä: pestmaster^lioehmert.de
B0EHMER*F'&s6eHMERT· %*'
-2-Beschreibung
des Standes der Technik:
des Standes der Technik:
Signale vom Differentialtyp, die jeweils ein Datensignal und dessen Inversion beinhalten, werden üblicherweise in verschiedenen analogen integrierten Schaltungen verwendet. Die Differentialsignale können bezüglich Umweltrauschen und Störungen kompensieren, da das Datensignal und dessen Inversion in gleicher Weise durch dasselbe Rauschen und dieselben Störungen betroffen werden, was üblicherweise als Gleichtaktrauschen bezeichnet wird. Die Verwendung der Differentialsignale ist jedoch nicht für Anwendungen bei integrierten Schaltungen mit einer geringen Anzahl von Anschlüssen geeignet. Eintaktsignale werden bevorzugt, um die Anzahl der Stifte der integrierten Schaltungen zu verringern. Es wurde daher eine Art von Wandlern zum Wandeln eines Differentialsignals (zwei Signalen) in ein Eintaktsignal, der üblicherweise als Differential/Eintakt-Wandler bezeichnet wird, zur Verwendung bei verschiedenen Anwendungen entwickelt. Der Differential/Eintakt-Wandler kann weiter als ein Ausgangspuffer zum Isolieren einer internen Schaltungsanordnung von Ausgangsdämpfungsgliedern oder als Datenpuffer zum Isolieren der vorangehenden Stufe von der nachfolgenden Stufe, die Eintakt/Eingangssignale benötigt.
Der übliche Differential/Eintakt-Wandler wird im allgemeinen von einem Operationsverstärker implementiert. Fig. 1 (Stand der Technik) zeigt eine Schaltung eines üblichen Differential/Eintakt-Wandlers. Der Wandler weist, wie in Fig. 1 gezeigt, einen Operationsverstärker 10, Widerstände RIl und R21, die mit dem invertierenden Eingangsanschluss des Operationsverstärkers 10 verbunden ist und Widerstände Rl2 und R22, die mit dem nicht invertierenden Anschluss des Operationsverstärkers 10 verbunden sind. Das Datensignal des Differentials wird mit dem invertierenden Eingangsanschluss des Operationsverstärkers 10 über den Widerstand Rl 1 und die Inversion des Datensignals mit dem nicht-invertierenden Eingangsanschluss des Operationsverstärkers 10 über den Widerstand R12 verbunden. Das Eintakt-Ausgangssignal Vout wird von dem Ausgangsanschluss des Operationsverstärkers 10 zu dem Widerstand Rl2 rückgekoppelt.
BOEHMERWBOEHMERT "'" *""*
-3-
Der übliche Differential/Eintakt-Wandler ist jedoch nicht geeignet für eine Anwendung bei einer integrierten Schaltung, da der verwendete Operationsverstärker gewöhnlicher Weise erheblichen Chipbereich benötigt und nur eine begrenzte Geschwindigkeit hat.
Das Patent US 5432476 offenbart einen Differential/Eintakt-Wandler, bei dem kein Operationsverstärker verwendet wird. Fig. 2 (Stand der Technik) ist ein Blockdiagramm des vorbekannten Differential/Eintakt-Wandlers, der in dem Patent ,473 beschrieben ist. Ein Differential-Eingangssignal Vin ist, wie in Fig. 2 gezeigt, an ein Eingangspuffer 22 angelegt. Der Eingangspuffer 22 liefert das Datensignal und das Inverse des Differentialsignals an die VfI-Wandler 24 bzw. 26. Der Ausgang des V/I-Wandlers 24 ist an eine Spiegelschaltung 28 angelegt. Weiter schafft ein DC-Pegelsetzer 30 einen DC-Spannungslevel und legt diesen an eine Widerstandseinrichtung 32 an. Schließlich werden die Ausgänge der Spiegelschaltung 28, der Widerstandseinrichtung 32 und des V/I-Wandlers 26 kombiniert, um das Eintakt-Ausgangssignal Vout zu erzeugen. Der offenbarte Differential/Eintakt-Wandler wird ohne Verwendung eines Operationsverstärkers implementiert, es werden jedoch zu viele Widerstände verwendet für die Implementation dieser Funktion.
Es ist daher Aufgabe der vorliegenden Erfindung, einen neuen Differential/Eintakt-Wandler zum Wandeln eines Differentialsignals in ein Emtaktsignal ohne Verwendung eines Operationsverstärkers zu schaffen.
Die vorliegende Erfindung verwirklicht die o. g. Aufgabe durch Schaffen eines Differential/Eintakt-Wandlers, der aus einem Transduktanzverstärker, einem Stromspiegel und einer Pufferschaltung sowie einem Transimpedanzverstärker besteht. Ein Differentialspannungssignal ist an die Eingänge der Transduktanzstufe angelegt und wird in zwei Differentialstromsignale gewandelt. Der Stromspiegel und die Speicherschaltung dienen als ein Differential/Eintakt-Stromwandler und isolieren die Transkondukktanzstufe und die nachfolgende Transimpedanzstufe. Schließlich wird das Eintakt-Stromsignal an den Eingang der Transimpedanzstufe gelegt und in ein Eintakt-Spannungssignal gewandelt.
-4-
Die Transkonduktanzstufe der vorliegenden Erfindung ist vorzugsweise ein quellengegengekoppelter Verstärker mit einem Gegenkopplungswiderstand. DieTransimpedanzstufe nach der vorliegenden Erfindung ist weiter vorzugsweise ein Nebenschlussrückkopplungsverstärker mit einem Nebenschlussrückkopplungswiderstand. Die Gesamtverstärkung des Differential/Eintaktwandlers nach der vorliegenden Erfindung wird bestimmt durch das Verhältnis der Widerstandswerte des Degenerationswiderstands und des Nebenschlussrückkopplungswiderstands, was die Gestaltung der Schaltung erleichtert, da die Verhältnisse der Widerstandswerte der beiden Widerstände auf einfache Weise bei dem Herstellungsprozeß des Halbleiters bestimmt werden kann.
Die nachfolgende eingehende Beschreibung ist lediglich beispielhaft und soll die Erfindung nicht beschränken. Sie dient nur zur Beschreibung von Ausführungsbeispielen, die am besten in Verbindung mit den beiliegenden Zeichnungen verstanden wird. Dabei zeigt:
Fig. 1 (Stand der Technik) ein Schaltdiagramm eines üblichen Differential/Eintakt-Wandlers unter Verwendung eines Operationsverstärkers,
Fig. 2 (Stand der Technik) ein Blockdiagramm eines üblichen Differential/Eintakt-Wandlers ohne Verwendung eines Operationsverstärkers,
Fig. 3 ein Blockdiagramm des Differential/Eintakt-Wandlers nach einem bevorzugten Ausführungsbeispiel der Erfindung;
Fig. 4 ein Schaltdiagramm eines Differential/Eintakt-Wandlers nach dem bevorzugten Ausführungsbeispiel der Erfindung.
Fig. 3 ist ein Blockdiagramm des Differential/Eintakt-Wandlers nach einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung. Aus Fig. 3 ergibt sich, dass der Differential/Eintakt-Wandler 1 eine Transkonduktanzstufe 2, einen Stromspiegel und eine Pufferschaltung 4 sowie eine Transimpedanzstufe 6 aufweist. Ein Differentialspannungssignal Vin ist an die
BOEHMERr &*B0EFMERT
-5-
Transkonduktanzstufe 2 angelegt, die verwendet wird, um das Differentialspannungssignal Vin in einen entsprechendes Differentialstromsignal (II, 12) zu wandeln. Das Differentialstromsignal (II, 12) wird sodann an die Eingänge des Stromspiegels und der Pufferschaltung 4 angelegt, die als ein Differential/Eintakt-Stromwandler dient und verwendet werden kann, um die Transkonduktanzstufe 2 und die Transimpedanzstufe 6 zu isolieren. Ein Eintaktstromsignal 13 wird von dem Stromspiegel und der Pufferschaltung 4 geschaffen und zu der Transimpedanzstufe 6 gesendet, die das Eintakt-Stromsignal 13 in ein Eintakt-Ausgangssignal Vout wandelt.
Das Wandlungsverfahren der vorliegenden Erfindung ist das Wandeln eines Differential-Spannungssignals in ein entsprechendes Differential-Stromsignal und in ein Eintakt-Stromsignal durch einen Stromspiegel und eine Pufferschaltung und in ein Eintakt-Spannungssignal. Der gefaltete Stromspiegel dient als eine Mittelstufe zum Isolieren der anderen beiden Stufen, was eine gute Isolation zwischen der internen Schaltung und dem Ausgangsdämpfungsglied oder zwischen der vorderen Stufe und der nachfolgenden Stufe bewirken kann.
Fig. 4 ist ein Schaltungsdiagramm eines Beispiels des Differential/Eintakt-Wandlers nach dem bevorzugten Ausführungsbeispiel der Erfindung. Es versteht sich für den Fachmann, dass der Differential/Eintakt-Wandler nach der vorliegenden Erfindung auch durch andere Transkonduktanzverstärker, Stromspiegel und Pufferschaltungen sowie Transimpedanzverstärker implementiert werden kann. Fig. 4 zeigt, der Differential/Eintakt-Wandler PMOS-Transistoren Ml, M2, M3, M4, M9, MIO und M12, NMOS-Transistoren M5, M6, M7, M8 und MIl, einen Widerstand Rl und einen Widerstand Rf aufweist. Der Aufbau und der Betrieb des in Fig. 4 gezeigten Differential/Eintakt-Wandlers, der in Fig. 4 gezeigt ist, wird im folgenden unter Berücksichtigung von Fig. 3 erläutert.
PMOS-Transistoren Ml, M2, M3 und M4 und der Widerstand Re bilden einen Transduktanzverstärker mit Degeneration, der der Transkonduktanzstufe 2, die in Fig. 3 gezeigt ist, entspricht. Die Gatter der PMOS-Transistoren Ml und M2 empfangen das Differentialspan-
-6-
nungssignal Vin. Die Quellen der PMOS-Transistoren Ml und M2 sind mit den Senlcen der PMOS-Transistoren M3 und M4 verbunden. Die Quellen und Gatter der PMOS-Transistoren M3 und M4 sind mit einem Speise-VDD bzw.einer Vorspannung VbI verbunden. Der Widerstand Re dient weiter als ein Degenerationsquellenwiderstand der PMOS-Transistoren Ml und M2 und ist zwischen den Quellen der PMOS-Transistoren Ml und M2 verbunden. Ein Differential-Stromsignal (II, 12) ist von den Senken der PMOS-Transistoren Ml und M2 gebildet. Die Transkonduktanz gm der Transkonduktanzstufe 2, die bestimmt ist durch den Wert des Widerstands Re, kann ausgerückt werden durch:
gml,m2
gm= (1)
gm= (1)
1 +
wobei gmi, m2 den Transkonduktanzwert der Transistoren Ml und M2 angibt und Re den Widerstandwert des Degenernationswiderstands Re angibt.
Die NMOS-Transistoren M5, M6, M7 und M8 und die PMOS-Transistoren M9 und MIO bilden den Stromspiegel und die Pufferschaltung 4, die in Fig. 3 gezeigt ist. Die Gatter der NMOS-Transistoren M5 und M6 sind miteinander verbunden und werden durch die Vorspann-Spannung Vb2 vorgespannt. Die Senken und Quellen der NMOS-Transistoren M5 und M6 sind mit den Senken der PMOS-Transistoren Ml und M2 bzw. Masse GND verbunden. Die Gatter der NMOS-Transistoren M7 und M8 sind miteinander verbunden und von einer Vorspann-Spannung Vb3 vorgespannt und die Quellen der NMOS-Transistoren M7 und M8 sind mit den Senken der PMOS-Transistoren Ml und M2 verbunden. Die Senken der NMOS-Transistoren M7 und M8 sind mit den Senken der PMOS-Transistoren M9 bzw. MIO verbunden. Die PMOS-Transistoren M9 und MIO dienen als Stromspiegel, ihre Quellen sind mit der Versorgungsspannung VDD verbunden. Die Ströme Il und 12, die das Differential-Stromsignal repräsentieren, werden, wie in Fig. 4 gezeigt, zu dem Kontakt der NMOS-Transistoren M5 und M7 bzw. dem Kontakt der NMOS-Transistoren M6 und M8 geführt. Ein Strom 13, der das Eintakt-Stromsignal repräsentiert, wird von dem Kontakt des NMOS-Transistors M8 und des PMOS-Transistors MIO zu der folgenden Stufe übergeben. Die gefaltete Struktur, die in diesem Ausführungsbeispiel des Stromspiegels und der Pufferschaltung 4 verwendet wird,
BOEHMERT*&*BOEHMERT *» "
-7-
kann den Spannungshub vergrößern und die beiden benachbarten Stufen voneinander isolieren. Die Funktion des Stromspiegels und der Pufferschaltung ist es; wie oben beschrieben, ein Differential-Stromsignal (II, 12) in ein Eintakt-Stromsignal 13 zu wandeln.
Der NMOS-Transistor MIl, der PMOS-Transistor M12 und ein Widerstand Rf bilden einen Nebenschlussrückkopplungsverstärker, der der Transimpedanzstufe 6, die in Fig. 3 gezeigt ist, entspricht. Die Gatter des NMOS-Transistors Ml 1 und PMOS-Transistors M12 sind miteinander verbunden und mit dem Kontakt der Senken des NMOS-Transistors M8 und des PMOS-Transitors MIO. Die Senken des NMOS-Transistors MIl und des PMOS-Transistors M12 sind ebenfalls miteinander verbunden. Die Quellen des NMOS-Transistors MIl und des PMOS-Transistors M12 sind mit Masse GND bzw. der Versorgungsspannung VDD verbunden. Der Widerstand RF ist ein Nebenschlussrückkopplungswiderstand, der zwischen den Gattern und den Senken des NMOS-Transistors MIl und des PMOS-Transistors M12 liegt. Das Emtakt-Spannungssignal Vout wird von dem Kontakt der Senken des NMOS-Transistors Ml 1 und des PMOS-Transistors M12 ausgegeben. Der Transimpedanzwert Rz; der Transimpedanzstufe 6, der durch den Widerstandswert des Nebenschlussrückkopplungswiderstands Rf bestimmt wird, kann ausgedrückt werden durch:
gmll,ml2RF
Rsi =RF (2)
1 +gmll ,i
wobei gmii+mi2 die Summe der Transkonduktanzwerte der Transistoren MIl und Mil, Rf gibt den Widerstandwert des Degenerationswiderstands Rf an. Entsprechend den Gleichungen (1) und (2) kann die Gesamtspannungsverstärkung Av des Differential/Eintakt-Wandlers abgeleitet werden als:
Av = gmRsi
gml,m2
gml,m2
&khgr; Rp &khgr; (3)
BOEHMERT'ÄfcOEHKERr
+ gml.tTtfR-E 1 +
Rf
Re
Die Approximation in Gleichung (3) kann erhalten werden, wenn gmi,m2RE >> 1
Die Approximation in Gleichung (3) kann erhalten werden, wenn gmi,m2RE >> 1
gmii+mi2RF » 1· Große Werte von gmi+m2 und gmiii+mi2 können erhalten werden durch geeignetes Auswählen der Vorspannströme. Es kann so die Bedingung der Approximation erfüllt werden. In dem Differential/Eintakt-Wandler nach der vorliegenden Erfindung wird die Gesamtspannungsverstärkung bestimmt durch das Verhältnis der Widerstandwerte der Widerstände Re und Rf. Es wird daher kein großer Wert der Widerstände erforderlich, um eine genaue Spannungsverstärkung zu gewinnen, was Layoutgebiet bei der Implementation der integrierten Schaltung bedeutet. Zusätzlich kann die Genauigkeit des Spannungsgewinns erhalten werden, auch wenn größere Verfahrensänderungen gegeben sind.
Um die Eingangssignaleigenschaften zu erhalten, ist die Linearität des Differential/Eintakt-Wandlers wichtig. In dem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung werden die Konzepte der Degeneration und der Nebenschlussrückkopplung verwendet, um eine gute Linearität zu erreichen. Der Ausgangshub kann, wie oben beschrieben, mit dem Verhältnis des Degenerationswiderstands zu dem Nebenschlussrückkopplungswiderstand Rf gesteuert werden. Diese beiden Widerstände können durch passive oder aktive Einrichtungen für eine Vielzahl von Einrichtungen implementiert werden.
Die Eingangsgleichtaktspannung ist bei dem Differential/Eintakt-Wandler dieses Ausführungsbeispiels irrelevant gegenüber dem Level des Eintakt-Ausgangssignals, da der Stromspiegel und die Pufferschaltung die Eingangsstufe und die Ausgangsstufe voneinander isolieren. Das Augangssignal ist fast durch die MOS-Transistoren MIl und Ml2 gesteuert und der Nebenschlussrückkopplungswiderstand Rf ist davon unabhängig, wie die Änderung der Eingangsgleichtaktspannung ist.
• ·
• ·
• ·
'BtMiMERT &* BOEHMERT
-9-
-9-
Obwohl die Erfindung anhand eines Beispiels beschrieben worden ist und in den Ausdrücken des bevorzugten Ausführungsbeispiels, versteht es sich, dass die Erfindung nicht auf die offenbarten Ausführungsbeispiele beschränkt ist. Im Gegenteil, andere verschiedene Abwandlungen und ähnliche Anordnungen, die sich dem Fachmann ergeben, sind beabsichtigt. Beispielsweise können der Stromspiegel und der Pufferspeicher in eine Stromspiegelschaltung und eine Strompufferschaltung separiert sein und die Komponenten des Differential/Eintakt-Wandlers können integriert oder gesondert sein. Der Schutzbereich der beiliegenden Ansprüche sollte daher weitest möglich interpretiert werden, so dass er alle Abwandlungen und ähnliche Anordnungen umfasst.
Claims (11)
1. Ein Differential/Eintakt-Wandler, gekennzeichnet durch:
einen Transkonduktanzverstärker (1) zum Empfangen eines Differential-Spannungssignals und zum Wandeln des Differential-Spannungssignals in ein Differential-Stromsignal,
eine Stromspiegel- und Pufferschaltung (4), die mit dem Transkonduktanzverstärker (2) verbunden ist zum Wandeln eines Differential-Stromsignals in ein Eintakt-Stromsignal; und
einen Transimpedanzverstärker (6), der mit der Stromspiegel- und Pufferschaltung (4) verbunden ist zum Empfangen des Eintakt-Stromsignals und zum Wandeln des Eintakt- Stromsignals in ein Eintakt-Spannungssignal,
wobei die Stromspiegel- und Pufferschaltung (4) eine Isolation zwischen dem Transkonduktanzverstärker (2) und dem Transimpedanzverstärker (6) bewirkt.
einen Transkonduktanzverstärker (1) zum Empfangen eines Differential-Spannungssignals und zum Wandeln des Differential-Spannungssignals in ein Differential-Stromsignal,
eine Stromspiegel- und Pufferschaltung (4), die mit dem Transkonduktanzverstärker (2) verbunden ist zum Wandeln eines Differential-Stromsignals in ein Eintakt-Stromsignal; und
einen Transimpedanzverstärker (6), der mit der Stromspiegel- und Pufferschaltung (4) verbunden ist zum Empfangen des Eintakt-Stromsignals und zum Wandeln des Eintakt- Stromsignals in ein Eintakt-Spannungssignal,
wobei die Stromspiegel- und Pufferschaltung (4) eine Isolation zwischen dem Transkonduktanzverstärker (2) und dem Transimpedanzverstärker (6) bewirkt.
2. Differential/Eintakt-Wandler nach Anspruch 1, dadurch gekennzeichnet, dass die Stromspiegel- und Pufferschaltung (4) eine Stromspiegelschaltung und eine Strompufferschaltung, die von der Stromspiegelschaltung gesondert ist, aufweist.
3. Differential/Eintakt-Wandler nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der Transkonduktanzverstärker (2) einen Degenerationswiderstand (Re) hat, und der Transkonduktanzwert des Transkonduktanzverstärkers (1) durch den Widerstandswert des Degenerationswiderstands Re bestimmt wird.
4. Differential/Eintakt-Wandler nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der Transimpedanzverstärker (6) einen Nebenschlussrückkopplungswiderstand (Rf) hat und die Transimpedanz des Transimpedanzverstärkers (6) durch den Widerstandswert des Nebenschlussrückkopplungswiderstands (Rf) bestimmt wird.
5. Differential/Eintakt-Verstärker nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der Transkonduktanzverstärker (2) einen Degenerationswiderstand (Re) hat, der Transimpedanzverstärker (6) einen Nebenschlussrückkopplungswiderstand (Rf) hat und die Gesamtverstärkung des Differential/Eintakt-Wandlers (1) durch das Verhältnis der Widerstandswerte des Degenerationswiderstands (Re) und des Nebenschlussrückkopplungswiderstands (Rf) bestimmt wird.
6. Differential/Eintakt-Wandler nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der Transkonduktanzverstärker (2) aufweist:
erste und zweite MOS-Transistoren (M1, M2) zum Empfangen der Differential-Eingangs- Spannungssignale (Vin) an ihrem Gatter und Erzeugen der Differential-Ausgangsstromsignale (I1, I2) an ihren Senken,
einen Degenerationswiderstand (Re), der zwischen den Quellen des ersten und des zweiten MOS-Transistors (M1, M2) liegt; und
erste und zweite MOS-Transistoren (M3, M4), deren Senken mit den Quellen des ersten und des zweiten Transistors (M1, M2) verbunden sind, deren Quellen mit einer ersten Versorgungsspannungsgleitung (VDD) verbunden ist und Gatter haben, die mit einer Vorspannung (Vb1) beaufschlagt sind.
erste und zweite MOS-Transistoren (M1, M2) zum Empfangen der Differential-Eingangs- Spannungssignale (Vin) an ihrem Gatter und Erzeugen der Differential-Ausgangsstromsignale (I1, I2) an ihren Senken,
einen Degenerationswiderstand (Re), der zwischen den Quellen des ersten und des zweiten MOS-Transistors (M1, M2) liegt; und
erste und zweite MOS-Transistoren (M3, M4), deren Senken mit den Quellen des ersten und des zweiten Transistors (M1, M2) verbunden sind, deren Quellen mit einer ersten Versorgungsspannungsgleitung (VDD) verbunden ist und Gatter haben, die mit einer Vorspannung (Vb1) beaufschlagt sind.
7. Differential/Eintakt-Wandler nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Stromspiegel- und Pufferschaltung (4) aufweist:
einen fünften und einen sechsten MOS-Transistor (M5, M6), deren Gatter mit einer Vorspannung (Vb1) beaufschlagt sind und deren Quellen mit einer zweiten Versorgungsspannungsleitung (GND) verbunden sind und deren Senken die Differential-Stromsignale (I1, I2) aufnehmen;
einen siebten und einen achten MOS-Transistor (M7, M8), deren Gatter mit einer Vorspannung (Vb1) beaufschlagt sind und deren Quellen mit den Senken des fünften bzw. sechsten MOS-Transistors (M5, M6) verbunden sind;
einen neunten MOS-Transistor (M9) mit einer Senke und einem Gatter, die mit der Senke des siebten MOS-Transistors (M7) verbunden sind und die eine Quelle aufweisen, die mit der ersten Versorgungsleitung (VDD) verbunden sind; und
einen zehnten MOS-Transistor (M10), dessen Gatter mit der Senke eines siebten MOS- Transistors (M7) verbunden ist, deren Quelle mit der ersten Versorgungsleitung (VDD) verbunden ist und dessen Senke mit der Senke des achten MOS-Transistors (M8) verbunden ist und das Eintakt-Stromsignal (13) erzeugt.
einen fünften und einen sechsten MOS-Transistor (M5, M6), deren Gatter mit einer Vorspannung (Vb1) beaufschlagt sind und deren Quellen mit einer zweiten Versorgungsspannungsleitung (GND) verbunden sind und deren Senken die Differential-Stromsignale (I1, I2) aufnehmen;
einen siebten und einen achten MOS-Transistor (M7, M8), deren Gatter mit einer Vorspannung (Vb1) beaufschlagt sind und deren Quellen mit den Senken des fünften bzw. sechsten MOS-Transistors (M5, M6) verbunden sind;
einen neunten MOS-Transistor (M9) mit einer Senke und einem Gatter, die mit der Senke des siebten MOS-Transistors (M7) verbunden sind und die eine Quelle aufweisen, die mit der ersten Versorgungsleitung (VDD) verbunden sind; und
einen zehnten MOS-Transistor (M10), dessen Gatter mit der Senke eines siebten MOS- Transistors (M7) verbunden ist, deren Quelle mit der ersten Versorgungsleitung (VDD) verbunden ist und dessen Senke mit der Senke des achten MOS-Transistors (M8) verbunden ist und das Eintakt-Stromsignal (13) erzeugt.
8. Differential/Eintakt-Wandler nach einem der vorangehenden Ansprüche, wobei der Transimpedanzverstärker (6) aufweist:
einen elften MOS-Transistor (M11), dessen Gatter das Eintakt-Stromsignal (I3) aufnimmt und dessen Quelle mit der zweiten Versorgungsspannungsleitung (GND) verbunden ist,
einen zwölften MOS-Transistor (M12), dessen Gatter mit dem Gatter des elften MOS- Transistors (M11) verbunden ist, dessen Quelle mit der ersten Versorgungsleitung (VDD) verbunden ist, und dessen Senke mit der Senke des elften MOS-Transistors (M11) verbunden ist zum Erzeugen eines Eintakt-Spannungssignals (I3); und
einem Nebenschlussrückkopplungswiderstand (Rf), der zwischen den Gattern und den Senken des elften und des zwölften MOS-Transistors (M11, M12) liegt.
einen elften MOS-Transistor (M11), dessen Gatter das Eintakt-Stromsignal (I3) aufnimmt und dessen Quelle mit der zweiten Versorgungsspannungsleitung (GND) verbunden ist,
einen zwölften MOS-Transistor (M12), dessen Gatter mit dem Gatter des elften MOS- Transistors (M11) verbunden ist, dessen Quelle mit der ersten Versorgungsleitung (VDD) verbunden ist, und dessen Senke mit der Senke des elften MOS-Transistors (M11) verbunden ist zum Erzeugen eines Eintakt-Spannungssignals (I3); und
einem Nebenschlussrückkopplungswiderstand (Rf), der zwischen den Gattern und den Senken des elften und des zwölften MOS-Transistors (M11, M12) liegt.
9. Differential/Eintakt-Wandler, gekennzeichnet durch:
erste und zweite Spannungsversorgungsleitungen (VDD, GND),
erste und zweite MOS-Transistoren (M1, M2), deren Gatter ein Differential-Eingangssignal (Vin) aufnehmen;
einen Degenerationswiderstand (Re), der zwischen den Quellen des ersten und des zweiten MOS-Transistors (M1, M2) liegt;
dritte und vierte MOS-Transistoren (M3, M4), deren Senken mit den Quellen des ersten und des zweiten Transistors (M1, M2) liegt, deren Quellen mit der ersten Versorgungsspannungsleitung (VDD) verbunden sind und die Gatter aufweisen, die mit einer Vorspannung (Vb1) beaufschlagt sind;
fünfte und sechste Transistoren (M5, M6), deren Gatter mit einer Vorspannung beaufschlagt sind, deren Quellen mit der zweiten Versorgungsspannungsleitung (GND) verbunden sind und deren Senken mit den Senken des ersten bzw. des zweiten MOS-Transistors (M1, M2) verbunden sind;
siebte und achte Transistoren (M7, M8), deren Gatter mit einer Vorspannung beaufschlagt sind und deren Quellen mit den Senken des ersten bzw. des zweiten MOS-Transistors (M1, M2) verbunden sind;
neunte und zehnte Transistoren (M9, M10), deren Senken mit den Senken des siebten bzw. des achten MOS-Transistors (M7, M8) verbunden sind, deren Gatter mit der Senke des neunten MOS-Transistors (M9) verbunden ist und deren Senken mit der ersten Versorgungsspannungsleitung (VDD) verbunden ist;
einen elften MOS-Transistor (M11), dessen Gatter mit der Senke des 10 MOS-Transistors (M10) verbunden ist und dessen Quelle mit der zweiten Versorgungsspannungsleitung (GND) verbunden ist;
einen zwölften MOS-Transistor (M12), dessen Gatter mit der Senke des zehnten MOS- Transistors (M10) verbunden ist, dessen Quelle mit der ersten Spannungsversorgungsleitung (VDD) verbunden ist und dessen Senke mit der Senke des elften MOS-Transistors (M11) verbunden ist; und
einen Nebenschlussrückkopplungswiderstand (Rf), der zwischen den Gattern und den Senken des elften und des zwölften MOS-Transistors (M11, M12) liegt;
wobei ein Eintakt-Ausgangssignal (Vout) von den verbundenen Senken des elften und des zwölften MOS-Transistors (M11, M12) erzeugt wird.
erste und zweite Spannungsversorgungsleitungen (VDD, GND),
erste und zweite MOS-Transistoren (M1, M2), deren Gatter ein Differential-Eingangssignal (Vin) aufnehmen;
einen Degenerationswiderstand (Re), der zwischen den Quellen des ersten und des zweiten MOS-Transistors (M1, M2) liegt;
dritte und vierte MOS-Transistoren (M3, M4), deren Senken mit den Quellen des ersten und des zweiten Transistors (M1, M2) liegt, deren Quellen mit der ersten Versorgungsspannungsleitung (VDD) verbunden sind und die Gatter aufweisen, die mit einer Vorspannung (Vb1) beaufschlagt sind;
fünfte und sechste Transistoren (M5, M6), deren Gatter mit einer Vorspannung beaufschlagt sind, deren Quellen mit der zweiten Versorgungsspannungsleitung (GND) verbunden sind und deren Senken mit den Senken des ersten bzw. des zweiten MOS-Transistors (M1, M2) verbunden sind;
siebte und achte Transistoren (M7, M8), deren Gatter mit einer Vorspannung beaufschlagt sind und deren Quellen mit den Senken des ersten bzw. des zweiten MOS-Transistors (M1, M2) verbunden sind;
neunte und zehnte Transistoren (M9, M10), deren Senken mit den Senken des siebten bzw. des achten MOS-Transistors (M7, M8) verbunden sind, deren Gatter mit der Senke des neunten MOS-Transistors (M9) verbunden ist und deren Senken mit der ersten Versorgungsspannungsleitung (VDD) verbunden ist;
einen elften MOS-Transistor (M11), dessen Gatter mit der Senke des 10 MOS-Transistors (M10) verbunden ist und dessen Quelle mit der zweiten Versorgungsspannungsleitung (GND) verbunden ist;
einen zwölften MOS-Transistor (M12), dessen Gatter mit der Senke des zehnten MOS- Transistors (M10) verbunden ist, dessen Quelle mit der ersten Spannungsversorgungsleitung (VDD) verbunden ist und dessen Senke mit der Senke des elften MOS-Transistors (M11) verbunden ist; und
einen Nebenschlussrückkopplungswiderstand (Rf), der zwischen den Gattern und den Senken des elften und des zwölften MOS-Transistors (M11, M12) liegt;
wobei ein Eintakt-Ausgangssignal (Vout) von den verbundenen Senken des elften und des zwölften MOS-Transistors (M11, M12) erzeugt wird.
10. Differential/Eintakt-Wandler nach Anspruch 9, dadurch gekennzeichnet, dass der erste und der zweite MOS-Transistor (M1, M2), der dritte und der vierte MOS-Transistor (M3, M4), der neunte und der zehnte MOS-Transistor (M9, M10) und der zwölfte MOS- Transistor (M12) PMOS-Transistoren sind und dass der fünfte und der sechste MOS- Transistor (M5, M6), der siebte und der achte MOS-Transistor (M7, M8) und der elfte MOS- Transistor (M11) NMOS-Transistoren sind.
11. Differential/Eintakt-Wandler nach Anspruch 8 oder 9, dadurch gekennzeichnet, dass die Gesamtverstärkung des Differential/Eintakt-Wandlers bestimmt wird durch das Verhältnis der Widerstandswerte des Degenerations-Widerstands (Re) und des Nebenschlussrückkopplungswiderstands (Rf).
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US35240002P | 2002-01-28 | 2002-01-28 | |
| US10/115,179 US6717474B2 (en) | 2002-01-28 | 2002-04-02 | High-speed differential to single-ended converter |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE20300557U1 true DE20300557U1 (de) | 2003-03-20 |
Family
ID=27616115
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE20300557U Expired - Lifetime DE20300557U1 (de) | 2002-01-28 | 2003-01-15 | Schneller Differential/Eintakt-Wandler |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6717474B2 (de) |
| DE (1) | DE20300557U1 (de) |
Families Citing this family (75)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8160864B1 (en) | 2000-10-26 | 2012-04-17 | Cypress Semiconductor Corporation | In-circuit emulator and pod synchronized boot |
| US8103496B1 (en) | 2000-10-26 | 2012-01-24 | Cypress Semicondutor Corporation | Breakpoint control in an in-circuit emulation system |
| US6724220B1 (en) | 2000-10-26 | 2004-04-20 | Cyress Semiconductor Corporation | Programmable microcontroller architecture (mixed analog/digital) |
| US8176296B2 (en) | 2000-10-26 | 2012-05-08 | Cypress Semiconductor Corporation | Programmable microcontroller architecture |
| US7765095B1 (en) | 2000-10-26 | 2010-07-27 | Cypress Semiconductor Corporation | Conditional branching in an in-circuit emulation system |
| US8149048B1 (en) | 2000-10-26 | 2012-04-03 | Cypress Semiconductor Corporation | Apparatus and method for programmable power management in a programmable analog circuit block |
| US7406674B1 (en) | 2001-10-24 | 2008-07-29 | Cypress Semiconductor Corporation | Method and apparatus for generating microcontroller configuration information |
| US8078970B1 (en) | 2001-11-09 | 2011-12-13 | Cypress Semiconductor Corporation | Graphical user interface with user-selectable list-box |
| US8042093B1 (en) | 2001-11-15 | 2011-10-18 | Cypress Semiconductor Corporation | System providing automatic source code generation for personalization and parameterization of user modules |
| US8069405B1 (en) | 2001-11-19 | 2011-11-29 | Cypress Semiconductor Corporation | User interface for efficiently browsing an electronic document using data-driven tabs |
| US7770113B1 (en) | 2001-11-19 | 2010-08-03 | Cypress Semiconductor Corporation | System and method for dynamically generating a configuration datasheet |
| US6971004B1 (en) | 2001-11-19 | 2005-11-29 | Cypress Semiconductor Corp. | System and method of dynamically reconfiguring a programmable integrated circuit |
| US7844437B1 (en) | 2001-11-19 | 2010-11-30 | Cypress Semiconductor Corporation | System and method for performing next placements and pruning of disallowed placements for programming an integrated circuit |
| US7774190B1 (en) | 2001-11-19 | 2010-08-10 | Cypress Semiconductor Corporation | Sleep and stall in an in-circuit emulation system |
| US8103497B1 (en) | 2002-03-28 | 2012-01-24 | Cypress Semiconductor Corporation | External interface for event architecture |
| US7308608B1 (en) | 2002-05-01 | 2007-12-11 | Cypress Semiconductor Corporation | Reconfigurable testing system and method |
| US7761845B1 (en) | 2002-09-09 | 2010-07-20 | Cypress Semiconductor Corporation | Method for parameterizing a user module |
| US7038431B2 (en) * | 2003-08-07 | 2006-05-02 | Jamel Benbrik | Zero tracking for low drop output regulators |
| US8775997B2 (en) | 2003-09-15 | 2014-07-08 | Nvidia Corporation | System and method for testing and configuring semiconductor functional circuits |
| US8872833B2 (en) | 2003-09-15 | 2014-10-28 | Nvidia Corporation | Integrated circuit configuration system and method |
| US8732644B1 (en) | 2003-09-15 | 2014-05-20 | Nvidia Corporation | Micro electro mechanical switch system and method for testing and configuring semiconductor functional circuits |
| US8711161B1 (en) | 2003-12-18 | 2014-04-29 | Nvidia Corporation | Functional component compensation reconfiguration system and method |
| US7295049B1 (en) | 2004-03-25 | 2007-11-13 | Cypress Semiconductor Corporation | Method and circuit for rapid alignment of signals |
| US7667916B1 (en) * | 2004-04-26 | 2010-02-23 | Marvell International Ltd. | Signal conversion system and method |
| FR2873245A1 (fr) * | 2004-07-19 | 2006-01-20 | St Microelectronics Sa | Procede de traitement en mode differentiel d'une tension incidente relativement a une tension de reference et dispositif correspondant |
| US8286125B2 (en) | 2004-08-13 | 2012-10-09 | Cypress Semiconductor Corporation | Model for a hardware device-independent method of defining embedded firmware for programmable systems |
| US8069436B2 (en) | 2004-08-13 | 2011-11-29 | Cypress Semiconductor Corporation | Providing hardware independence to automate code generation of processing device firmware |
| US7457605B2 (en) * | 2004-09-10 | 2008-11-25 | Silicon Laboratories, Inc. | Low noise image reject mixer and method therefor |
| US8723231B1 (en) | 2004-09-15 | 2014-05-13 | Nvidia Corporation | Semiconductor die micro electro-mechanical switch management system and method |
| US8711156B1 (en) | 2004-09-30 | 2014-04-29 | Nvidia Corporation | Method and system for remapping processing elements in a pipeline of a graphics processing unit |
| US7332976B1 (en) | 2005-02-04 | 2008-02-19 | Cypress Semiconductor Corporation | Poly-phase frequency synthesis oscillator |
| US8021193B1 (en) | 2005-04-25 | 2011-09-20 | Nvidia Corporation | Controlled impedance display adapter |
| US7400183B1 (en) | 2005-05-05 | 2008-07-15 | Cypress Semiconductor Corporation | Voltage controlled oscillator delay cell and method |
| US7793029B1 (en) | 2005-05-17 | 2010-09-07 | Nvidia Corporation | Translation device apparatus for configuring printed circuit board connectors |
| US8089461B2 (en) | 2005-06-23 | 2012-01-03 | Cypress Semiconductor Corporation | Touch wake for electronic devices |
| US8417838B2 (en) * | 2005-12-12 | 2013-04-09 | Nvidia Corporation | System and method for configurable digital communication |
| US8412872B1 (en) | 2005-12-12 | 2013-04-02 | Nvidia Corporation | Configurable GPU and method for graphics processing using a configurable GPU |
| US8085067B1 (en) | 2005-12-21 | 2011-12-27 | Cypress Semiconductor Corporation | Differential-to-single ended signal converter circuit and method |
| US8067948B2 (en) | 2006-03-27 | 2011-11-29 | Cypress Semiconductor Corporation | Input/output multiplexer bus |
| TWM324922U (en) * | 2007-04-13 | 2008-01-01 | Princeton Technology Corp | Amplifier system and amplifier structure thereof |
| US7737724B2 (en) | 2007-04-17 | 2010-06-15 | Cypress Semiconductor Corporation | Universal digital block interconnection and channel routing |
| US8040266B2 (en) | 2007-04-17 | 2011-10-18 | Cypress Semiconductor Corporation | Programmable sigma-delta analog-to-digital converter |
| US8516025B2 (en) | 2007-04-17 | 2013-08-20 | Cypress Semiconductor Corporation | Clock driven dynamic datapath chaining |
| US8026739B2 (en) | 2007-04-17 | 2011-09-27 | Cypress Semiconductor Corporation | System level interconnect with programmable switching |
| US8092083B2 (en) | 2007-04-17 | 2012-01-10 | Cypress Semiconductor Corporation | Temperature sensor with digital bandgap |
| US9564902B2 (en) | 2007-04-17 | 2017-02-07 | Cypress Semiconductor Corporation | Dynamically configurable and re-configurable data path |
| US8130025B2 (en) | 2007-04-17 | 2012-03-06 | Cypress Semiconductor Corporation | Numerical band gap |
| US8065653B1 (en) | 2007-04-25 | 2011-11-22 | Cypress Semiconductor Corporation | Configuration of programmable IC design elements |
| US9720805B1 (en) | 2007-04-25 | 2017-08-01 | Cypress Semiconductor Corporation | System and method for controlling a target device |
| US8266575B1 (en) | 2007-04-25 | 2012-09-11 | Cypress Semiconductor Corporation | Systems and methods for dynamically reconfiguring a programmable system on a chip |
| US8049569B1 (en) | 2007-09-05 | 2011-11-01 | Cypress Semiconductor Corporation | Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes |
| US8724483B2 (en) | 2007-10-22 | 2014-05-13 | Nvidia Corporation | Loopback configuration for bi-directional interfaces |
| TWI358196B (en) * | 2008-06-02 | 2012-02-11 | Faraday Tech Corp | High speed differential to single ended converting |
| US9448964B2 (en) | 2009-05-04 | 2016-09-20 | Cypress Semiconductor Corporation | Autonomous control in a programmable system |
| US8687639B2 (en) * | 2009-06-04 | 2014-04-01 | Nvidia Corporation | Method and system for ordering posted packets and non-posted packets transfer |
| US9176909B2 (en) | 2009-12-11 | 2015-11-03 | Nvidia Corporation | Aggregating unoccupied PCI-e links to provide greater bandwidth |
| US9331869B2 (en) * | 2010-03-04 | 2016-05-03 | Nvidia Corporation | Input/output request packet handling techniques by a device specific kernel mode driver |
| US8254195B2 (en) * | 2010-06-01 | 2012-08-28 | Qualcomm Incorporated | High-speed sensing for resistive memories |
| CN102916704B (zh) * | 2011-10-21 | 2016-08-03 | 上海华力微电子有限公司 | 高速电流模式逻辑到互补金属氧化物半导体信号转换电路 |
| US9330031B2 (en) | 2011-12-09 | 2016-05-03 | Nvidia Corporation | System and method for calibration of serial links using a serial-to-parallel loopback |
| EP2725709B1 (de) * | 2012-10-26 | 2015-06-17 | EM Microelectronic-Marin SA | Elektronischer Schaltkreis für die automatische Verstärkungsregelung mit zwei Steigungen bei einem Verstärker |
| CN103414438B (zh) * | 2013-07-18 | 2017-03-29 | 电子科技大学 | 一种误差放大器电路 |
| CN105187017B (zh) * | 2015-09-07 | 2017-11-03 | 电子科技大学 | 一种宽带放大电路 |
| US10044447B2 (en) * | 2016-04-04 | 2018-08-07 | Biosense Webster (Israel) Ltd. | Linear isolation amplifier with output DC voltage cancellation |
| US10193555B1 (en) * | 2016-06-29 | 2019-01-29 | Cadence Design Systems, Inc. | Methods and devices for a memory interface receiver |
| US10461738B1 (en) | 2018-05-31 | 2019-10-29 | Qualcomm Incorporated | Comparator architecture and related methods |
| CN108900169A (zh) * | 2018-09-18 | 2018-11-27 | 上海新进半导体制造有限公司 | 一种霍尔放大器 |
| US11165398B2 (en) * | 2018-10-31 | 2021-11-02 | Texas Instruments Incorporated | Chopper-stabilized programmable gain amplifier |
| CN110601663B (zh) * | 2019-09-25 | 2024-07-05 | 杭州瑞盟科技股份有限公司 | 具有电流反馈放大器特性的高速电压反馈放大器 |
| CN111555739B (zh) * | 2020-05-20 | 2023-10-20 | 广州金升阳科技有限公司 | 一种信号隔离系统的解调方法及电路 |
| US11848646B2 (en) * | 2020-08-05 | 2023-12-19 | Mediatek Inc. | Amplifier circuit using voltage-to-current conversion and associated envelope tracking supply modulator using the same |
| CN113114215B (zh) * | 2021-04-01 | 2025-05-13 | 深圳市紫光同创电子股份有限公司 | 电平转换电路 |
| CN118215302A (zh) * | 2022-12-09 | 2024-06-18 | 长江存储科技有限责任公司 | 存储器器件结构及制造方法 |
| CN117970990B (zh) * | 2024-03-29 | 2024-07-05 | 华南师范大学 | 多环路全集成式低压降线性稳压器 |
| CN119448953B (zh) * | 2025-01-09 | 2025-07-18 | 南方科技大学 | 一种跨阻放大器及深海重金属检测装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5153529A (en) * | 1991-08-30 | 1992-10-06 | Motorola, Inc. | Rail-to-rail input stage of an operational amplifier |
| JPH05191162A (ja) * | 1991-09-18 | 1993-07-30 | Hitachi Ltd | 演算増幅器および回線終端装置 |
| US5703532A (en) * | 1995-12-13 | 1997-12-30 | International Business Machines Corporation | Fully differential self-biased signal receiver |
| US6356152B1 (en) * | 1999-07-14 | 2002-03-12 | Texas Instruments Incorporated | Amplifier with folded super-followers |
| US6483382B1 (en) * | 2000-09-15 | 2002-11-19 | Analog Devices, Inc. | Current compensation circuit for improved open-loop gain in an amplifier |
-
2002
- 2002-04-02 US US10/115,179 patent/US6717474B2/en not_active Expired - Lifetime
-
2003
- 2003-01-15 DE DE20300557U patent/DE20300557U1/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6717474B2 (en) | 2004-04-06 |
| US20030141935A1 (en) | 2003-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE20300557U1 (de) | Schneller Differential/Eintakt-Wandler | |
| DE3725323C2 (de) | Volldifferential-, CMOS-Operations-Leistungsverstärker | |
| DE69705977T2 (de) | Operationsverstärkerschaltung | |
| DE3852930T2 (de) | Gefalteter Kaskodenverstärker mit über den ganzen Betriebsspannungsbereich gehenden Gleichtaktbereich. | |
| DE69426650T2 (de) | Mischer für Sender, mit einem Eingang im Strom-Modus | |
| DE102009054113B4 (de) | Prozess-, Spannungs- und Temperaturregelung für Hochgeschwindigkeits-Verstärker mit festem Verstärkungsgrad sowie mit variabler Verstärkung und geringem Stromverbrauch auf der Basis von MOSFET-Widerständen | |
| DE19959180C2 (de) | Differentialverstärker | |
| DE69216626T2 (de) | Leistungsverstärker mit signalabhängiger Ruhestromeinstellung | |
| EP0529119B1 (de) | Monolithisch integrierter Differenzverstärker mit digitaler Verstärkungseinstellung | |
| DE60315631T2 (de) | Operationsverstärker mit vergrössertem gleichtakt-eingangssignalumfang | |
| DE4133902C2 (de) | CMOS-Leistungsverstärker | |
| DE69023061T2 (de) | Pufferverstärker mit niedrigem Ausgangswiderstand. | |
| DE68923822T2 (de) | Hochgeschwindigkeits-CMOS-Komparator mit Hysteresis. | |
| DE69113844T2 (de) | Rauscharme Verstärker mit hoher Eingangsimpedanz, insbesondere für Mikrophone. | |
| DE69128596T2 (de) | Transkonduktanzstufe mit breitem dynamischen Bereich | |
| DE3416268A1 (de) | Stromverstaerkungseinrichtung | |
| DE68903243T2 (de) | Spannungs-stromumsetzer mit mos-transistoren. | |
| DE10154170A1 (de) | Differentialverstärker konstanter Transkonduktanz | |
| DE3881934T2 (de) | Differenzverstärker mit symmetrischen Ausgang. | |
| DE3624207A1 (de) | Einstufiger differenz-operationsverstaerker mit hoher leerlaufverstaerkung | |
| DE10005044A1 (de) | Hochgeschwindigkeits-Stromspiegelschaltkreis und -verfahren | |
| DE69703560T2 (de) | Operationsverstärker | |
| EP1903672A2 (de) | Dreistufiger Verstärker | |
| EP0763916B1 (de) | Empfängerschaltung mit konstantem Eingangswiderstand | |
| DE102005054216B4 (de) | Ausgangsstufe, Verstärkerregelschleife und Verwendung der Ausgangsstufe |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R207 | Utility model specification |
Effective date: 20030424 |
|
| R081 | Change of applicant/patentee |
Owner name: MEDIATEK INC., TW Free format text: FORMER OWNER: INPROCOMM TAIWAN LABORATORIES, HSINCHU, TW Effective date: 20050804 |
|
| R150 | Utility model maintained after payment of first maintenance fee after three years |
Effective date: 20060209 |
|
| R151 | Utility model maintained after payment of second maintenance fee after six years |
Effective date: 20090327 |
|
| R152 | Utility model maintained after payment of third maintenance fee after eight years |
Effective date: 20110215 |
|
| R071 | Expiry of right | ||
| R071 | Expiry of right |