[go: up one dir, main page]

DE20205941U1 - Leiterplatte - Google Patents

Leiterplatte

Info

Publication number
DE20205941U1
DE20205941U1 DE20205941U DE20205941U DE20205941U1 DE 20205941 U1 DE20205941 U1 DE 20205941U1 DE 20205941 U DE20205941 U DE 20205941U DE 20205941 U DE20205941 U DE 20205941U DE 20205941 U1 DE20205941 U1 DE 20205941U1
Authority
DE
Germany
Prior art keywords
circuit board
printed circuit
electrically conductive
holes
board according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE20205941U
Other languages
English (en)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PPC ELECTRONIC AG CHAM
Original Assignee
PPC ELECTRONIC AG CHAM
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PPC ELECTRONIC AG CHAM filed Critical PPC ELECTRONIC AG CHAM
Publication of DE20205941U1 publication Critical patent/DE20205941U1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00Waveguides; Transmission lines of the waveguide type
    • H01P3/02Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08Microstrips; Strip lines
    • H01P3/085Triplate lines
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09618Via fence, i.e. one-dimensional array of vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845Stepped hole, via, edge, bump or conductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

m · • *
BESCHREIBUNG
LEITERPLATTE
TECHNISCHES GEBIET
Die vorliegende Erfindung bezieht sich auf das Gebiet der Leiterplatten für elektrische und/oder elektronische Schaltungen. Sie betrifft eine Leiterplatte gernäss dem Oberbegriff des Anspruchs 1.
STAND DER TECHNIK
Leiterplatten (Printed Circuit Boards oder PCBs) sind seit langem ein unverzichtbarer Bestandteil der elektronischen Schaltungstechnik. Sie werden entweder direkt zum Aufbau von elektronischen Schaltungen eingesetzt und tragen und verbinden die einzelnen elektronischen Bauteile einer Schaltung, oder sie haben die Funktion einer „Backplane", die mehrere andere, meist einschiebbare Leiterplatten
mit elektronischen Schaltungen auf der Rückseite einer grösseren Einheit untereinander verbindet.
In der modernen Nachrichtentechnik und Datenverarbeitung geht die Entwicklung zu immer höheren Betriebsfrequenzen bzw. Datenraten. Dies erfordert nicht nur immer schnellere elektronische Bauelemente (Transistoren, ICs, CPUs etc.), sondern auch entsprechende Verbindungsleitungen zwischen den einzelnen Schaltungsteilen einer elektronischen Schaltung oder eines grösseren Systems. Bei Frequenzen im GHz-Bereich, insbesondere oberhalb 10 GHz, oder Datenraten von 10 Gbps und mehr ist es zunehmend notwendig, speziell ausgelegte Signalleitungen einzusetzen, um eine ausreichende Signalintegrität der übertragenen Signale zu gewährleisten. Dies gilt insbesondere auch für Leiterplatten rm Schaltungs- und Backplanebereich.
Es sind daher in der Vergangenheit bereits verschiedene Anstrengungen unternommen worden, auf oder innerhalb einer Leiterplatte mit Techniken der Leiterplattenherstellung abgeschirmte Signalleitungen bzw. Koaxialleitungen auszubilden, die auch bei sehr hohen Betriebsfrequenzen eine Übersprechen oder EMI verhindern. In der US-A-3,613,230 ist bereits ein Verfahren beschrieben, wie man mit Techniken der Leiterplattenherstellung miniaturisierte Mikrokoaxialleitungen erzeugen kann, bei denen Leiterbahnen, die in einem Dielektrikum zwischen zwei parallelen Leiterflächen eingebettet sind, durch leitend aufgefüllte, parallel zu und zwischen den Leiterbahnen verlaufende Gräben, die von der oberen bis zur unteren Leiterfläche reichen, abgeschirmt werden.
In der US-A-6,000,120 ist ein Verfahren offenbart, mit dem auf der Oberfläche einer hochintegrierten Leiterplatte durch sukzessiven Aufbau verschiedener strukturierter Schichten mittels photolithographischer Verfahren vergleichbare Mikrokoaxialleitungen, die seitlich durch leitend gefüllte Gräben abgeschirmt sind, erzeugt werden können.
Schliesslich wird in derWO-A2-00/14771 oder der W0-A1 -00/16443 ein Verfahren zur Erzeugung von EMI-abgeschirmten Leiterbahnen in einer Leiterplatte beschrieben, bei dem eine in einem Dielektrikum der Leiterplatte zwischen zwei leitenden Schichten eingebettete Leiterbahn unter Bildung einer Koaxialleitungsstruktur durch seitliche, elektrisch leitend ausgekleidete Gräben abgeschirmt wird (siehe die dortigen Figuren 9-12 und die zugehörige Beschreibung). Die für die seitliche Abschirmung erforderlichen Gräben in der Leiterplatte werden bei diesem bekannten Verfahren mittels Laser- oder Plasmaabtrag des Plattenmaterials ausgehoben. Nachteilig ist bei dieser Art des Vorgehens, dass das Ausheben langer Gräben einen hohen Zeit- und Kostenaufwand zur Folge hat. Darüber hinaus ergeben sich aus der Notwendigkeit, die Gräben durchgehend auszubilden, erhebliche Einschränkungen in der Flexibilität des Leiterplatten-Layouts.
DARSTELLUNG DER ERFINDUNG
Es ist daher Aufgabe der Erfindung, eine Leiterplatte mit integrierten abgeschirmten Signalleitungen zu schaffen, welche die Nachteile bekannter Leiterplatten vermeidet und sich insbesondere durch eine vereinfachte Herstellung und eine deutlich erhöhte Flexibilität beim Layout auszeichnet, sowie ein Verfahren zu deren Herstellung anzugeben.
Die Aufgabe wird durch die Gesamtheit der Merkmale des Anspruchs 1 gelöst. Der Kern der Erfindung besteht darin, für die seitliche Abschirmung der Signalleitung anstelle durchgehender, elektrisch leitend ausgekleideter Gräben Reihen von hintereinander angeordneten, elektrisch leitend ausgekleideten Bohrungen vorzusehen, wobei die Lücken zwischen den einzelnen Bohrungen bzw. der Abstand zwischen den Bohrungen sich nach der Wellenlänge der höchsten zu übertragenden Frequenz richtet. Wenn der Abstand der Bohrungen in einer Reihe entsprechend gewählt wird, haben die Bohrungsreihen im wesentlichen denselben Abschirmeffekt wie durchgehende Gräben, lassen sich jedoch viel schneller iund
einfacher herstellen. Darüber hinaus werden durch die einzelnen Bohrungen zusätzliche Spielräume beim Layout der Leiterplatte bereitgestellt.
Eine erste bevorzugte Ausgestaltung der Leiterplatte nach der Erfindung ist dadurch gekennzeichnet, dass die elektrisch leitenden Bohrungen senkrecht zwischen zwei in der Leiterplatte übereinanderliegenden, durch dielektrische Schichten getrennten Masseschichten verlaufen und mit diesen Masseschichten elektrisch leitend verbunden sind. Die Masseschichten gewährleisten nicht nur einen optimalen elektrischen Anschluss der Bohrungen, sondern können zugleich Teil der Abschirmung des wenigstens einen Signalleiters sein. Die Innenwände der elektrisch leitenden Bohrungen sind dabei insbesondere mit einer elektrisch leitenden Durchkontaktierungsschicht, vorzugsweise aus Cu1 bedeckt.
Die beiden Masseschichten können dabei im Inneren der Leiterplatte angeordnet sein. Sie können aber auch in oberflächennahen Bereichen der Leiterplatte angeordnet sein.
Ein optimaler Abschirmeffekt wird durch die Bohrungen erreicht, wenn der Abstand der elektrisch leitenden Bohrungen untereinander ungefähr &lgr;/4 beträgt, wobei &lgr; die Wellenlänge zu der maximalen auf dem wenigstens einen Signalleiter zu übertragenden Signalfrequenz ist.
Desgleichen ist das hochfrequenzmässige Verhalten der abgeschirmten Signalleitung besonders günstig, wenn der seitliche Abstand der elektrisch leitenden Bohrungen von dem wenigstens einen Signalleiter, gemessen von der Mitte des wenigstens einen Signalleiters zur Achse der Bohrungen, proportional zum Abstand der Masseschichten untereinander ist, mit einem Proportionalitätsfaktor, der im Bereich zwischen % und 5 liegt.
Die elektrisch leitenden Bohrungen können in herkömmlicher Weise als mit einem mechanischen Bohrer hergestellte Bohrungen ausgebildet sind. Die elektrisch lei-
tenden Bohrungen weisen dann vorzugsweise einen Innendurchmesser zwischen 0,05 mm und 1 mm auf.
Die elektrisch leitenden Bohrungen sind dabei entweder als durch die Leiterplatte hindurchgehende Bohrungen oder als in der Leiterplatte endende Sacklochbohrungen ausgebildet.
Die elektrisch leitenden Bohrungen können aber auch als mit einem Laserstrahl hergestellte Bohrungen ausgebildet sein. Die elektrisch leitenden Bohrungen weisen dann vorzugsweise einen Innendurchmesser zwischen 0,02 mm und 0,5 mm auf. Insbesondere können die elektrisch leitenden Bohrungen in einem mehrstufigen Laserverfahren, vorzugsweise gemäss dem in der Internationalen Patentanmeldung Nr. W0-A1 -00/41447 offenbarten Verfahren, hergestellt sein.
Der wenigstens eine Signalleiter kann relativ zu den Bohrungen unterschiedliche Konfigurationen einnehmen. So ist es denkbar, dass der wenigstens eine Signalleiter parallel zu den elektrisch leitenden Bohrungen verläuft. Der wenigstens eine Signalleiter kann dabei beispielsweise Durchkontaktierung in der Leiterplatte ausgebildet sein.
Bei einer anderen möglichen Konfiguration verlaufen die elektrisch leitenden Bohrungen senkrecht zu dem wenigstens einen Signalleiter, und die elektrisch leitenden Bohrungen sind jeweils seitlich von dem wenigstens einen Signalleiter in einer Linie hintereinander angeordnet, die parallel zum wenigstens einen Signalleiter verläuft.
Insbesondere verlaufen die elektrisch leitenden Bohrungen senkrecht zwischen zwei parallelen, in der Leiterplatte übereinanderliegenden und durch dielektrische Schichten getrennten Masseschichten, und sind mit diesen Masseschichten elektrisch leitend verbunden, und der wenigstens eine Signalleiter verläuft in der Mitte zwischen den Massenschichten in einer zu den Masseschichten parallelen Ebene.
Selbstverständlich ist es möglich, dass dabei mehrere Signalleiter in derselben Ebene nebeneinander angeordnet sind.
Besonders günstig sind die Abschirmeigenschaften, wenn gemäss einer anderen Ausgestaltung der Erfindung in der Ebene des wenigstens einen Signalleiters seitlich vom wenigstens einen Signalleiter parallel verlaufende Massebänder vorgesehen sind, welche mit den elektrisch leitenden Bohrungen elektrisch leitend verbunden sind, wobei die seitlichen Massebänder vorzugsweise so angeordnet sind, dass die elektrisch leitenden Bohrungen durch sie hindurchgehen. 10
Zur Herstellung der Leiterplatten werden zunächst Bohrungen in die Leiterplatte eingebracht und anschliessend die Innenwände der Bohrungen mit einer elektrisch leitenden Durchkontaktierungsschicht ausgekleidet.
Die Bohrungen werden in einer Variante mechanisch in die Leiterplatte eingebracht. Sie können dabei als Sackbohrungen oder durch die Leiterplatte hindurch ausgeführt werden.
Es ist aber auch denkbar, die Bohrungen durch Mehrfachverpressung der Leiterplatte als vergrabene Bohrungen auszuführen.
In einer anderen Variante werden die Bohrungen in einem mehrstufigen Verfahren, vorzugsweise gemäss dem in der Internationalen Patentanmeldung Nr. WO-A1-00/41447 offenbarten Verfahren, mit einem Laserstrahl in die Leiterplatte eingebracht.
KURZE ERLÄUTERUNG DER FIGUREN
Die Erfindung soll nachfolgend anhand von Ausführungsbeispielen im Zusammenhang mit der Zeichnung näher erläutert werden. Es zeigen
• · I
• ·
Fig. 1 in einer perspektivischen Schnittansicht einen Ausschnitt aus einer
Leiterplatte mit einem integrierten, durch elektrisch leitende Bohrungen abgeschirmten, in der Plattenebene verlaufenden Signalleiter gemäss einem ersten Ausführungsbeispiel der Erfindung; 5
Fig. 2 in einer zu Fig. 1 vergleichbaren Ansicht ein zweites bevorzugtes
Ausführungsbeispiel der Erfindung mit zwei parallel laufenden abgeschirmten Signalleitem;
Fig. 3 ein drittes bevorzugtes Ausführungsbeispiel der Erfindung, bei
dem zur Abschirmung in der Ebene des Signalleiters zusätzlich seitliche Massebänder („ground traces") vorgesehen sind;
Fig. 4 ein zum Beispiel der Fig. 3 analoges viertes bevorzugtes Ausfüh-
rungsbeispiel der Erfindung mit seitlichen Massebändern, bei dem
die Bohrungen als mit dem Laser hergestellte „Microvias" ausgebildet sind;
Fig. 5 in einer zu Fig. 4 vergleichbaren Darstellung und Anordnung ein
fünftes bevorzugtes Ausführungsbeispiel der Erfindung mit „Micro
vias" als Bohrungen, jedoch ohne zusätzliche Massebänder;
Fig. 6 ein zu Fig. 1 vergleichbares sechstes bevorzugtes
Ausführungsbeispiel der Erfindung, bei dem die Bohrungen als Sackbohrungen („blind vias") ausgebildet sind;
Fig. 7 ein siebtes bevorzugtes Ausführungsbeispiel der Erfindung, bei
dem die Bohrungen als durchgehende Bohrungen ausgebildet sind und mehrere übereinander angeordnete Signalleiter abschirmen;
Fig. 8
ein achtes bevorzugtes Ausführungsbeispiel der Erfindung, bei dem die Bohrungen einen Signalleiter in Form einer Durchkontaktierung abschirmen;
Fig. 9 in mehreren Teilfiguren (Fig. 9a-c) verschiedene Schritte auf dem
Wege zur Herstellung einer Leiterplatte gemäss Fig. 7;
Fig. 10
die Weiterverarbeitung einer Platte nach Fig. 9c zu einer Leiterplatte, bei der die Bohrungen als Sackbohrungen („blind vias") ausgebildet sind;
Fig. 11
Fig. 12
die Weiterverarbeitung einer Platte nach Fig. 9c zu einer Leiterplatte, bei der die Bohrungen als vergrabene Bohrungen (,buried vias") ausgebildet sind; und
in verschiedenen Teilfiguren (Fig. 12a-f) verschiedene Schritte auf dem Wege zur Herstellung einer Leiterplatte nach Fig. 4.
WEGE ZUR AUSFÜHRUNG DER ERFINDUNG
In Fig. 1 ist in einer perspektivischen Schnittansicht einen Ausschnitt aus einer Leiterplatte mit einem integrierten, durch elektrisch leitende Bohrungen abgeschirmten, in der Plattenebene verlaufenden Signalleiter gemäss einem ersten Ausführungsbeispiel der Erfindung. Die Leiterplatte 10 kann ein Multilayer-Board mit einer Vielzahl von dielektrischen und leitenden Schichten sein, von denen in Fig. 1 nur zwei direkt übereinanderliegende dielektrische Schichten 12 und 15 sowie zwei Masseschichten („ground") 11 und 16 gezeigt sind, zwischen denen die dielektrischen Schichten 12 und 15 angeordnet sind. An der Schichtgrenze 14 zwischen den beiden dielektrischen Schichten 12 und 15 ist parallel zu den Masseschichten 11, 16 ein Signalleiter 13 in das dielektrische Material eingebettet. Der Signalleiter 13 ist nach oben und unten durch die Masseschichten 11 und 16 ab-
• · · ♦
geschirmt. Um den Verlauf des Signalleiters 13 besser erkennen zu können, sind im hinteren Teil der Anordnung die obere Masseschicht 11 und die obere dielektrische Schicht 12 weggelassen.
Für die seitliche Abschirmung des Signalleiters 13 sind zwei Reihen von Bohrungen 18 vorgesehen, die auf beiden Seiten des Signalleiters 13 in parallel zum Signalleiter 13 verlaufenden Linien angeordnet sind. Die Bohrungen 18 reichen durch die Schichtfolge aus Masseschichten 11,16 und dielektrischen Schichten 12,15 hindurch. Sie sind an der Innenwand mit einer elektrisch leitenden Durchkontaktierungsschicht versehen und so elektrisch leitend mit beiden Masseschichten 11 und 16 verbunden. Die Durchkontaktierungsschicht 19 kann nach den in der Leiterplattenfertigung üblichen Durchkontaktierungsmethoden hergestellt sein und beispielsweise aus Cu bestehen.
Die elektrisch leitenden Bohrungen 18 umschliessen zusammen mit den Masseschichten 11, 16 den Signalleiter 13 und bilden mit ihm zusammen eine Mikrokoaxialleitung 17. Damit die Bohrungen 18 bei vorgegebenen Signalfrequenzen auf dem Signalleiter 13 eine Abschirmfunktion ausüben, sollte ihre Anordnung in geeigneter Weise gewählt sein. So sollte der Abstand A der gleichmässig beabstandeten, elektrisch leitenden Bohrungen 18 untereinander in einem geeigneten Grössenbereich liegen. Bewährt hat sich beispielsweise ein Abstand A in der Grössenordnung von &lgr;/4, wobei &lgr; die Wellenlänge zu der maximalen auf dem Signalleiter 13 zu übertragenden Signalfrequenz ist. Je nach Anforderung an die Abschirmeigenschaften sind aber auch andere Abstände A denkbar. Weiterhin sollte der seitliche Abstand B der elektrisch leitenden Bohrungen 18 von dem Signalleiter 13, gemessen von der Mitte des Signalleiters 13 zur Achse der Bohrungen 18, proportional zum Abstand H der Masseschichten 11,16 untereinander sein, mit einem Proportionalitätsfaktor, der im Bereich zwischen Vi und 5 liegt. Welche Grössenordnungen des Abstandes A dabei auftreten, lässt sich aus der folgenden Tabelle ablesen, in der zu mehreren Frequenzen f die zugehörige Wellenlänge &lgr;-c/f aufgeführt ist:
f [GHz] 10 20 30 40
>,[mm] 30 15 10 7,5
Soll also z.B. der Signalleiter für die maximale Frequenz von 10 GHz ausgelegt sein, ergibt sich - wenn man das o.g. &lgr;/4-Beispiel nimmt - ein (maximaler) Abstand A der Bohrungen 18 von 7,5 mm.
Die Bohrungen 18 können auf mechanischem Wege mit entsprechenden Bohrern hergestellt werden. Hiermit lassen sich Innendurchmesser der Bohrungen 18 in einem Bereich von 0,05 mm bis 1 mm realisieren. Die Bohrungen 18 können aber auch mittels Laser hergestellt werden. Auf diese Weise lassen sich Innendurchmesser der Bohrungen 18 im Bereich zwischen 0,02 mm und 0,5 mm erreichen.
Die dielektrischen Schichten 12, 15 können beispielsweise aus dem für hohe Frequenzen geeigneten, teuren Material ARLON 25FR sein und jeweils eine Dicke von etwa 100 um aufweisen. Es ist aber auch denkbar, dass die dielektrischen Schichten 11,15 aus sogenanntem Dünngias bestehen, wie es von der Anmelderin für den Aufbau von Leiterplatten bereits vorgeschlagen worden ist (siehe dazu die Druckschrift WO-A1 -00/50946). Durch die Abschirmwirkung der Bohrungen kann aber auch mit kostengünstigeren dielektrischen Materialien eine optimale Verbindung geschaffen werden. Die Masseschichten 11,18 bestehen aus Cu und haben beispielsweise Dicken von etwa 50 &mgr;&igr;&eegr;, wenn sie sich auf der Oberfläche der Leiterplatte 10 befinden, oder von etwa 20 &mgr;&pgr;\, wenn sie sich im Inneren der Leiterplatte 10 befinden.
Ein weiteres Ausführungsbeispiel einer Leiterplatte 10 nach der Erfindung ist in Fig. 2 dargestellt Hier befinden sich in der durch die Reihen der Bohrungen 18 und durch die Abschnitte der Masseschichten 11, 16 zwischen den Bohrungsreihen gebildeten abgeschirmten „Kammer" zwei differentielle Signalleiter 20, 21, die gemeinsam zur Signalübertragung genutzt werden. Abmessungen und Herstellungsverfahren sind hier im wesentlichen die gleichen wie bei der Konfiguration gemäss Fig. 1.
Eine hinsichtlich der Abschirmeigenschaften besonders bevorzugte Konfiguration der Leiterplatte nach der Erfindung ist in Fig. 3 wiedergegeben. Bei dieser Leiterplatte 22 sind auf der Ebene des Signalleiters 13 parallel zu dem Signalleiter 13 auf beiden Seiten Massebänder („ground traces") 23, 24 vorgesehen, die vom (zentralen) Signalleiter 13 denselben seitlichen Abstand haben wie die elektrisch leitenden Bohrungen 18 und mit diesen (und den Masseschichten 11, 18) elektrisch leitend verbunden sind. Die Massebänder 23, 24 können dabei auf einfache Weise zusammen mit dem Signalleiter 13 in einem gemeinsamen Herstellungsprozess in die Leiterplatte 22 eingebracht werden.
Bei den in den Fig. 1 bis 3 gezeigten Ausführungsbeispielen wird der mit dem Signalleiter 13 ausgestattete Teil der Leiterplatte 10 bzw. 22 zunächst in der Schichtfolge fertiggestellt. Anschliessend werden die Bohrungen 18 eingebracht und schliesslich die Durchkontaktierungen (Durchkontaktierungsschicht 19) vorgenommen.
Werden die Mikrokoaxialleitungen im Oberflächenbereich der Leiterplatte vorgesehen, kann auch ein mit Laserstrahl arbeitendes, sequentielles Verfahren angewendet werden, das von der Anmelderin entwickelt worden ist und als „Inline Vias" bezeichnete Durchkontaktierungen ergibt (siehe dazu die W0-A1-00/41447). Das Ergebnis eines solchen sequentiellen Hersteilungsverfahrens mittels Laserstrahl ist in Fig. 4 dargestellt, wobei auch hier - ebenso wie in Fig. 3 - seitliche Massebänder 23, 24 in der Abschirmung des Signalleiters 13 vorgesehen sind. Die Leiterplatte 22 aus Fig. 4 mit den sequentiell hergestellten Bohrungen 25 ist Ergebnis eines Verfahrens, wie es in Fig. 12 in einzelnen Schritten (Teilfiguren 12a-f) wiedergegeben ist.
Ausgegangen wird gemäss Fig. 12a von einer Schichtstruktur, bei der auf einer ersten dielektrischen Schicht 42 eine erste Masseschicht 16, eine zweite dielektrische Schicht 15 und strukturierte Leiterbahnen in Form von einem zentralen Signalleiter 13 und zwei Massenbändem 23, 24 angeordnet sind.
Im Bereich der Massebänder 23, 24 werden gemäss Fig. 12b zunächst mittels Laserstrahl (in Fig. 12b durch Bündel von Pfeilen angedeutet) zwei Reihen von ersten Teilbohrungen 25a durch die Massebahnen 23, 24 und zweite dielektrische Schicht 15 bis hinunter auf die erste Masseschicht 16 in die Leiterplatte eingebracht. Anschliessend werden durch einen ersten Plattierungsprozess die Leiterstreifen 23, 13 und 24 verstärkt und die ersten Teilbohrungen 25a durch kontaktiert (Fig. 12c).
Auf die so erhaltene Anordnung wird nun gemäss Fig. 12d eine weitere dielektrische Schicht 12 mit einer zweiten Masseschicht 11 aufgebracht (auflaminiert), so dass die Leiterstreifen 23, 13 und 24 weitgehend in dielektrischem Material eingebettet sind.
Durch die zweite Masseschicht 11 und die weitere dielektrische Schicht 12 hindurch werden koaxial zu den ersten Teilbohrungen 25a zweite Teilbohrungen 25b bis auf die Massebänder 23, 24 hinunter eingebracht (Fig. 12e). Dies geschieht ebenfalls mit einem Laserstrahl, wie dies durch die Pfeilbündel in Fig. 12e angedeutet ist. Die genaue Prozessführung beim Laserbohren kann im übrigen der oben erwähnten WO-A1-00/41447 entnommen werden.
In einem letzten Schritt (Fig. 12f) werden dann durch einen zweiten Plattierungsprozess die zweite Masseschicht 11 verstärkt und die zweiten Teilbohrungen 25b durchkontaktiert. Die ersten und zweiten Teilbohrungen 25a und 25b bilden dann zusammen die Bohrungen 25, die durch eine Durchkontaktierungsschicht 19 auf der Innenwand elektrisch leitend sind und die beiden Masseschichten 11 und 16 elektrisch miteinander verbinden.
Gemäss Fig. 5 können die lasergebohrten Bohrungen („Inline Vias") 25 aber auch ohne Massebänder 23, 24 eingesetzt werden, wenn auf der Ebene des Signalleiters eine Zwischenmetallisierung 27 in Form von einzelnen Pads vorgesehen wird.
Die mit herkömmlichen mechanischen Mitteln eingebrachten Bohrungen können wenn die Leiterplatte durch Mehrfachverpressung hergestellt wird - als vergrabene Bohrungen („buried vias") im Inneren der Leiterplatte angeordnet sein (siehe Fig. 11). Sie können aber auch als Sackbohrungen („blind vias") im Inneren der Leiterplatte enden (siehe dazu Fig. 6 oder 10). Insbesondere in Fig. 6 sind die Bohrungen 29 bei einer zu Fig. 1 vergleichbaren Konfiguration als Sackbohrungen ausgeführt, die oberhalb einer nächsttieferen dielektrischen Schicht 30 enden.
Eine weitere Möglichkeit besteht bei mechanischen Bohrungen darin, die Bohrungen durch die ganze viellagige Leiterplatte hindurchzuführen und so beispielsweise mehrere abgeschirmte Mikrokoaxialleitungen übereinander zu erzeugen. Ein Beispiel für eine solche Konfiguration ist in Fig. 7 dargestellt. Hier weist die Leiterplatte 32 eine Schichtenfolge aus drei Masseschichten 36, 16 und 11 und zwei mal zwei dielektrischen Schichten 33, 35 und 12,15 auf, an deren Schichtgrenzen 34 bzw. 14 jeweils ein Signalleiter 37 bzw. 13 angeordnet ist. In eine solche Schichtkonfiguration sind nun - wie dies in den Fig. 9a-c in einzelnen Schritten dargestellt ist-zwei parallele Reihen von ganz durchgehenden Bohrungen eingebracht (Fig. 9b) und anschliessend mit einer Durchkontaktierungsschicht ausgekleidet (Fig. 9c). Es versteht sich von selbst, dass auch in diesem Fall auf einer oder beiden Signalleiterebenen zusätzliche seitliche Massebänder („ground traces") gemäss Fig. 3 vorgesehen werden können. Wird die Konfiguration gemäss Fig. 7 bzw. 9c entsprechend Fig. 10 mit einer weiteren dielektrischen Schicht 40 verpresst, ergeben sich die bereits erwähnten Sackbohrungen. Wird die Konfiguration gemäss Fig. 7 bzw. 9c entsprechend Fig. 11 auf der Ober- und Unterseite mit zwei weiteren dielektrischen Schichten 40 und 41 verpresst, ergeben sich die bereits erwähnten vergrabenen Bohrungen.
Die abschirmenden senkrechten Bohrungen können aber nicht nur auf beiden Seiten von einem horizontal verlaufenden Signalleiter eingesetzt werden, sondern auch um einen vertikal verlaufenden Signalleiter herum angeordnet werden. Eine solche Ausgestaltung der Erfindung ist in einem Beispiel in Fig. 8 dargestellt. Der Signalleiter 39 ist in der Leiterplatte 38 als vertikale Durchkontaktierung ausgebil-
det. Um den Signalleiter 39 herum sind die elektrisch leitenden Bohrungen 18 zwischen der oberen und unteren Masseschicht 11 bzw. 16 angeordnet und mit einer Durchkontaktierungsschicht 19 ausgekleidet.
Insgesamt ergibt sich mit der Erfindung eine Leiterplatte, die sich durch folgende Merkmale und Vorteile auszeichnet
- Mit zunehmenden Übertragungsraten kommt der Signalintegrität eine immer grössere Bedeutung zu. Durch eine gezielte Abschirmung der Leiter (Einzelleiter, differentielle Leiter edge-coupled oder broadside-coupled) kann die Signalqualität erhöht werden.
- Durch Einbringen von Mikrobohrungen entlang der Leiter kann eine Abschirmung erreicht werden, welche gegenüber einer durchgehenden Abschirmung qualitativ gleichwertig ist.
- Der Vorteil von Bohrungen gegenüber durchgehenden Abschirmungen (z.B. Gräben) sind die massiv günstigeren Hersteükosten und die höhere Flexibilität beim Design vom Layout bei gleicher Performance bezüglich Abschirmungseffekt.
- Die Abschirmung der Leiter erfolgt durch Bohrungen resp. Mikrobohrungen. Die Bohrungen können durch mechanische Bohrungen im Bereich von 0.05mm bis 1mm oder durch Laserbohrungen (Laservias) im Bereich von 0.02 bis 0.5 mm erfolgen. Die mechanischen Bohrungen können als durchgehende Bohrungen oder als Stufenbohrungen ausgelegt sein.
- Die Abschirmung durch Bohrungen ermöglicht eine kostenoptimierte Abschirmung bei gleicher Performance der Abschirmung wie bei durchgehenden Kanälen (Gräben). Die Bohrungen können 2-40 mal schneller hergestellt werden als vergleichbare Kanäle. Durch die Wahl der Abstände und der Durchmesser der Bohrungen kann eine frequenz- und kostenoptimierte Abschirmung realisiert werden.
Durch die Einbringung eines Massebandes („ground trace") kann ein Übersprechen zwischen den Leitungen verhindert werden. Die Einbringung des "ground trace" ergibt sich ohne zusätzlichen Produktionsschritt beim Strukturieren der Innenlagen.
Durch mechanische Bohrungen können Leitungen auf verschiedenen Ebenen abgeschirmt werden (nicht nur in oberflächennahen Bereichen). Die Höhe H der mit Bohrungen abgeschirmten Kammer ist beliebig, da die Bohrungen durch die ganze Platte führen können.
Durch Mehrfachverpressung können Abschirmungen durch „buried vias" (vergrabene Bohrungen im inneren Teil der Platte) realisiert werden. Durch Mehrfachverpressung können Abschirmungen durch „blind vias" (in einem Teil der Leiterplatte) realisiert werden.
Durch Bohrungen, welche radial angeordnet um Durchkontaktierungen verlaufen, können auch Durchkontaktierungen in vertikaler Richtung (z-Richtung) abgeschirmt werden.
Im Gegensatz zu durchgehenden Kanälen wird bei Bohrungen eine geringere mechanische Stabilitätseinbusse erzielt.
BEZUGSZEICHENLISTE
10,22 Leiterplatte (PCB; Backplane)
11,16 Masseschicht
12,15 dielektrische Schicht
13 Signalleiter
14,34 Schichtgrenze
17 Mikro koaxial leitung
18 Bohrung
19 Durchkontaktierungsschicht
20,21 Signalleiter
23,24 Masseband
25 Bohrung („Inline Via")
25a,b Teilbohrung
26,28,32,38 Leiterplatte (PCB; Backplane)
27 Zwischenmetallisierung
29 Bohrung (Sackbohrung)
30 dielektrische Schicht
16
Bohrung (Durchgangsbohrung)
31 dielektrische Schicht
33,35 Masseschicht
36 Signalleiter
37,39 dielektrische Schicht
40,41,42 Abstand (Bohrung-Bohrung)
A seitlicher Abstand (Bohrung-Signalleiter)
B Dicke (Dielektrikum)
H

Claims (21)

1. Leiterplatte (10, 22, 26, 28, 32, 38), bei welcher wenigstens ein Signalleiter (13; 20, 21; 37, 39) durch ein wenigstens eine dielektrische Schicht (12, 15; 33, 35) umfassendes Dielektrikum verläuft, dadurch gekennzeichnet, das zur elektrischen Hochfrequenz-Abschirmung der wenigstens eins Signalleiter (13; 20, 21; 37, 39) von einer Mehrzahl von untereinander beabstandeten, elektrisch leitenden Bohrungen (18, 25, 29, 31) umgeben ist.
2. Leiterplatte nach Anspruch 1, dadurch gekennzeichnet, dass die elektrisch leitenden Bohrungen (18, 25, 29, 31) senkrecht zwischen zwei in der Leiterplatte (10, 22, 26, 28, 32, 38) übereinanderliegenden, durch dielektrische Schichten (12, 15) getrennten Masseschichten (11, 16) verlaufen und mit diesen Masseschichten (11, 16) elektrisch leitend verbunden sind.
3. Leiterplatte nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass die Innenwände der elektrisch leitenden Bohrungen (18, 25, 29, 31) mit einer elektrisch leitenden Durchkontaktierungsschicht (19), vorzugsweise aus Cu, bedeckt sind.
4. Leiterplatte nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die beiden Masseschichten (11, 16) im Inneren der Leiterplatte (10, 22, 26, 28, 32, 38) angeordnet sind.
5. Leiterplatte nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die beiden Masseschichten (11, 16) in oberflächennahen Bereichen der Leiterplatte (10, 22, 26, 28, 32, 38) angeordnet sind.
6. Leiterplatte nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet dass der Abstand (A) der elektrisch leitenden Bohrungen (18, 25, 29, 31) untereinander ungefähr λ/4 beträgt, wobei λ die Wellenlänge zu der maximalen auf dem wenigstens einen Signalleiter (13; 20, 21; 37, 39) zu übertragenden Signalfrequenz ist.
7. Leiterplatte nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass der seitliche Abstand (B) der elektrisch leitenden Bohrungen (18, 25, 29, 31) von dem wenigstens einen Signalleiter (13; 20, 21; 37, 39), gemessen von der Mitte des wenigstens einen Signalleiters(13; 20, 21; 37, 39) zur Achse der Bohrungen (18, 25, 29, 31), proportional zum Abstand (H) der Masseschichten (11, 16) untereinander ist, mit einem Proportionalitätsfaktor, der im Bereich zwischen ¼ und 5 liegt.
8. Leiterplatte nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die elektrisch leitenden Bohrungen (18, 29, 31) als mit einem mechanischen Bohrer hergestellte Bohrungen ausgebildet sind.
9. Leiterplatte nach Anspruch 8, dadurch gekennzeichnet, dass die elektrisch leitenden Bohrungen (18, 29, 31) einen Innendurchmesser zwischen 0,05 mm und 1 mm aufweisen.
10. Leiterplatte nach einem der Ansprüche 8 oder 9, dadurch gekennzeichnet, dass die elektrisch leitenden Bohrungen (18, 31) als durch die Leiterplatte (10, 26, 28, 32, 38) hindurchgehende Bohrungen ausgebildet sind.
11. Leiterplatte nach einem der Ansprüche 8 oder 9, dadurch gekennzeichnet, dass die elektrisch leitenden Bohrungen (29) als in der Leiterplatte (28) endende Sacklochbohrungen ausgebildet sind.
12. Leiterplatte nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die elektrisch leitenden Bohrungen (25) als mit einem Laserstrahl hergestellte Bohrungen ausgebildet sind.
13. Leiterplatte nach Anspruch 12, dadurch gekennzeichnet dass die elektrisch leitenden Bohrungen (25) einen Innendurchmesser zwischen 0,02 mm und 0,5 mm aufweisen.
14. Leiterplatte nach Anspruch 5, dadurch gekennzeichnet, dass die elektrisch leitenden Bohrungen (25) in einem mehrstufigen Laserverfahren, vorzugsweise gemäss dem in der internationalen Patentanmeldung Nr. WO-A1-00/41447 offenbarten Verfahren, hergestellt sind.
15. Leiterplatte nach einem der Ansprüche 1 bis 14, dadurch gekennzeichnet, dass der wenigstens eine Signalleiter (39) parallel zu den elektrisch leitenden Bohrungen (18) verläuft.
16. Leiterplatte nach Anspruch 15, dadurch gekennzeichnet, dass der wenigstens eine Signalleiter (39) als Durchkontaktierung ausgebildet ist.
17. Leiterplatte nach einem der Ansprüche 1 bis 14, dadurch gekennzeichnet, dass die elektrisch leitenden Bohrungen (18, 25, 29, 31) senkrecht zu dem wenigstens einen Signalleiter (13; 20, 21; 37) verlaufen, und dass die elektrisch leitenden Bohrungen (18, 25, 29, 31) jeweils seitlich von dem wenigstens einen Signalleiter (13; 20, 21; 37) in einer Linie hintereinander angeordnet sind, die parallel zum wenigstens einen Signalleiter (13; 20, 21; 37) verläuft.
18. Leiterplatte nach Anspruch 17, dadurch gekennzeichnet, dass die elektrisch leitenden Bohrungen (18, 25, 29, 31) senkrecht zwischen zwei parallelen, in der Leiterplatte (10, 22, 26, 28, 32) übereinanderliegenden und durch dielektrische Schichten (12, 15) getrennten Masseschichten (11, 16) verlaufen und mit diesen Masseschichten (11, 16) elektrisch leitend verbunden sind, und dass der wenigstens eine Signalleiter (13; 20, 21; 37) in der Mitte zwischen den Massenschichten (11, 16) in einer zu den Masseschichten (11, 16) parallelen Ebene verläuft.
19. Leiterplatte nach Anspruch 18, dadurch gekennzeichnet, dass mehrere Signalleiter (20, 21) in derselben Ebene nebeneinander angeordnet sind.
20. Leiterplatte nach einem der Ansprüche 18 oder 19, dadurch gekennzeichnet, dass in der Ebene des wenigstens einen Signalleiters (13; 20, 21; 37) seitlich vom wenigstens einen Signalleiter (13; 20, 21; 37) parallel verlaufende Massebänder (23, 24) vorgesehen sind, welche mit den elektrisch leitenden Bohrungen (18, 25) elektrisch leitend verbunden sind.
21. Leiterplatte nach Anspruch 20, dadurch gekennzeichnet, dass die seitlichen Massebänder (23, 24) so angeordnet sind, dass die elektrisch leitenden Bohrungen (18, 25) durch sie hindurchgehen.
DE20205941U 2002-04-09 2002-04-16 Leiterplatte Expired - Lifetime DE20205941U1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CH601002 2002-04-09

Publications (1)

Publication Number Publication Date
DE20205941U1 true DE20205941U1 (de) 2002-07-11

Family

ID=4302820

Family Applications (1)

Application Number Title Priority Date Filing Date
DE20205941U Expired - Lifetime DE20205941U1 (de) 2002-04-09 2002-04-16 Leiterplatte

Country Status (1)

Country Link
DE (1) DE20205941U1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2334156A1 (de) * 2009-12-09 2011-06-15 Research In Motion Limited Biegsames Kabel und Herstellungsverfahren dafür
EP2466998A1 (de) * 2010-12-16 2012-06-20 SEMIKRON Elektronik GmbH & Co. KG Leiterplatte mit Schirmung
US8279611B2 (en) 2009-12-09 2012-10-02 Research In Motion Limited Flexible cable having rectangular waveguide formed therein and methods of manufacturing same
GB2546794A (en) * 2016-01-29 2017-08-02 Teraview Ltd PCB waveguide probe

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2334156A1 (de) * 2009-12-09 2011-06-15 Research In Motion Limited Biegsames Kabel und Herstellungsverfahren dafür
US8279611B2 (en) 2009-12-09 2012-10-02 Research In Motion Limited Flexible cable having rectangular waveguide formed therein and methods of manufacturing same
EP2466998A1 (de) * 2010-12-16 2012-06-20 SEMIKRON Elektronik GmbH & Co. KG Leiterplatte mit Schirmung
GB2546794A (en) * 2016-01-29 2017-08-02 Teraview Ltd PCB waveguide probe
GB2546794B (en) * 2016-01-29 2020-01-08 Teraview Ltd A transmission line
US10845411B2 (en) 2016-01-29 2020-11-24 Teraview Limited Transmission line

Similar Documents

Publication Publication Date Title
EP1493312A1 (de) Leiterplatte sowie verfahren zu ihrer herstellung
DE69800514T2 (de) Leiterplatte mit primären und sekundären Durchgangslöchern
DE102004045719B4 (de) Gedruckte-Schaltungsplatine-Testzugangspunktstrukturen und Verfahren zum Herstellen derselben
DE69934814T2 (de) Nichtzirkuläre mikro-bohrung
DE69507459T2 (de) Vorrichtung mit oberflächenmontierten bauteilen tragenden innenschichten
DE69117381T2 (de) Mehrschichtleiterplatte und Verfahren zu ihrer Herstellung
DE112012003725B4 (de) Durchgangslochstruktur zum Übertragen differentieller Signale
DE2702844C2 (de) Verfahren zur Herstellung einer vielschichtigen gedruckten Schaltung
DE69028765T2 (de) Direktionelle Streifenleitungsstruktur und Herstellung einer derartigen Struktur
DE69325026T2 (de) Uebergangsvorrichtung für RF-Wellenleitersignale
DE112011101471T5 (de) Leiterplatte mit durch leitfähige Durchkontaktierungen verbundenen Schichten
DE3426278C2 (de) Leiterplatte
DE69012732T2 (de) Durchgehende Verbindungen in Mehrschichtschaltungen.
DE4020498C2 (de) Verfahren zum Herstellen von Multiwire-Leiterplatten mit isolierten Metalleitern und/oder optischen Leitern
DE102007060510A1 (de) Leiterplatten-Herstellungsverfahren, Leiterplatte und elektronische Anordnung
DE102005057464A1 (de) Komponente zur Impedanzanpassung
DE112013003806T5 (de) Mehrschichtige Übertragungsleitungen
DE3011068A1 (de) Elektrische gegenplatte und verfahren zu ihrer herstellung
DE102023110740A1 (de) Mehrschichtige Kerne, Durchkontaktierungen variabler Breite und versetzte Durchkontaktierungen
DE69839006T2 (de) Leiterplatte mit durchkontaktierungen
EP2290753B1 (de) Steckverbinder und Multilayerplatine
DE20205941U1 (de) Leiterplatte
DE102015001652A1 (de) Verfahren zur Herstellung einer Durchkontaktierung bei einer Mehrlagen-Leiterplatte
WO2018149687A1 (de) Multilayer-leiterplatte sowie elektronische anordnung mit einer solchen
DE60313316T2 (de) Mikrostreifenleitung und Verfahren für ihre Herstellung

Legal Events

Date Code Title Description
R207 Utility model specification

Effective date: 20020814

R150 Utility model maintained after payment of first maintenance fee after three years

Effective date: 20050428

R157 Lapse of ip right after 6 years

Effective date: 20081101