[go: up one dir, main page]

DE202007003815U1 - Leiterplatten-Mehrschichtaufbau - Google Patents

Leiterplatten-Mehrschichtaufbau Download PDF

Info

Publication number
DE202007003815U1
DE202007003815U1 DE200720003815 DE202007003815U DE202007003815U1 DE 202007003815 U1 DE202007003815 U1 DE 202007003815U1 DE 200720003815 DE200720003815 DE 200720003815 DE 202007003815 U DE202007003815 U DE 202007003815U DE 202007003815 U1 DE202007003815 U1 DE 202007003815U1
Authority
DE
Germany
Prior art keywords
layer
inner layer
thickness
circuit board
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE200720003815
Other languages
English (en)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Schweizer Electronic AG
Original Assignee
Schweizer Electronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Schweizer Electronic AG filed Critical Schweizer Electronic AG
Priority to DE200720003815 priority Critical patent/DE202007003815U1/de
Publication of DE202007003815U1 publication Critical patent/DE202007003815U1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0263High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0191Dielectric layers wherein the thickness of the dielectric plays an important role
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09881Coating only between conductors, i.e. flush with the conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

Leiterplatten-Mehrschichtaufbau mit
– einer oder mehreren übereinanderliegenden Innenlagen (1) mit je einer elektrisch isolierenden Trägerschicht (3, 6), die ein- oder beidseitig wenigstens bereichsweise mit einer Leiterschicht (4, 5, 7, 8) versehen ist,
dadurch gekennzeichnet, dass
– wenigstens eine Innenlage (1) wenigstens einen ersten und einen von dem ersten separat in einem anderen lateralen Bereich angeordneten zweiten Innenlageteil (1a, 1b) umfasst, die sich in ihrer Trägerschichtdicke und/oder ihrer Leiterschichtdicke voneinander unterscheiden.

Description

  • Die Erfindung bezieht sich auf einen Leiterplatten-Mehrschichtaufbau mit einer oder mehreren übereinanderliegenden Innenlagen mit je einer elektrisch isolierenden Trägerschicht, die ein- oder beidseitig wenigstens bereichsweise mit einer Leiterschicht versehen ist.
  • Bei einem derartigen Leiterplatten-Mehrschichtaufbau sind die eine oder mehreren Innenlagen zwischen zwei Außenlagen gestapelt, wobei vorliegend unter dem Begriff Innenlage eine elektrisch isolierende Trägerschicht zu verstehen ist, die ein- oder beidseitig wenigstens bereichsweise mit einer Leiterschicht, d.h. einer elektrisch leitfähigen Schicht, versehen ist, während unter dem Begriff Außenlage vorliegend wenigstens eine äußere, d.h. an der Oberfläche des Mehrschichtaufbaus befindliche Leiterschicht zu verstehen ist, wobei die Außenlage auch aus einer einseitig wenigstens außen oder beidseitig mit einer Leiterschicht versehenen, elektrisch isolierenden Trägerschicht bestehen kann. Dies ist zu unterscheiden von dem häufig auch verkürzt gebrauchten Verständnis der Begriffe Innen- und Außenlage nur als einer innen- bzw. außenliegenden Leiterschicht. Heutzutage finden beispielsweise sogenannte 4-Lagen-Leiterplatten und 6-Lagen-Leiterplatten verbreitet Ver wendung, auch als 4- bzw. 6-Lagen-Multilayer bezeichnet, worunter solche mit vier bzw. sechs Leiterschichten im Schichtstapelaufbau zu verstehen sind.
  • In jüngerer Zeit nimmt vermehrt der Wunsch zu, verschiedene innere Bereiche eines derartigen Leiterplatten-Mehrschichtaufbaus zur Erfüllung unterschiedlicher Funktionalitäten gezielt unterschiedlich auszulegen zu können. Dazu ist es beispielsweise bekannt, aktive und/oder passive elektrische Bauelemente in den Leiterplatten-Mehrschichtaufbau zu integrieren bzw. einzubetten oder sogenannte Leiterplatten-Inserts in den Leiterplatten-Mehrschichtaufbau zu integrieren, die auf spezielle Funktionen unterschiedlich von denen benachbarter Leiterplattenbereiche ausgelegt sind. Stellvertretend sei zum diesbezüglichen Stand der Technik auf die Patentschrift DE 10 2005 032 489 B3 und die dort zitierte Literatur verwiesen.
  • Für bestimmte Anwendungsfälle ist es wünschenswert, dass eine Leiterschicht einer Innenlage in verschiedenen lateralen Bereichen unterschiedliche Schichtdicken aufweist, z.B. eine größere Schichtdicke in elektrisch und/oder thermisch stärker belasteten Bereichen und eine geringere Schichtdicke in Bereichen geringerer elektrischer und/oder thermischer Belastung und/oder in Bereichen, in denen feinere Leiterstrukturen gefordert sind. Eine Möglichkeit, diesem Bedarf nachzukommen, besteht darin, die Leiterschicht zunächst durchgängig mit der größeren Schichtdicke auf ihrer Trägerschicht vorzufertigen und sie dann gezielt in den Bereichen, in denen eine geringere Schichtdicke gewünscht ist, durch ein subtraktives Verfahren, z.B. durch Ätzen, bis auf die gewünschte, geringere Schichtdicke abzutragen. Dies bedeutet jedoch Materialverlust und die Notwendigkeit eines zusätzlichen selektiven Abtragprozesses z.B. mittels Photolithographie und Ätzen. Anstelle dieses subtraktiven Verfahrens ist auch ein additiver Prozess zur Erzielung einer Leiterschicht mit in verschiedenen Bereichen unterschiedlicher Schicht dicke möglich, um Materialverlust zu vermeiden. Auch das additive Verfahren benötigt jedoch entsprechende zusätzliche Prozessschritte.
  • Der Erfindung liegt als technisches Problem die Bereitstellung eines Leiterplatten-Mehrschichtaufbaus der eingangs genannten Art zugrunde, der unterschiedliche Schichtdicken für wenigstens eine innere Leiterschicht in verschiedenen lateralen Bereichen aufweist und sich fertigungstechnisch vergleichsweise einfach und ohne signifikanten Materialverlust realisieren lässt.
  • Die Erfindung löst dieses Problem durch die Bereitstellung eines Leiterplatten-Mehrschichtaufbaus mit den Merkmalen des Anspruchs 1. Bei diesem Leiterplatten-Mehrschichtaufbau umfasst wenigstens eine Innenlage wenigstens einen ersten und einen von dem ersten separaten, zweiten Innenlageteil, die in verschiedenen lateralen Bereichen angeordnet sind und sich in ihrer Trägerschichtdicke und/oder ihrer Leiterschichtdicke voneinander unterscheiden. Es versteht sich, dass in entsprechenden Ausführungsformen mehrere übereinanderliegende Innenlagen im Schichtstapel des Mehrschichtaufbaus in dieser Weise mehrteilig aus zwei oder mehr lateral nebeneinanderliegenden Innenlageteilen mit wenigstens zwei unterschiedlichen Trägerschichtdicken und wenigstens zwei unterschiedlichen Leiterschichtdicken realisiert sein können. Mit Leiterschichtdicke bzw. Trägerschichtdicke ist vorliegend die Grundschichtdicke der Leiterschicht bzw. Trägerschicht ohne Berücksichtigung eventueller strukturierender bereichsweiser Dickenänderungen gemeint.
  • Durch die Maßnahme, die betreffende Innenlage mehrteilig zu realisieren, lassen sich sehr einfach unterschiedliche Leiterschichtdicken und/oder Trägerschichtdicken in verschiedenen lateralen Bereichen entsprechender Schichtebenen des Leiterplatten-Mehrschichtaufbaus bereitstellen. Denn dazu kann jeder der mehreren Innenlageteile, aus denen die Innenlage zusammengesetzt ist, separat mit jeweils eigener Trägerschicht und eigener Leiterschicht vorgefertigt werden. Für jeden Innenlageteil kann die Leiterschicht auf einer oder beiden Seiten der Trägerschicht durchgängig gleiche Dicke haben. Zur Erzielung unterschiedlicher Leiterschichtdicken in einer inneren Leiterschichtebene bzw. Innenlagenebene braucht dann lediglich die Innenlage aus Innenlageteilen mit entsprechend unterschiedlichen Leiterschichtdicken zusammengesetzt werden. Selektive additive oder subtraktive Leiterschichtbildungsprozesse können entfallen, und der Leitermaterialverlust wird minimiert.
  • In einer Weiterbildung der Erfindung nach Anspruch 2 wird der Unterschied der Gesamtdicke der Innenlageteile, aus denen sich eine Innenlage zusammensetzt, unter einem vorgebbaren Grenzwert gehalten, z.B. gemäß Anspruch 2 dadurch, dass die nominelle Gesamtdicke des einen Innenlageteils zwischen 75% und 125% der nominellen Gesamtdicke des anderen von wenigstens zwei Innenlageteilen der betreffenden Innenlage gehalten wird. Vorzugsweise sind gemäß Anspruch 3 gleiche Gesamtdicken für die Innenlageteile einer Innenlage vorgesehen.
  • In Ausgestaltung der Erfindung nach Anspruch 4 liegt die Leiterschichtdicke eines ersten Innenlageteils zwischen dem Einfachen und Achtzigfachen der Leiterschichtdicke eines zweiten Innenlageteils der betreffenden Innenlage.
  • In einer Ausgestaltung der Erfindung nach Anspruch 5 liegt die Leiterschichtdicke wenigstens eines der Innenlageteile einer Innenlage zwischen 5 μm und 70 μm, wobei es sich z.B. um diejenige des Innenlageteils mit der dünneren Leiterschicht handeln kann.
  • In Weiterbildung der Erfindung ist nach Anspruch 6 die Innenlage ein- oder beidseitig von einer sich jeweils durchgehend über die wenigstens zwei Innenlageteile hinweg erstreckenden Harzschicht abgedeckt. Ein etwaiger Spalt zwischen den beiden Innenlageteilen setzt sich dadurch nicht nach außen fort und kann zudem bei Bedarf mit Harz verfüllt werden, das beispielsweise beim Zusammenlaminieren bzw. Verpressen des Mehrschichtaufbaus aus der angrenzenden Harzschicht austritt.
  • In Ausgestaltung dieser Maßnahme ist gemäß Anspruch 7 in einen oder mehrere Ausnehmungsbereiche wenigstens einer der an die durchgehende Harzschicht angrenzenden Leiterschichten ein zusätzliches Harzfüllmaterial eingebracht. Dies ermöglicht eine hohlraumfreie Harzverfüllung auch von tieferen strukturbildenden Ausnehmungsbereichen einer relativ dicken Leiterschicht selbst bei Wahl einer relativ dünnen, darüberliegenden durchgehenden Harzschicht, deren Harzmaterial beim Laminieren bzw. Verpressen des Aufbaus möglicherweise nicht allein zur Verfüllung solcher tieferer Ausnehmungsbereiche ausreicht.
  • In weiterer Ausgestaltung der Erfindung ist für den Fall unterschiedlich dicker Innenlageteile gemäß Anspruch 8 eine zusätzliche Dickenausgleichs-Harzschicht nur im Bereich des dünneren Innenlageteils vorgesehen, so dass die Gesamtdicken beider Innenlageteile unter Einschluss der zusätzlichen Dickenausgleichs-Harzschicht einander angenähert werden und sich für die angrenzende durchgehende Harzschicht kein zu großer Stufenübergang im Übergangsbereich der beiden Innenlageteile ergibt.
  • Vorteilhafte Ausführungsformen der Erfindung sind in den Zeichnungen dargestellt und werden nachfolgend beschrieben. Hierbei zeigen:
  • 1 eine ausschnittweise Querschnittansicht eines Leiterplatten-Mehrschichtaufbaus mit vier Leiterschichtlagen,
  • 2 eine ausschnittweise Querschnittansicht eines Leiterplatten-Mehrschichtaufbaus mit sechs Leiterschichtlagen,
  • 3 eine ausschnittweise Querschnittansicht eines weiteren Leiterplatten-Mehrschichtaufbaus mit sechs Leiterschichtlagen,
  • 4 eine Ansicht entsprechend 1 für eine Variante mit zusätzlicher Dickenausgleichs-Harzschicht,
  • 5 bis 7 eine jeweilige Draufsicht auf Vorprodukte für die Herstellung einer Innenlage für Leiterplatten-Mehrschichtaufbauten nach Art der 1 bis 3 und
  • 8 eine schematische Explosions-Seitenansicht des Schichtstapels für den Leiterplatten-Mehrschichtaufbau von 2 oder 3 vor dem Verpressen.
  • Der in 1 schematisch im Querschnitt eines hier interessierenden Bereichs gezeigte Leiterplatten-Mehrschichtaufbau ist vom Typ eines sogenannten 4-Lagen-Multilayers. Er beinhaltet eine Innenlage 1 und zwei Außenlagen 2a, 2b. Die Innenlage 1 ist mehrteilig ausgeführt, indem sie aus mehreren lateral nebeneinanderliegenden Innenlageteilen zusammengesetzt ist, so dass die einzelnen Innenlageteile auf spezifische Erfordernisse im jeweiligen lateralen Bereich der Innenlage 1 ausgelegt werden können.
  • Speziell sind in 1 ein erstes Innenlageteil 1a in einem lateralen Bereich A und ein zweites Innenlageteil 1b in einem dem lateralen Bereich A benachbarten lateralen Bereich B dargestellt. Das erste Innenlageteil 1a besteht aus einer elektrisch isolierenden Trägerschicht 3, die beidseitig ganzflächig oder wenigstens in vorgebbaren Flächenbereichen mit je einer Leiterschicht 4, 5, d.h. elektrisch leitfähigen Schicht, versehen ist. Ebenso besteht das zweite Innenlageteil 1b aus einer elektrisch isolierenden Trägerschicht 6, die beidseitig ganzflächig oder wenigstens in vorgebbaren Flächenbereichen mit je einer Leiterschicht 7, 8 versehen ist. Für die Trägerschichten 3, 6 und die Leiterschichten 4, 5, 7, 8 sind beliebige, für diesen Zweck an sich bekannte Materialien verwendbar, z.B. ein übliches ausgehärtetes Harzmaterial für die Trägerschichten 3, 6 und Kupfer (Cu) für die Leiterschichten 4, 5, 7, 8.
  • Die beiden Innenlageteile 1a, 1b unterscheiden sich in ihrer Trägerschichtdicke und in ihrer Leiterschichtdicke. Beispielsweise hat die Trägerschicht 3 des ersten Innenlageteils 1a eine Dicke von ca. 200 μm und jede ihrer beidseitigen Leiterschichten 4, 5 eine Dicke von ca. 400 μm. Demgegenüber weist beim zweiten Innenlageteil 1b die Trägerschicht 6 z.B. eine Dicke von etwa 1000 μm auf und ihre beidseitigen Leiterschichten 7, 8 eine Dicke jeweils etwa 35 μm. Insgesamt führt dies, wie auch aus 1 zu erkennen, zu einer etwa gleichen Gesamtschichtdicke der beiden Innenlageteile 1a, 1b von je ca. 1000 μm bis 1100 μm. Somit hat die Innenlage 1 eine wenigstens ungefähr gleiche Gesamtdicke in den benachbarten lateralen Bereichen A und B. Dies vermeidet einen signifikanten Höhenunterschied im Grenzbereich zwischen den beiden lateralen Bereichen A und B und damit einhergehende Ebenheitsprobleme für den Leiterplatten-Mehrschichtaufbau insgesamt. Hierzu ist es in den meisten Fällen wünschenswert, eine etwaige Abweichung in der Gesamtdicke der einzelnen Innenlageteile einer Innenlage auf einen vorgebbaren Maximalwert zu begrenzen, z.B. dadurch, dass die nominelle Gesamtdicke, d.h. die für die Fertigung angestrebte Soll-Gesamtdicke ohne Berücksichtigung von Fertigungstoleranzen, für ein Innenlageteil zwischen ca. 75% und ca. 125%, vorteilhaft zwischen ca. 90% und ca. 110%, der nominellen Gesamtdicke eines angrenzenden Innenlageteils gehalten wird.
  • Beidseits ist die Innenlage 1 ganzflächig, d.h. im Bereich aller ihrer separaten Innenlageteile 1a, 1b, von je einer durchgehenden dielektrischen Harzschicht 9, 10 abgedeckt. Hierbei kann es sich insbesondere um sogenannte Prepreg-Schichten, d.h. um Harzmaterialschichten im nur teilgehärteten, sogenannten B-Zustand handeln, aus denen beim Zusammenlaminieren bzw. Verpressen des Mehrschichtstapels in der Fertigung Harzmaterial austreten und z.B. jeglichen Spalt 11 zwischen benachbarten Innenlageteilen verfüllen kann. In gleicher Weise kann dieses Harzmaterial Vertiefungsstrukturen in den Leiterschichten 4, 5, 7, 8 verfüllen, die durch Strukturierung dieser Leiterschichten 4, 5, 7, 8 zur Erzielung gewünschter Leiterstrukturen entstehen, in 1 repräsentativ durch strukturierende Öffnungen 12 in den dicken Leiterschichten 4, 5 des ersten Innenlageteils 1a repräsentiert.
  • Wenn die Vertiefungsstrukturen 12 in einer der Leiterschichten 4, 5, 7, 8 im Verhältnis zur Dicke der durchgehenden Harzschicht 9, 10 relativ tief sind, kann optional eine Verfüllung der Vertiefungsstrukturen 12 mit einem zusätzlichen Harzfüllmaterial 9a, 10a vor dem Anbringen der jeweiligen durchgehenden Harzschicht 9, 10 vorgesehen sein, wie in 1 als Option gestrichelt angedeutet. Dazu kann das Harzfüllmaterial 9a, 10a z.B. durch Siebdrucken, Rollbeschichtung oder eine andere geeignete Technik appliziert werden. Je nach Bedarf können die Vertiefungsstrukturen 12 vollständig oder mit einer gegenüber ihrer Tiefe kleineren Verfüllungstiefe nur partiell gefüllt werden. In letzterem Fall kann die restliche Verfüllung durch Harzmaterial aus der durchgehenden Harzschicht 9, 10 beim Laminieren bzw. Verpressen des Aufbaus erfolgen.
  • An die dielektrischen Harzschichten 9, 10 schließt nach außen die jeweilige Außenlage 2a, 2b an, die im Beispiel von 1 jeweils aus einer ganzflächigen Leiterschicht 13, 14 besteht. Die beiden äußeren Leiterschichten 13, 14 können z.B. aus einer Cu-Schicht mit einer Dicke im Bereich von beispielsweise etwa 18 μm bis 400 μm bestehen, z.B. aus einer etwa 70 μm dicken Cu-Schicht aus einer Cu-Basisfolienlage mit einer Dicke von ca. 35 μm und darauf mittels Plattieren in einer Dicke von ca. 35 μm aufgebrachtem Cu-Material.
  • Der dergestalt aufgebaute 4-Lagen-Multilayer weist folglich im lateralen Bereich A eine Innenlage mit vergleichsweise dicken Leiterschichten 4, 5, z.B. sogenannte Dickkupferschichten mit je ca. 400 μm Cu, und im daneben liegenden lateralen Bereich B demgegenüber deutlich dünnere Leiterschichten 7, 8 z.B. aus je 35 μm dickem Basiskupfermaterial auf. Dadurch ist dieser Mehrschichtaufbau für unterschiedliche Anforderungen an diese inneren Leiterschichten 4, 5, 7, 8 in den unterschiedlichen lateralen Bereichen A, B optimal ausgelegt. So können die dickeren Leiterschichten 4, 5 im lateralen Bereich A z.B. zur Führung höherer Versorgungsströme herangezogen werden, während sich mit den dünneren Leiterschichten 7, 8 im lateralen Bereich B sehr feine Leiterstrukturen bereitstellen lassen.
  • Die beiden Innenlageteile 1a, 1b können voneinander getrennt mit üblichen Standardprozessen vorgefertigt werden, indem jeweils eine Trägerschicht entsprechender Dicke beidseitig mit den Leiterschichten der gewünschten Dicke versehen wird, wobei die drei Schichten zuvor oder danach auf die benötigte Abmessung gebracht werden. Somit sind keine zusätzlichen additiven oder subtraktiven Prozesse zur Bildung der beiden Innenlage-Leiterschichtebenen mit unterschiedlichen Dicken in den beiden benachbarten lateralen Bereichen A und B erforderlich, die durch die Leiterschichten 5 und 8 bzw. die Leiterschichten 4 und 7 der beiden Innenlageteile 1a, 1b repräsentiert werden. Es entfällt auch der mit subtraktiven Prozessen einhergehende Verlust an Leiterschichtmaterial.
  • 2 zeigt eine Variante des Leiterplatten-Mehrschichtaufbaus von 1 in Form eines 6-Lagen-Multilayers, wobei zum leichteren Verständnis für identische oder funktionell äquivalente Elemente gleiche Bezugszei chen verwendet sind, so dass insoweit auf die obige Beschreibung zu 1 verwiesen werden kann.
  • Das Ausführungsbeispiel von 2 unterscheidet sich von demjenigen der 1 in modifizierten Außenlagen 2c, 2d, die hier analog zur Innenlage 1 jeweils eine elektrisch isolierende Trägerschicht 15, 16 umfassen, welche außenseitig mit der zugehörigen äußeren Leiterschicht 13, 14 versehen sind und innenseitig eine weitere Leiterschicht 17, 18 tragen. Somit bilden die beiden Leiterschichten 17, 18 im Vergleich zum Ausführungsbeispiel von 1 zwei weitere innere Leiterschichtebenen zusätzlich zu den vier Leiterschichtebenen von 1, die von den beiden äußeren Leiterschichtlagen 13, 14 sowie den beiden Leiterschichtlagen der Innenlage 1 mit den Leiterschichtteilen 4 und 7 bzw. den Leiterschichtteilen 5 und 8 der beiden Innenlageteile 1a, 1b gebildet sind. Die beiden zusätzlichen Leiterschichten 17, 18 können z.B. jeweils von einem Basiskupfer-Folienmaterial mit einer Dicke von beispielsweise ca. 35 μm gebildet sein. Bei der Fertigung wird wie üblich die jeweilige Außenlage 2c, 2d mit der beidseitig elektrisch leitend beschichteten, dielektrischen Trägerschicht vorgefertigt und unter Zwischenfügung der zugehörigen Prepreg-Harzschicht 9, 10 auf der einen bzw. der anderen Seite der Innenlage 1 gestapelt, wonach der gestapelte Aufbau zusammenlaminiert bzw. verpresst wird. Zu den Vorteilen und Eigenschaften des Ausführungsbeispiels von 2, insbesondere bezüglich des charakteristischen Aufbaus der Innenlage 1, gilt das oben zu 1 gesagte in gleicher Weise, worauf verwiesen werden kann.
  • 3 zeigt als Variante des Ausführungsbeispiels von 2 einen weiteren 6-Lagen-Multilayer, wobei wiederum für identische oder funktionell äquivalente Elemente die gleichen Bezugszeichen wie in 2 verwendet sind und insoweit auf die obige Beschreibung zu 2 verwiesen werden kann.
  • Als Unterschied zum Ausführungsbeispiel von 2 sind im Ausführungsbeispiel von 3 beidseits der Trägerschicht 3 zwei Leiterschichten 4', 5' geringerer Dicke verwendet, z.B. mit einem Basiskupfer-Folienmaterial von ca. 210 μm Dicke. Um die damit reduzierte Gesamtdicke von ca. 620 μm des ersten Innenlageteils 1a beim zweiten Innenlageteil 1b zu berücksichtigen, wird für letzteres eine modifizierte Trägerschicht 6' mit einer gegenüber derjenigen der korrespondierenden Trägerschicht 6 im Beispiel von 2 reduzierten Dicke von z.B. etwa 550 μm verwendet. Dies führt dann wiederum zu im wesentlichen gleichen Gesamtschichtdicken der beiden Innenlageteile 1a, 1b von im genannten Zahlenbeispiel ca. 620 μm. Im Übrigen gelten die oben zu den Ausführungsbeispielen der 1 und 2 erläuterten Eigenschaften und Vorteile auch für den 6-Lagen-Multilayeraufbau von 3, worauf verwiesen werden kann.
  • Es versteht sich, dass bei Bedarf auch bei den Ausführungsbeispielen der 2 und 3 eine separate partielle oder vollständige Verfüllung der Vertiefungsstrukturen 12 mit dem zusätzlichen Harzfüllmaterial 9a, 10a vor dem Anbringen der durchgehenden Prepräg-Harzschicht 9, 10 vorgesehen sein kann, wie oben zum Ausführungsbeispiel der 1 erläutert.
  • 4 zeigt eine Variante des Ausführungsbeispiels von 1, bei welcher der zweite Innenlageteil 1b eine merklich geringere Gesamtdicke als der erste Innenlageteil 1a aufweist, indem seine Trägerschicht 6a entsprechend dünner als die Trägerschicht 6 im Beispiel von 1 ist. Um für die angrenzenden, durchgehenden Harzschichten 9, 10 eine im Wesentlichen plane Anlagefläche ohne merklichen Stufenübergang zwischen den beiden Innenlageteilen 1a, 1b bereitzustellen, sind im Ausführungsbeispiel von 4 zusätzlich je eine Dickenausgleichs-Harzschicht 9b, 10b aus Prepregmaterial beidseits des dünneren Innenlageteils 1b vorgesehen, wobei diese Dickenausgleichs-Harzschichten 9b, 10b im Bereich des dickeren Innenlageteils 1a freigespart sind. Die Dicke der Dickenausgleichs-Harzschichten 9b, 10b entspricht dem Gesamtdickenunterschied der beiden Innenlageteile 1a, 1b, so dass sich unter Berücksichtigung der nur im Bereich des dünneren Innenlageteils 1b vorhandenen Dickenausgleichs-Harzschichten 9b, 10b im Wesentlichen gleiche Gesamtdicken ergeben und dadurch eine im Wesentlichen plane Anlagefläche für die angrenzenden, durchgehenden Prepreg-Harzschichten 9, 10 gegeben ist. Während im gezeigten Beispiel das dünnere Innenlageteil dasjenige mit den dünneren Leiterschichten 7, 8 ist, versteht es sich, dass in alternativen Ausführungsformen das dünnere Innenlageteil, in dessen Bereich die jeweilige Dickenausgleichs-Harzschicht vorgesehen wird, ein solches mit jeweiliger dickerer Leiterschicht, jedoch dünnerer Trägerschicht sein kann.
  • Im übrigen ergeben sich für das Ausführungsbeispiel von 4 die gleichen Vorteile und Eigenschaften, wie sie oben zu den Beispielen der 1 bis 3 erläutert wurden, worauf verwiesen werden kann.
  • Während die 1 bis 4 Ausführungsbeispiele zeigen, bei denen die nebeneinanderliegenden Innenlageteile 1a, 1b sowohl unterschiedliche Trägerschichtdicken als auch unterschiedliche Leiterschichtdicken aufweisen, umfasst die Erfindung auch Ausführungsformen, bei denen sich nebeneinanderliegende Innenlageteile nur in ihrer Trägerschichtdicke oder nur in ihrer Leiterschichtdicke unterscheiden.
  • Durch die oben erläuterte Zusammensetzung der Innenlage 1, 1' aus mehreren nebeneinanderliegenden Innenlageteilen 1a, 1b mit wenigstens zwei unterschiedlichen Leiterschichtdicken lassen sich Leiterplatten-Mehrschichtaufbauten mit unterschiedlichster lateraler Verteilung innerer Leiterschichten unterschiedlicher Dicke mit vergleichsweise geringem Fertigungsaufwand prozesssicher und ohne signifikanten Verlust an Leitermaterial herstellen.
  • Ein Beispiel hierzu ist in den 5 bis 7 veranschaulicht, die jeweils in Draufsicht entsprechende Zwischenprodukte für die Herstellung einer Innenlage nach Art der Innenlagen 1, 1' der Ausführungsbeispiele in den 1 bis 4 zeigen. Speziell beziehen sich die 5 bis 7 auf ein Beispiel eines etwa quadratischen Leiterplatten-Mehrschichtaufbaus, bei dem für die betreffende, aus mehreren Innenlageteilen zusammengesetzte Innenlage in bestimmten lateralen Bereichen A1 bis A8 dickere Innenlage-Leiterschichten und in davon verschiedenen lateralen Bereichen B1 bis B4 Innenlage-Leiterschichten geringerer Dicke gefordert sind. Mit anderen Worten setzt sich die Innenlage aus mehreren ersten Innenlageteilen 1a nach Art der 1 bis 4 in den Bereichen A1 bis A8 und mehreren zweiten Innenlageteilen 1b nach Art der 1 bis 4 in den anderen Bereichen B1 bis B4 innerhalb eines in die entsprechenden Bereiche A1 bis A8 und B1 bis B4 unterteilten Grundrahmens 19 zusammen.
  • 5 veranschaulicht die Vorfertigung der zweiten Innenlagenteile 1b in den entsprechenden Bereichen B1 bis B4 des Grundrahmens 19. Beispielsweise kann es sich in den Bereichen B1 bis B4 um Innenlageteile 1b für den Mehrschichtaufbau der 1 und 2 mit ca. 1000 μm dicker Trägerschicht und beidseitiger Leiterschicht mit je ca. 35 μm Dicke handeln. Die anderen, für die größere Leiterschichtdicke reservierten Bereiche A1 bis A8 werden aus dem z.B. aus 1 mm dickem ausgehärtetem Harzmaterial bestehenden Grundrahmen 19 ausgespart.
  • 6 zeigt entsprechend einen Grundrahmen 20 mit einer Mehrzahl von vorgefertigten ersten Innenlageteilen 1a in den zwei benötigten unterschiedlichen Größen für die im Grundrahmen 19 von 5 ausgesparten Flächenbereiche A1 bis A8. 7 zeigt dann das Resultat, das entsteht, nachdem die für die Flächenbereiche A1 bis A8 in 5 benötigten ersten Innenlageteile 1a aus dem vorgefertigten Produkt gemäß 6 vereinzelt bzw. herausgetrennt und in die ausgesparten Flächenbereiche A1 bis A8 des Grundrahmens 19 von 5 eingesetzt worden sind. Zum Einsetzen und anschließenden Einbringen des so vorgefertigten Grundrahmens 19 gemäß 7 kann zweckmäßig ein geeignetes Fixieren der in die ausgesparten Flächenbereiche A1 bis A8 eingesetzten ersten Innenlageteile 1a z.B. mittels Kleben oder eines anderen herkömmlichen Fixierprozesses vorgesehen sein. Wie aus 7 ersichtlich, beinhaltet die mit dem Grundrahmen 19 vorgefertigte Innenlage die ersten Innenlageteile 1a in den Bereichen A1 bis A8 mit der größeren Innenlagen-Leiterschichtdicke von z.B. 400 μm und die zweiten Innenlageteile 1b geringer Innenlagen-Leiterschichtdicke von z.B. 35 μm in den übrigen Bereichen B1 bis B4.
  • 8 zeigt in einer schematischen Explosionsdarstellung das Aufbauen des Schichtstapels für den jeweils gewünschten Leiterplatten-Mehrschichtaufbau nach der Vorfertigung der lateral mehrteiligen Innenlage 1. Dazu wird beidseits der Innenlage 1 je eine Prepreg-Schichtlage z.B. nach Art der Prepreg-Schichtlage 9, 10 der 1 bis 4 angelegt, an die wiederum jeweils eine nächste Lage mit elektrischer Leiterschicht angelegt werden, z.B. die nur aus einer Leiterschicht bestehenden Außenlagen 2a, 2b gemäß 1. Der dergestalt lose aufgebaute Schichtstapel wird dann in üblicher Weise in einer Laminierungspresse verpresst, wobei das noch nicht ausgehärtete Harzmaterial in den Prepreg-Schichtlagen 9, 10 fließfähig wird und das Harzmaterial anschließend vollständig ausgehärtet wird.
  • Es versteht sich, dass außer den gezeigten zahlreiche weitere Ausführungsbeispiele im Rahmen der Erfindung für den Fachmann realisierbar sind, z.B. Leiterplatten-Mehrschichtaufbauten mit mehr als sechs und/oder mit einer ungeraden Anzahl von Leiterschichtebenen. Unter derartige Modifikationen fallen beispielsweise auch Ausführungsformen der Erfindung, bei denen die aus mehreren separaten, lateral versetzt angeordneten Innenlageteilen zusammengesetzte Innenlage nur eine Leiterschichtebene aufweist, d.h. die elektrisch isolierenden Trägerschichten der Innenlageteile sind in diesem Fall nur auf einer Hauptseite mit einer Leiterschicht versehen. Des Weiteren versteht es sich, dass außer den oben konkret genannten Schichtdicken beliebige andere Schichtdicken für die einzelnen Schichtlagen des Mehrschichtaufbaus je nach Anwendungsfall vorgesehen sein können. Charakteristisch für die Erfindung ist insoweit lediglich, dass wenigstens zwei separate Innenlageteile einer Innenlage unterschiedliche Trägerschichtdicken und/oder unterschiedliche Leiterschichtdicken aufweisen. In weiteren möglichen Ausführungsformen der Erfindung sind im Leiterplatten-Mehrschichtaufbau mehrere lateral mehrteilige Innenlagen nach Art der Innenlagen 1, 1' der 1 bis 4 in verschiedenen Ebenen im Schichtstapel enthalten, wobei die ersten Innenlageteile mit größerer Leiterschichtdicke für die eine Innenlage nicht im gleichen Bereich vorgesehen sein brauchen wie in einer anderen, im Schichtstapel darüber oder darunter liegenden Innenlage, d.h. die Bereiche höherer und niedrigerer Leiterschichtdicke und/oder Trägerschichtdicke können für die mehreren übereinanderliegenden Innenlagen des Mehrschicht-Aufbaus in derartigen Ausführungsformen der Erfindung beliebig und unabhängig voneinander verteilt sein.

Claims (8)

  1. Leiterplatten-Mehrschichtaufbau mit – einer oder mehreren übereinanderliegenden Innenlagen (1) mit je einer elektrisch isolierenden Trägerschicht (3, 6), die ein- oder beidseitig wenigstens bereichsweise mit einer Leiterschicht (4, 5, 7, 8) versehen ist, dadurch gekennzeichnet, dass – wenigstens eine Innenlage (1) wenigstens einen ersten und einen von dem ersten separat in einem anderen lateralen Bereich angeordneten zweiten Innenlageteil (1a, 1b) umfasst, die sich in ihrer Trägerschichtdicke und/oder ihrer Leiterschichtdicke voneinander unterscheiden.
  2. Leiterplatten-Mehrschichtaufbau nach Anspruch 1, weiter dadurch gekennzeichnet, dass eine nominelle Gesamtdicke aus Trägerschichtdicke und Leiterschichtdicke für den ersten Innenlageteil zwischen 75% und 125% derjenigen für den zweiten Innenlageteil liegt.
  3. Leiterplatten-Mehrschichtaufbau nach Anspruch 2, weiter dadurch gekennzeichnet, dass der erste und der zweite Innenlageteil die gleiche nominelle Gesamtdicke aufweisen.
  4. Leiterplatten-Mehrschichtaufbau nach einem der Ansprüche 1 bis 3, weiter dadurch gekennzeichnet, dass die Leiterschichtdicke eines ersten Innenlageteils im Bereich zwischen der Leiterschichtdicke eines zweiten Innenlageteils und dem 80fachen der Leiterschichtdicke des zweiten Innenlageteils liegt.
  5. Leiterplatten-Mehrschichtaufbau nach einem der Ansprüche 1 bis 4, weiter dadurch gekennzeichnet, dass die Leiterschichtdicke eines der Innenlageteile zwischen 5 μm und 70 μm liegt.
  6. Leiterplatten-Mehrschichtaufbau nach einem der Ansprüche 1 bis 5, weiter dadurch gekennzeichnet, dass die wenigstens eine Innenlage ein- oder beidseitig von einer sich jeweils durchgehend über die mehreren Innenlageteile der Innenlage hinweg erstreckenden Harzschicht (9, 10) abgedeckt ist.
  7. Leiterplatten-Mehrschichtaufbau nach Anspruch 6, weiter dadurch gekennzeichnet, dass in einen oder mehrere Ausnehmungsbereiche wenigstens einer der an die durchgehende Harzschicht (9, 10) angrenzenden Leiterschicht (4, 5) ein zusätzliches Harzfüllmaterial (9a, 10a) eingebracht ist.
  8. Leiterplatten-Mehrschichtaufbau nach Anspruch 6 oder 7, weiter dadurch gekennzeichnet, dass die beiden Innenlageteile unterschiedliche Gesamtdicke aufweisen und im Bereich des Innenlageteils geringerer Gesamtdicke ein- oder beidseitig zwischen dem Innenlageteil und der durchgehenden Harzschicht (9, 10) eine den Bereich des Innenlageteils größerer Gesamtdicke freilassende Dickenausgleichs-Harzschicht (9b, 10b) angeordnet ist.
DE200720003815 2007-03-09 2007-03-09 Leiterplatten-Mehrschichtaufbau Expired - Lifetime DE202007003815U1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE200720003815 DE202007003815U1 (de) 2007-03-09 2007-03-09 Leiterplatten-Mehrschichtaufbau

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200720003815 DE202007003815U1 (de) 2007-03-09 2007-03-09 Leiterplatten-Mehrschichtaufbau

Publications (1)

Publication Number Publication Date
DE202007003815U1 true DE202007003815U1 (de) 2007-05-10

Family

ID=38056628

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200720003815 Expired - Lifetime DE202007003815U1 (de) 2007-03-09 2007-03-09 Leiterplatten-Mehrschichtaufbau

Country Status (1)

Country Link
DE (1) DE202007003815U1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011002864A1 (de) 2011-01-19 2012-07-19 Zf Friedrichshafen Ag Leiterplatine und Verfahren zur Herstellung einer Leiterplatine
DE102011051411A1 (de) 2011-06-28 2013-01-03 Schweizer Electronic Ag Prepreg, Verfahren zum Herstellen eines Prepregs, Verfahren zum Herstellen eines Leiterplattenelements sowie Leiterplattenelement
US10897812B2 (en) 2018-12-25 2021-01-19 AT&S (Chongqing) Company Limited Component carrier having a component shielding and method of manufacturing the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011002864A1 (de) 2011-01-19 2012-07-19 Zf Friedrichshafen Ag Leiterplatine und Verfahren zur Herstellung einer Leiterplatine
WO2012097912A1 (de) 2011-01-19 2012-07-26 Zf Friedrichshafen Ag Leiterplatine und verfahren zur herstellung einer leiterplatine
DE102011051411A1 (de) 2011-06-28 2013-01-03 Schweizer Electronic Ag Prepreg, Verfahren zum Herstellen eines Prepregs, Verfahren zum Herstellen eines Leiterplattenelements sowie Leiterplattenelement
WO2013000574A1 (de) 2011-06-28 2013-01-03 Schweizer Electronic Ag Prepreg, verfahren zum herstellen eines prepregs, verfahren zum herstellen eines leiterplattenelements sowie leiterplattenelement
US10897812B2 (en) 2018-12-25 2021-01-19 AT&S (Chongqing) Company Limited Component carrier having a component shielding and method of manufacturing the same

Similar Documents

Publication Publication Date Title
DE2261120C3 (de) Laminierte Schaltkarten aus mehreren mit Schaltungsmustern versehenen Isolierplatten
DE68917694T2 (de) Schaltungsplattenzusammenbau und Kontaktstift, der darin verwendet wird.
DE69804182T2 (de) Kondensatoren für integrierte Schaltungen mit gestapelten Streifen
DE10016064B4 (de) Substrat,Einzelsubstrat und Verfahren zur Herstellung derselben
DE2539925A1 (de) Verfahren zur herstellung einer mehrschichtigen gedruckten schaltungsplatte
DE102010042922A1 (de) Druckschaltungsplatine
DE3011068A1 (de) Elektrische gegenplatte und verfahren zu ihrer herstellung
EP1550358B1 (de) Leiterplatte mit mindestens einem starren und mindestens einem flexiblen bereich sowie verfahren zur herstellung von starr-flexiblen leiterplatten
EP3599636A1 (de) Keramischer schaltungsträger und elektronikeinheit
DE102016212129A1 (de) Hochfrequenz-Sende-/Empfangselement und Verfahren zur Herstellung eines Hochfrequenz-Sende-/Empfangselementes
DE112016003985T5 (de) Mehrschichtsubstrat und Verfahren zur Herstellung desselben
EP0451541B1 (de) Herstellung von mehrschichtigen Leiterplatten mit erhöhter Leiterbahnendichte
DE69318937T2 (de) Mehrschicht Leiterrahmen für eine Halbleiteranordnung
CH667359A5 (de) Verfahren zur herstellung einer starre und flexible partien aufweisenden leiterplatte fuer gedruckte elektrische schaltungen.
DE1160519B (de) Verfahren zur Bildung gedruckter Schaltungen auf mehreren doppelseitig bedruckten Isoliertraegerplatten
DE202007003815U1 (de) Leiterplatten-Mehrschichtaufbau
DE19955538B4 (de) Leiterbahnträgerschicht zur Einlaminierung in eine Chipkarte, Verfahren zur Herstellung einer Leiterbahnträgerschicht Spritzgusswerkzeug zur Durchführung des Verfahrens zur Herstellung einer Leiterbahnträgerschicht
DE69330436T2 (de) Dielektrische Filteranordnung
EP2201619B1 (de) Piezoelektrisches vielschichtbauelement
DE102013018379A1 (de) Substrataufbauschichten zum Erreichen einer feinen Entwurfsregel und einer erhöhten Gehäuse-Planparallelität
DE2047204A1 (de) Mehrschichtige Leiterplatte
DE202014005370U1 (de) Induktives Bauteil
DE102016224943A1 (de) Trägersubstrat, Elektronikmodul und Verfahren zum Ausbilden eines Trägersubstrates
DE102024112162A1 (de) Leiterplattenstruktur und Verfahren zu ihrer Herstellung
EP2936950B1 (de) Verfahren zur herstellung eines mehrschichtträgerkörpers

Legal Events

Date Code Title Description
R207 Utility model specification

Effective date: 20070614

R163 Identified publications notified

Effective date: 20070427

R150 Term of protection extended to 6 years

Effective date: 20100420

R151 Term of protection extended to 8 years
R151 Term of protection extended to 8 years

Effective date: 20130208

R152 Term of protection extended to 10 years
R152 Term of protection extended to 10 years

Effective date: 20150130

R071 Expiry of right