DE2017172B2 - Halbleiteranordnung, die eine Passivierungsschicht an der Halbleiteroberfläche aufweist - Google Patents
Halbleiteranordnung, die eine Passivierungsschicht an der Halbleiteroberfläche aufweistInfo
- Publication number
- DE2017172B2 DE2017172B2 DE2017172A DE2017172A DE2017172B2 DE 2017172 B2 DE2017172 B2 DE 2017172B2 DE 2017172 A DE2017172 A DE 2017172A DE 2017172 A DE2017172 A DE 2017172A DE 2017172 B2 DE2017172 B2 DE 2017172B2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- semiconductor
- collecting electrode
- phosphosilicate
- per
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H10W74/43—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D99/00—Subject matter not provided for in other groups of this subclass
-
- H10P95/00—
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Formation Of Insulating Films (AREA)
- Electrodes Of Semiconductors (AREA)
Description
Die Erfindung betrifft eine Halbleiteranordnung, die
eine Passivierungsschicht aus thermisch gewachsenem Oxid sowie eine ladangsstabiiisierende Phosphorsilikatschicht an der Halbleiteroberfläche aufweist.
Die Ladungsstabilisierung von SiO2-Passivierungsschichten durch Phosphorsilikatschichten ist aus IBM
Journal, Bd. 8 (1964), H. 4, Seiten 376 bis 384 bekannt geworden.
B«i der Herstellung stark verkleinerte, integrierter
Schaltungen und insbesondere bei der Erstellung der Parallelität der Bit-Leiter einer großen Anzahl monolithischer Speichervorrichtungen ergeben sich besondere
Schwierigkeiten durch das Auftreten übermäßig großer Leckströme und bei integrierten Schaltungen tritt
besonders ein Muster aus leitenden und zwischenverbindenden metallischen Gebieten hervor, die sich über
die mit einem Oxid bedeckten Oberfläche des monolithischen Chips ausbreiten. Diese Schicht ist eine
dielektrische Schicht, z. B. Glas. Das zwischenliegende Metall liegt dabei in der Zwischenzone zwischen einer
Schicht aus (hermischen Oxidmsrteriat und einer Schicht
aus einkapselndem oder isolierendem Glas. Durch das Glas sind Löcher geatzt, um elektrische Verbindungen
zwischen verschiedenen Gebieten und den Paketklemmen herzustellen. Die Gesamtvorricritung ist außerdem
in eine Kapsel, Dose, Plastik oder dgl. eingeschlossen.
Ks ist experimentell gefunden worden, daß Veninrei
nigtingen aus Alkalimetall, zum Beispiel Natrium, das im
Pro/eßmnserial oder im Kapselniatsrinl enthalten ist,
durch die Passivierung hinabwandern und das Halblettermaterial verunreinigen. Diese Verunreinigungen
wirken wie bewegliche positive Ladungszentren, welche die relativ niedrig dotierten Halbleitergebiete vom
P-Typ im monolithischen Chip zum entgegengesetzten N-Typ-Bereich invertieren. Dies führt zu einer merklichen Steigerung des Leckstromes der Halbleiteranordnung, wie bereits in der US-Patentschrift 33 35 340
erörtert wurde.
ίο Es ist bekannt, daß durch Bildung einer oberen
Oberfläche aus Phosphorsilikat über der Schicht aus thermisch hergestelltem Oxid vor dem Metallisieren
bewegliche Ladungen an der Grenzfläche der Oxidschicht und der Oberfläche aus Phosphorsilikat
abgefangen werden können.
Durch die US-Patentschrift 33 63 152 ist es bereits bekanntgeworden, eine leitende Schicht über der
passivierenden Schicht eines Einzeltransistors anzuordnen und dabei ein negatives Potential anzuwenden. Bei
dieser bekannten Halbleiteranordnung wurde jedoch nicht das Problem der Verhütung von Ladungsinversion
in Betracht gezogen.
Die der Erfindung zugrunde liegende Aufgabe besteht nun darin, P-Typ-Inversionen im N-Typ-Bereich
bei mit einer dielektrischen, passivierten Deckschicht bekapselter, integrierten, monolythisch-integrierten und
anderen Halbleite^anordnungen zu vermeiden oder
zumindest erheblich einzudämmen.
die eine Passivierungsschicht aus thermisch gewachsenem Oxid sowie einer ladungsstabilisierende Phosphorsilikatschicht an der Halbleiteroberfläche aufweist
besteht danach die Erfindung darin, daß eine negativ geladene Auffangelektrode auf der Phosphorsilikat
schicht gegebenenfalls unter Zwischenfügung einer
Isolierschicht so angeordnet ist, daß sie sich flächenhaft über das Gebiet des PN-Oberganges erstreckt und daß
die Auffangelektrode eine Schichtdicke von 500 bis 700 nm aufweist
Die negativ aufgeladene Auffaftgefektrode nach der
Erfindung kann auch bei der Herstellung von Feldeffekttransistoren verwendet werden. Sie kann dagegen
verwendet werden, um Leckströme zwischen Halbleiteranordnungen zu isolieren oder zu verhindern. Sie
kann ν !iterhin dazu verwendet werden, um Verunreinigungen aus positiven ionenmetallen abzufangen.
Durch Anbringen einer metallischen, leitenden oder
abfangenden Elektrode über der passivierenden Schicht und durch Verbindung der Elektrode mit der negativen
Klemme einer Stromquelle wird die Elektrode bewegliche positive Ladungszeniren anziehen und einfangen.
Solange wie die Elektrode mit negativer Spannung gespeist ist, können positive Ladungszentren die
Oberfläche des Halbleitermaterials nicht erreichen, um
auf diese Weise eine Inversion herbeizuführen.
Die aufgeladene Auffangelektrode hindert bewegliche Ladungsträger an der Bewegung durch die
Phosphorsilikatschicht zu den P-Typ-Flächen der Oberfläche des Halbleitermaterials. Die Phosphorsili katschicht und die Auffangelektrode arbeiten somit
zusammen, um eine Inversion in der Ρ·Τνρ·Bereichen
oder eine Verstärkung der N-Typ-Bereiche zu verhindern.
h'i für eine beispeilsweise Ausführungsform näher erläii
tcrt:
Pig. I ist eine isometrische Darstellung einer I lalbleiteranordniing. welche gemäß der F.rfindiing eine
Auffangelektrode enthält,
F i g, 2 ist eine Querschnittsdarstellung einer Feldeffektanordnung,
welche eine Elektrode gemäß der Erfindung zum Auffangen von Ladungen und/oder eine
isolierende Vorrichtung enthält
Fig,3 ist eine andere Ausführungsform der Erfindung
nach F i g. 2,
Fig.4 ist eine logsrithmische Darstellung des
Auffangelektrodenpotentiales, normalisiert auf 100 nm
der Dicke des Siliciumdioxids zur Inversionsverhinderung bei verschiedenen Konzentrationen der Verunreinigungen
pro cm3 im Halbleitermaterial.
In Fig. 1 ist mit 1 eine Schicht aus halbleitendem
Material bezeichnet Diese schließt eine Fläche 2 ein, welche die üblichen monolithischen Schaltungen mit
ihren PN-Übergängen zwischen Zonen verschiedenen Leitungstyps enthält Obgleich derartige Halbleiterschaltungen
meist mit vielen Schaltungen in benachbarten Bereichen eines Halbleiterplättchens hergestellt
werden, ist in Fig. 1 zur Erleichterung der Erklärung
nur ein Chip mit einer einzelnen Schaltung dargestellt Unmittelbar über oder daneben enthält die Halbieiterschicht
1 eine Schicht 3 aus isolierendem Material. Dieses Material besteht insbesondere aus thermisch
hergestelltem Oxidmaterial mit einer Schicht 4 aus Phosphorsilikat
Die Bildung einer solchen Phosphorsilikatschicht ist
an sich bereits durch die US-Patentschrift 33 43 049 bekanntgeworden. Die Phosphorsilikatschicht ist eine
Mischung des thermischen Oxides mit Phosphorpentoxid.
Auf der Schicht 4 befindet sich eine Anzahl metallischer Gebiete oder leitender Bereiche 5,6 und 7
wie man sie bei der Herstellung integrierter Schaltungen verwendet Diese Bereiche werden von den
Schichten 3 und 4 getragen und sind, was nicht besonders gezeigt ist, mit dem Halbleiter 2 entsprechend
der zu konstruierenden Schaltung verbunden.
Unmittelbar über und neben der Schicht 4 und den Gebieten ist eine Schicht 8 für die Einkapselung
und/oder isolation des Halbleiterkörpers und des metallischen Materials, insbesondere aus Glas oder
Siliciumnitrid vorgesehen. Die Glasschicht kann durch das in der US-Patentschrift 32 47 428 beschriebene
Verfahren hergestellt werden. Eine Anzahl von äußeren Kontaktverlängerungen oder Kontaktklemmen 9, 10
und 11 sind vorgesehen. Die Herstellung geschieht mit den üblichen photolithographischen Verfahren und
Ätzmethoden. Zusätzliche, in der Zeichnung nicht besonders dargestellt? Schichten, die der Schicht 3
ähnlich sind, können auf die Schicht 8 aufgetragen werden und schließen leitende Teile zum Anschluß an
die Stromkreisteile 5, 6 und 7 durch geeignete, mein
besonders gezeigte Mittel ein.
In dieser Anordnung dient die Schicht 8 als Isolation
zwischen den leitenden Teilen. Die Auffangelektrode ist demgemäß nicht auf ein einzelnes Niveau der
Passivierung und Einkapselung beschränkt.
fm Falle dieses Ausführungsbeispieles ist angenommen, daß die Schaltung derart konstruiert ist, daß der
Kontakiansehluß 9 ein negatives Potential, welches
vorzugsweise das am stärksten negative Potential beim Anschluß der Halbleiteranordnung ist. aufnimmt. Es
kann jedoch eine getrennte negative Potentialqiicllc
verwendet werden. Eine leitende Elektrode 12 ist nls Auffang auf dor oberen Oberfläche der Schicht t
angeordnet, welche über den Leiter 13 mit dem
Anschluß 9 vci bunden ist und sich über clic gesamte
Fläche oder einen Teil des Bereiches 2 in der Schicht 1
erstreckt
Der Letter 13 kann einen hohen Widerstand haben. Der Widerstand kann in den Halbleiterkörper 1 durch
die Diffusion hergestellt werden und in geeigneter Weise mit dem Leiter 13 verbunden sein. Die negativ
geladene Auffangelektrode 12 7ieht dann die beweglichen positiven Ladungen an.
Die Auffangselektrode 12 kann zusätzlich die Phosphorsilikatschicht 4 ergänzen, indem sie die
beweglichen Verunreinigungen innerhalb der thermischen Schicht 3 anzieht, und zwar insbesondere dort wo
die Schicht 4 in ihrer Dicke und/oder Dotierungskonzentration entsprechend ihrem konstruktiven Aufbau
beschränkt ist Die beweglichen Ladungen erreichen deshalb nicht den P-Typ-Bereich in der PN-Obergangszone
2, und die Ladungsträgerinversion wird vermieden. Die Auffangelektrode 12 muß eine Dicke haben, die
groß genug ist, damit diese als Äquipotentialfläche dienen kann. Nach einer vorteilhaften Ausführungsform
ist diese Dicke etwa 500 bis 700 nm. Ae Auffangelektrode
12 kann irgendeine Form haben urd braucht nicht notwendig die in F i g. 1 gezeigte Form aufzuweisen. Die
Lage der Auffangelektrode 12 liegt über den Bereichen,
die gegen eine Laduiigsträgerinversion oder Verstärkung
anfällig sind. Es können auch mehrere Auffangelektroden
in verschiedenen Niveaus angeordnet werden.
Die Kontaktklemmen 10 und 11 würden normalerweise durch einen Metallniederschlag und durch einen Ätzprozeß in konventioneller Weise über Öffnungen in der Einkapselungsschicht 8 hergestellt werden. Die Auffangelektrode 12 kann während deselben Verfahrensintervalles aufgebracht werden wie das Kontaktmetall. Wenn zum Beispiel eine Chrom-Kupfei-Gold-Elektrode als Kontaktmetall bevorzugt wird, könnte diese auch als Elektrodenmetall dienen. Andererseits kann Molybdän oder Aluminium als Material für die Elektrode verwendet werden.
Die Kontaktklemmen 10 und 11 würden normalerweise durch einen Metallniederschlag und durch einen Ätzprozeß in konventioneller Weise über Öffnungen in der Einkapselungsschicht 8 hergestellt werden. Die Auffangelektrode 12 kann während deselben Verfahrensintervalles aufgebracht werden wie das Kontaktmetall. Wenn zum Beispiel eine Chrom-Kupfei-Gold-Elektrode als Kontaktmetall bevorzugt wird, könnte diese auch als Elektrodenmetall dienen. Andererseits kann Molybdän oder Aluminium als Material für die Elektrode verwendet werden.
Die F i g. 2 zeigt eine Feldeffektanordnung mit einem P-Typ-Substrat Γ sowie mit den N-Typ-Zonen 2a und
2b. Diese Zonen arbeiten als Source- bzw. Drain-Zone. Die Schicht 3' repräsentiert die Passivierungsschichten
und schließt eine aktive Gate-Oxidzone ein. Sie enthält auch die Passivierung für die metallische Zwischenverbindung.
Eine Einkapselungsschicht 8', vorzugsweise aus Glas. Nitrid oder dergleichen, bedeckt die Passivierung und
das Verbindungsmetall. Auf der Einkapselungsschicht
Y) ist, wie in F i g. 1 beschrieben, eine Auffangelektrode 12'
gebildet. Diese zieht die beweglichen positiven Ladungen in der Schicht 8' in Ergänzung mit der Wirkung der
Phosphorsilikatschicht 4' an. in der Schicht 8' sind feei^iiste Durchgangsöffnungen gebildet, um Verbindüngen
mit Stromquellen und Schaitungsteilen herstellen zu könnerr. Der negative Anschrtrß für die
Auffangselektrode 12' kann, wie in Verbindung mi; F i g. 1 bereits beschrieben, eine getrennte Zufuhr sein.
Eine andere Feldeffektstruktur ist in F i g. 3 gezeigt
Hierbei ist die Auffangelektrode 12" auf die Passivierungsschichten 3" und 4" aufgebracht Diese wird durch
die Einkapselungsschicht 8" bedeckt. Die Auffangelektrode 12" kann den gesamten Zwischenraum oder einen
Teil des Zwischenraumes /wischen der Source-Elektmde und der Gain-Flektrode bedecken. Der Elektrode
kann ein negatives Potential durch geeignete, in der
Zeichnung nicht besonders dargestellte Mittel, wie in
den Fig. 1 und 2 vorgeschlagen, zugeführt werden. Im
Falle der Fi g. 3 zieht die Auffangelektrode bewegliche
Ladungen aus der darüberliegenden Schicht 8" al), während im Falle der Fig. 2 die auffangende Schicht
von der darunterliegenden Schicht 8' Ladungen abzieht. Die Fig.4 veranschaulicht den Mechanismus der
Ladungsansammlung in der Einkapselungsschicht 8. der Phosphorsilikatschicht 4, der Passivierungsschicht J und
dem Halbleiter 1 für den Fall einer Metalloxid llalbleiter-Kapazitanz.
Die Ladungen pro cm2 im Halbleiter I sind in Fig.4 Abszissenwerte. Es gilt hierfür die
folgende Gleichung 1:
*„= -Ar,,,- -fjL„{x}ax-ljLs{x*x-fjL:lx)ax.
In dieser Gleichung sind
Λ/,,, *** Gesamtzahl der Ionen pro cm2 in den verschiedenen
Oxidschichten 3,4 und 8 in F i g. I;
NCfi — Effektive Zahl der induzierten Ionen-Ladungen
pro cm2 in der Silciumschicht 1 von Fig. 1:
q = Einheitsbetrag der in Coulomb gemessenen
Ladungen:
ν = Dicke des Dielektrikums, gemessen gegenüber der Siliciumschicht 1 nach F i g. 1 von der
Auffangpotentialbelegung (Schicht 12 in Fig. t)
incni;
fo = Messung an der oberen Oberfläche der Schicht
8incm;
fi = Messung am Abschnitt zwischen dem unteren
Teil der Oberfläche der Schicht 8 und der oberen Oberfläche der Schicht 4 in F i g. I in crr:
t2 = Messung am Abschnitt zwischen der unteren
Oberfläche der Schicht 4 und der oberen Oberfläche der Schicht 3 nach Fig. I in cm;
ti = Messung am Abschnitt zwischen der unteren
Oberfläche der Schicht 4 und der oberen Oberfläche der Schicht 1 in F i g. 1 in cm;
ij = lonenladungsverteilung in der SiO2-Schicht 8
der Fig. I in Coulomb pro cm':
I = Ladungsverteilung der Ionen in der Phosphorsilikatschicht
4 der F i g. I in Coulomb pro cm3:
* = Ladungsverteilung in der thermischen SiO2-Schicht
3 nach F i g. 1 in Coulomb pro cm3.
Sowohl die Schicht 8 als auch die Schicht 3 enthalten Verunreinigungen, zum Beispiel Natrium. Blei. Lithium
und Kalium sowie Protonen, welche positiv geladen sind. Die Schicht 4 hilft beim Auffangen und beim
Gettern dieser Ionen. Die Wirkung der Schicht 8 ist jedoch, infolge ihrer Verunreinigung, der Wirkung der
Schicht 4 entgegengesetzt. Die Anwendung eines negativen Potentials an einer Auffangelektrode ergänzt
den Mechanismus der Schicht 4.
Das Auffanespotential. welches in Fig.4 in der
Ordinatenachse aufgetragen ist. wird durch die Gleichung 2 berechnet:
V=-1--(N,-Ntfi) (2)
In dieser Formel sind:
γ = Das Potential pro Einheit der Dicke des
Dielektrikums, welches auf die metallische Auffangelektrodenschicht 12 nach F i g. 1 aufgetragen
ist, in Volt pro cm;
ι = Der Einheitsbetrag der Ladung in Coulomb;
/V1 = Die Oberflächenliidungsdichte, welche gleich
der Anzahl von Ladungen pro cm- ist. die man braucht, um soeben die Oberfläche der Halbleiterschicht
I nach F i g. 1 mit einer Bulk-Dotiemngskonzentration
Ni im Halbleitermaterial /u invertieren:
Neu — Die Anzahl ucr Bmnüumrt'cn pro cm-'. gcgCi/Cn
durch die Gleichung (I):
f = Die Dielektrizitätskonstante in Farad pro cn-.
In Gleichung (2) ist die Größe /V, durch die Gleichung
(3)beMimmt:
.V1 = 2, KTN11
/V>
q ε K In dieser Gleichung (3) sind:
Die Anzahl der Substratladungseinheiten pro cm2;
Einheitsbetrag der Ladung in Coulomb;
Dielektrizitätskonstante in Farad proem;
Boltzmann-Konstante in Elektronenvolt pro Kelvin;
T = Absolute Temperatur in Kelvin;
Ni — Verunreinigungskonzentration im Halbleiter-J" substrat in Einheiten der Verunreinigung pro
Ni — Verunreinigungskonzentration im Halbleiter-J" substrat in Einheiten der Verunreinigung pro
cm3;
n, = Intrinsic-Trägerkonzentrationprocm3.
n, = Intrinsic-Trägerkonzentrationprocm3.
F i g. 4 zeigt, daß für den Wert Nett von 1.5 χ 10 pro
.<-, cm2 ein P-Substrat, welches eine Verunreinigungskonzentration
von 1015 Atomen pro cm3 aufweist, an der Auffangelektrode 12 eine Spannung von 0,3 Volt pro
100 bm verlangt, um die Ladungsträgerinversion zu verhindern. In einer anderen Weise angegeben, braucht
ν. man zum Beispiel bei einer Dicke von 2000 nm in den
Schichten 3, 4 und 8 ein negatives Potential vo: 6 Volt als Minimum, um die Ladungsträgerinversion im
Halbleiterkörper zu verhindern.
Es wurde gefunden, daß bei wachsender Umgebungstemperatur am Halbleiterkörper größere Ladungsmenger.
in den Schichten 3 und 8 den Halbleiter 1 invertieren. Demgemäß wird das Auffangspotential
weiterhin negativ erhöht, um die Ladungsträgerinversion zu verhindern. Die höheren Temperaturen führen
jedoch zur Steigerung der Beweglichkeit der Ionen. Die in den Schichten 3 und 8 entwickelten Ionen werden
daher durch die Auffangelektrode 12 in einer kürzeren Zeitperiode angezogen als dies bei niedren Temperaturen
der Fall ist
Hierzu 2 Blatt Zeichnungen
Claims (5)
1. Halbleiteranordnung mit PN-Übergängen, die eine Passivierungsschicht aus thermisch gewachsenem Oxid sowie eine ladungsstabilisierende Phosphorsilikatschicht an der Halbleiteroberfläche aufweist, dadurcli gekennzeichnet, daß eine
negativ geladene Auffangelektrode (12) auf der Phosphorsilikatschicht (4) gegebenenfalls unter
Zwischenfügung einer Isolierschicht (8) so angeordnet ist, daß sie sich flächeohaft über das Gebiet des
PN-Übergangs erstreckt und daß die Auffangelektrode (12) eine Schichtdicke von 500 bis 700 nm
aufweist
2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß mehr als eine Auffangelektrode
(12) in verschiedenen Niveaus in Verbindung mit entsprechenden Phosphorsilikatschichten (4) vorgesehensind
3. Halbleiteranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Leiter (13) zur
Auffangelektrode (12) einen hohen Widerstand hat
4. Halbleiteranordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der
Widerstand des Leiters (i3) für die Auffangelektrode (12) durch eine Diffusionszoue im Halbleiterkörper
(1) gebildet und mit einem metallischen Leiter (13) verbunden ist
5. Halbleiteranordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die
Spannung an der Auffangelektrode (12) pro 100 nm ihrer Schichtdicke 03 Vq1. beträgt, wenn das
P-leitende Substrat ein? Störstoffkonzentration von
etwa 1015 Atomen pro cmJauf\v ist
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US81498069A | 1969-04-10 | 1969-04-10 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| DE2017172A1 DE2017172A1 (de) | 1970-10-15 |
| DE2017172B2 true DE2017172B2 (de) | 1980-12-11 |
| DE2017172C3 DE2017172C3 (de) | 1981-08-20 |
Family
ID=25216525
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2017172A Expired DE2017172C3 (de) | 1969-04-10 | 1970-04-10 | Halbleiteranordnung, die eine Passivierungsschicht an der Halbleiteroberfläche aufweist |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US3611071A (de) |
| DE (1) | DE2017172C3 (de) |
| FR (1) | FR2038361B1 (de) |
| GB (1) | GB1263042A (de) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS547196B2 (de) * | 1971-08-26 | 1979-04-04 | ||
| US4035829A (en) * | 1975-01-13 | 1977-07-12 | Rca Corporation | Semiconductor device and method of electrically isolating circuit components thereon |
| DE3137914A1 (de) * | 1981-09-23 | 1983-04-07 | Siemens AG, 1000 Berlin und 8000 München | Anordnung zur kompensation von korrosionseffekten inintegrierten halbleiterschaltkreisen |
| SE465193B (sv) * | 1989-12-06 | 1991-08-05 | Ericsson Telefon Ab L M | Foer hoegspaenning avsedd ic-krets |
| JP4274399B2 (ja) | 1998-09-17 | 2009-06-03 | アドヴィオン バイオシステムズ インコーポレイテッド | 一体化モノリシックマイクロ加工したエレクトロスプレーと液体クロマトグラフィーのシステムおよび方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3363152A (en) * | 1964-01-24 | 1968-01-09 | Westinghouse Electric Corp | Semiconductor devices with low leakage current across junction |
| DE1489788A1 (de) * | 1964-12-03 | 1969-06-04 | Csf | Verfahren zur Passivierung von Halbleiterbauelementen |
| US3454844A (en) * | 1966-07-01 | 1969-07-08 | Hughes Aircraft Co | Field effect device with overlapping insulated gates |
| US3470609A (en) * | 1967-08-18 | 1969-10-07 | Conductron Corp | Method of producing a control system |
| US3473032A (en) * | 1968-02-08 | 1969-10-14 | Inventors & Investors Inc | Photoelectric surface induced p-n junction device |
-
1969
- 1969-04-10 US US814980A patent/US3611071A/en not_active Expired - Lifetime
-
1970
- 1970-01-30 GB GB4505/70A patent/GB1263042A/en not_active Expired
- 1970-04-03 FR FR7012248A patent/FR2038361B1/fr not_active Expired
- 1970-04-10 DE DE2017172A patent/DE2017172C3/de not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| FR2038361A1 (de) | 1971-01-08 |
| US3611071A (en) | 1971-10-05 |
| FR2038361B1 (de) | 1973-10-19 |
| DE2017172A1 (de) | 1970-10-15 |
| DE2017172C3 (de) | 1981-08-20 |
| GB1263042A (en) | 1972-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE1918222C3 (de) | Isolierschicht-Feldeffekttransistor | |
| DE2611338C3 (de) | Feldeffekttransistor mit sehr kurzer Kanallange | |
| DE3413829C2 (de) | ||
| DE102017200678B4 (de) | Verfahren zur Herstellung einer Mikroelektronikschaltung sowie entsprechende Mikroelektronikschaltung | |
| DE102018216855A1 (de) | Siliziumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung | |
| DE1489893B1 (de) | Integrierte halbleiterschaltung | |
| DE3877533T2 (de) | Eine halbleiteranordnung mit einem feldeffekttransistor und einer schutzdiode zwischen source und drain. | |
| EP0833386A1 (de) | Durch Feldeffekt steuerbares, vertikales Halbleiterbauelement | |
| DE2705503A1 (de) | Halbleiteranordnung | |
| DE2832154C2 (de) | ||
| DE2300116A1 (de) | Hochfrequenz-feldeffekttransistor mit isolierter gate-elektrode fuer breitbandbetrieb | |
| DE1946302A1 (de) | Integrierte Halbleiterschaltung | |
| EP0585263B1 (de) | Halbleiterdetektor | |
| DE2017172C3 (de) | Halbleiteranordnung, die eine Passivierungsschicht an der Halbleiteroberfläche aufweist | |
| DE2349938A1 (de) | Halbleitervorrichtung | |
| DE2541651A1 (de) | Ladungsuebertragungsvorrichtung | |
| DE2253614B2 (de) | ||
| DE1489193C3 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
| DE2260584B2 (de) | Eimerkettenschaltung und Verfahren zu ihrer Herstellung | |
| DE2216060A1 (de) | Ladungsgekoppelte Baueinheit mit tiefgelegtem Kanal | |
| DE1910447B2 (de) | Halbleiterbauelement | |
| DE3686087T2 (de) | Feldeffekttransistor. | |
| DE2642206A1 (de) | Verfahren und aufbau einer halbleitervorrichtung mit genau gesteuerter lebensdauer der ladungstraeger | |
| DE69030074T2 (de) | Supraleitender Gatter-Feld-Effekt-Transistor | |
| DE1281587B (de) | Den Tunneleffekt ausnutzende Elektronenquelle |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C3 | Grant after two publication steps (3rd publication) | ||
| 8339 | Ceased/non-payment of the annual fee |