DE2016634C3

DE2016634C3 - Analog to digital converter

Info

Publication number: DE2016634C3
Application number: DE19702016634
Authority: DE
Inventors: Hikaru Tokio; Aihara Hiroshi Gyoda Saitama; Furukawa (Japan)
Original assignee: Takeda Riken Industries Co Ltd
Current assignee: Advantest Corp
Priority date: 1969-04-09
Filing date: 1970-04-08
Publication date: 1977-01-27

Description

6060

Die Erfindung betrifft einen Analogdigitalumsetzer t einer eingangsseitigen integrierenden Verstärkerife zur periodischen Aufwärts-Abwärtsintegration ier umzusetzenden Gleichspannung unter Kompensan mit Hilfe einer Bezugsspannung und bei der der gitalwert durch Auszählen von Oszillatorimpulsen in Abhängigkeit von der Integration gewonnen wird.The invention relates to an analog-to-digital converter t of an input-side integrating amplifier for periodic up-down integration of the DC voltage to be converted under compensation with the help of a reference voltage and where the digital value is calculated by counting oscillator pulses in Dependence on integration is gained.

Bei einem bekannten Analogdigitalumsetzer dieser Art erfolgt die Auszählung des Digitalwertes erst dann in einem Auf-Ab-Zyklus, wenn sich nach mehreren solchen Zyklen stabile Verhältnisse eingestellt haben. Die Meßgenauigkeit ist bei diesem bekannten Umsetzer abhängig von der Genauigkeit, mit der sich der stabile Zustand eingestellt hat und auch abhängig von der Genauigkeit, mit der ein einziger Zyklus durch Auszählen vermessen werden kann. Die Messung wird bei diesem bekannten Umsetzer aufgehalten, weil sie erst stattfinden kann, wenn sich der stabile Zustand eingestellt hatIn a known analog-to-digital converter of this type, the digital value is only then counted in an up-down cycle, if stable conditions have been established after several such cycles. The measurement accuracy in this known converter depends on the accuracy with which the stable State has set and also depends on the accuracy with which a single cycle is carried out Counting can be measured. The measurement is stopped in this known converter because they can only take place when the stable state has been established

Aufgabe der Erfindung ist es, einen Umsetzer der eingangs genannten Art so auszugestalten, daß mit einfachen Schaltmitteln schnell eine genaue Umsetzung durchführbar ist. Die Erfindung ist dadurch gekennzeichnet, daß aufwärts bis auf ein vorbestimmtes Spannungsniveau und abwärts bis auf ein vorbestimmtes Grundspannungsniveau integriert wird und daß über eine vorbestimmte Umsetzerzeitspanne während der Integrationsabschnitte während derer die Bezugsspannung mitintegriert wird, die Oszillatorimpulse zur Digitalanzeige zusammengezählt werden.The object of the invention is to design a converter of the type mentioned so that with simple switching means an exact implementation can be carried out quickly. The invention is characterized in that that up to a predetermined level of tension and down to a predetermined level Base voltage level is integrated and that over a predetermined converter period during the Integration sections during which the reference voltage is also integrated, the oscillator pulses for Digital display can be added together.

Im einfachsten Fall ist die Bezugsspannung nur während der Abwärtsintegration wirksam. Vorteilhaft ist dem gegenüber unter Umständen jedoch eine Ausgestaltung der Erfindung, die Gegenstand des Anspruchs 3 ist, weil dann unter sonst gleichen Bedingungen der Spannungsbetriebsbereich des Integrators kleiner sein kann, wodurch es erleichtert ist, diesen ausschließlich im linearen Bereich zu betreiben.In the simplest case, the reference voltage is only effective during the downward integration. Advantageous In contrast, under certain circumstances, however, is an embodiment of the invention that is the subject of the Claim 3 is because then, under otherwise identical conditions, the voltage operating range of the integrator can be smaller, which makes it easier to operate this exclusively in the linear range.

Kleine Schwankungen und Ungenauigkeiten der Oszillatorfrequenz gehen mit geringerem Fehler in die Digitalanzeige ein, wenn die Umsetzerzeitspanne durch fortlaufendes Auszählen der Oszillatorimpulse abgemessen wird.Small fluctuations and inaccuracies in the oscillator frequency go into the with less error Digital display on when the converter period is measured by continuously counting the oscillator pulses will.

Die Erfindung wird nun an Hand der Zeichnung näher erläutert.The invention will now be explained in more detail with reference to the drawing.

In der Zeichnung zeigtIn the drawing shows

F i g. 1 ein erstes Ausführungsbeispiel nach der Erfindung,F i g. 1 shows a first embodiment according to the invention,

F i g. 2 ein Impulsdiagramm zu F i g. 1,
F i g. 3 ein zweites Ausführungsbeispiel nach der Erfindung undF i g. 2 shows a timing diagram for FIG. 1,
F i g. 3 shows a second embodiment according to the invention and

Fig. 4 ein Impulsdiagramm zu Fig. 3.
Gemäß Fi g. 1 gelangt eine umzusetzende Spannung an den Eingangsanschluß P. Gleichzeitig erzeugt das zentrale Steuergerät K ein Startsignal, das an einer Integrator /, einen Speicher M und einen Detektor L gelangt und diese Schaltglieder zurückschaltet und außerdem an Torschaltungen G1 und G 3 gelangt und diese sperrt. Sobald die Ausgangsspannung des Integrators / ein bestimmtes Niveau erreicht, gelangi ein Signal entsprechender Polarität von dem Detektoi D an die Spannungsquelle E und die Torschaltung G1 Die Spannungsquelle E erzeugt daraufhin eine feste Bezugsspannung, deren Polarität zu der Polarität dei am Eingangsanschluß P eingespeisten Spannung umge kehrt ist. Gleichzeitig wird die Torschaltung G1 geöffnet, so daß die Bezugsspannung an die Additionsschaltung A gelangen kann. Die Differenz zwischen dei am Eingangsanschluß P eingespeisten Spannung unc der Bezugsspannung gelangt dann in den Integrator I Da die Bezugsspannung entsprechend groß genug ist sinkt die durch Integration entstandene Ausgangsspan nung des Integrators / daraufhin ab. Die Bezugsspan nung gelangt auch durch die Torschaltung G 1 an dieFIG. 4 shows a pulse diagram for FIG. 3.
According to Fig. 1, a voltage to be converted arrives at the input terminal P. At the same time, the central control unit K generates a start signal which arrives at an integrator /, a memory M and a detector L and switches these switching elements back and also arrives at gate circuits G 1 and G 3 and blocks them . Once the output voltage of the integrator / reaches a certain level, gelangi a signal corresponding polarity of the Detektoi D to the voltage source E and the gate circuit G 1 The voltage source E then generates a fixed reference voltage whose polarity to the polarity dei at the input terminal P injected voltage vice is turning. At the same time the gate circuit G 1 is opened so that the reference voltage can reach the addition circuit A. The difference between the voltage fed in at the input connection P and the reference voltage then passes into the integrator I. Since the reference voltage is correspondingly large enough, the output voltage of the integrator resulting from integration then drops. The reference voltage also passes through the gate circuit G 1 to the

verters C ist, dann gilt für den digitalen Wert π der im Indikator Hangezeigt wirdverters C , then applies to the digital value π which is displayed in the indicator H.

η = /(r, + r, +
Weiterhin gilt η = / (r, + r, +
Furthermore applies

e_xT - e.iti +h+e _x T - e.iti + h +

I_n) ± kVI _n ) ± kV

(D(D

(2)(2)

Torschaltung G 2, die daraufhin öffnet Die Ausgangssnannung eines Bezugsoszillators O gelangt daraufhin durch die geöffnete Torschaltung G 2 hindurch an einen Zähler N und dieser Zähler beginnt die Ausgangsimpul_je des Bezugsoszfllators O zu zählen. Sobald die Ausgangsspannung des Integrators auf ein vorbestimm_tes Niveau abgesunken ist gelangt wiederum ein Signal von dem Detektor D an die Torschaltung Gl, die daraufhin geschlossen wird, so daß nur noch die am Eingangsanschluß P eingespeiste Spannung in den Integrator / gelangt Gleichzeitig fällt auch die Spannung am Steuereingang der Torschaltung G 2 ab, 50 daß diese Torschaltung schließt und der Zähler N auf der erreichten Zählung stehen bleibt Die Ausgangsspannung des Integrators / steigt nun wieder an und sobald diese Ausgangsspannung ein bestimmtes Niveau erreicht entsteht wieder ein Signal am Detektor D, das die Torschaltung G t wiederum öffnet Die Folge ist, daß wiederum die Differenz zwischen der am Eingangsanschluß P eingespeisten Spannung der Bezugsspannung an den Integrator / gelangt dessen Ausgangsspannung nun wieder abfällt, währenddessen der Zähler N erneut beginnt, die Ausgangsimpulse des Bezugsoszillators O zu zählen. Die Ausgangsspannung _el und die Eingangsspannung eO des Integrators /sind in Fig·2 aufgetragen. Die am Eingangsanschluß P eingespeiste Spannung ist mit ex bezeichnet die Bezugsspannung ist mit es bezeichnet, mit ί ist die ZeitGate circuit G 2, which then opens. The output voltage of a reference oscillator O then passes through the opened gate circuit G 2 to a counter N and this counter begins to count _{the output pulses of} the reference oscillator O. Once the output voltage of the integrator has dropped to a vorbestimm _tes level passes in turn a signal from the detector D to the gate circuit Gl, which is then closed, so that only the power supplied at the input terminal P voltage into the integrator / reaches the same time, the voltage drops at the control input of the gate circuit G 2, 50 that this gate circuit closes and the counter N stops at the count reached turn gate G t opens the consequence is that once again passes between the fed in at input terminal P voltage of the reference voltage to the integrator / the output voltage now drops the difference again, the counter N during which again begins counting the output pulses of the reference oscillator O. The output voltage _e l and the input voltage eO of the integrator / are plotted in FIG. The voltage fed in at the input connection P is denoted by ex , the reference voltage is denoted by es, and ί is the time

bezeichnet und mit ν 1 und vO sind die für die Funktion im weitgehend linearen Bereich betrieben werden. Aus des Detektors D kritischen Spannungsniveaus bezeich- 30 dem gleichen Grunde kann auch das Geräuschniveauand with ν 1 and vO are those which are operated for the function in the largely linear range. For the same reason, the noise level can also refer to the critical voltage level of the detector D

net. Mit r2, f 2 in sind die Zeitperioden bezeichnet. --¹-- -^:-^j-^:- —>--'- — -■ — «-= -■-- j:-:—i—net. The time periods are denoted by r2, f 2 in. - ¹ - - ^: - ^j - ^: - ->--'- - - ■ - «- = - ■ - j: -: - i—

während derer die Torschaltung G1 geöffnet ist und die Differenzspannung zwischen der Eingangsspannung und der Bezugsspannung in dem Integrator / integriert wird. Der Zähler N zählt die in den genannten Zeitperioden /1. /2,..., tn auftretenden Ausgangsimpulse des Oszillators zusammen.during which the gate circuit G 1 is open and the differential voltage between the input voltage and the reference voltage in the integrator / is integrated. The counter N counts the times in the specified time periods / 1. / 2, ..., tn occurring output pulses of the oscillator.

Das Steuergerät K mißt mit Hilfe der Ausgangsimpulse des Bezugsoszillators O die Zeit und sendet einThe control unit K measures the time with the help of the output pulses of the reference oscillator O and sends a

«x =«X = sichhimself h + 'h + ' 11 .) ±.) ± VV Wenn giltIf applies T = T = // ΎΎ undand 11 ic =ic = dann ergibtthen results ιι

= η= η

(3)(3)

Der gezählte Wert η entspricht mithin der Eingangsspannung e*. Der Arbeitsbereich des Integrators kann sehr klein gehalten werden, mithin kann der IntegratorThe counted value η therefore corresponds to the input voltage e *. The working range of the integrator can be kept very small, so the integrator can

sehr niedrig gehalten werden. Bei der digitalen Zeitmessung kann man eine Genauigkeit von mehr als 10~⁸ bequem erzielen. Das bedeutet mit anderen Worten, daß das erste Glied der Gleichung 1 leicht mit einer Genauigkeit von 0,5 Teile pro Million gezählt werden kann. Der gezählte Wert des zweiten Gliedes kann kleiner als 1% des gesamten gezählten Wertes für η gemacht werden. Unter diesen Umständen kann man die gesamte Umsetzung leicht bei einer Genauigkeitbe kept very low. With digital timekeeping, accuracy greater than 10 ~ ⁸ can be conveniently achieved. In other words, the first term of Equation 1 can easily be counted with an accuracy of 0.5 parts per million. The counted value of the second term can be made smaller than 1% of the total counted value for η . Under these circumstances, one can easily do the whole implementation with one accuracy

Stopsigna! an den Integrator /, sobald eine bestimmte 40 von 0,5 Teile pro Million halten. Selbst im Falle die Zeitspanne Tim Anschluß an das Startsignal verstrichen ■ ··· ■ - · - · - · ~ ■ · «Stopsigna! to the integrator / once a certain 40 out of 0.5 parts per million hold. Even in the case of the Time period Tim connection to the start signal has elapsed ■ ··· ■ - · - · - · ~ ■ · «

ist. Der Speicher Mspeichert den integrierten Wert und
die Torschaltung G 3 wird geöffnet Der Speicher M
speichert also einen Spannungswert V gemäß F i g. 2.
Die Ausgangsspannung des Oszillators O gelangt an 45
einen integrierenden oder vergleichenden Analogdigitalumsetzer C woraufhin dieser Analogdigitalumsetzer
die soeben erwähnte Spannung V in einen Digitalwert
umsetzt und eine diesem umgesetzten Spannungswert
entsprechende Anzahl von Impulsen aussendet. Diese 50 Ausgangsspannung des Integrators ein Bezugsniveauis. The memory M stores the integrated value and
the gate circuit G 3 is opened. The memory M
thus stores a voltage value V according to FIG. 2.
The output voltage of the oscillator O arrives at 45
an integrating or comparing analog-to-digital converter C whereupon this analog-to-digital converter
the just mentioned voltage V into a digital value
and one of this converted voltage value
sends out a corresponding number of pulses. This 50 output voltage of the integrator is a reference level

T .. . 1 "1 J- "ff ._T- It -ι. · η . ii.rvl- ■*■-;* J T ... 1 "1 J-" ff ._T- It -ι. · Η. ii.rvl- ■ * ■ -; * J

kritischen Bezugsniveaus vl und vO des Detektors D wie in F i g. 2 dargestellt schwanken, wird die Umsetzungsgenauigkeit nicht beeinflußt. Es ist aus diesem Grunde sehr einfach. Schaltungsanordnungen nach der Erfindung zu produzieren.critical reference levels vl and vO of the detector D as in FIG. 2 fluctuate, the conversion accuracy is not affected. It is very easy for this reason. To produce circuit arrangements according to the invention.

Nach dem zweiten an Hand der Fig.3 und 4 zu beschreibenden Ausführungsbeispiel wird ein umzusetzender Wert während einer bestimmten Zeit integriert und während der Integrationszeit wird sobald dieAccording to the second embodiment to be described with reference to FIGS. 3 and 4, a Value is integrated during a certain time and during the integration time as soon as the

Digitalimpulse gelangen über die geöffnete Torschaltung G 3 an den Zähler N. Wenn aus der Torschaltung GX keine Ausgangsspannung vorliegt, addiert der Zähler diese Digitalimpulse, anderenfalls dagegen subtrahiert er sie. Wenn also gemäß Fig.2 die Zeitspanne T beendet ist, während die Ausgangsspannung des Integrators / ansteigt, dann erfolgt Addition, anderenfalls, wenn also die Zeitspanne Tbeendet ist bei abfallender Integratorausgangsspannung, erfolgt Sub-Digital pulses reach the counter N via the open gate circuit G 3. If there is no output voltage from the gate circuit GX , the counter adds these digital pulses, otherwise it subtracts them. If, according to FIG. 2, the time period T ends while the output voltage of the integrator / rises, then addition takes place, otherwise, when the time period T ends with a falling integrator output voltage, sub-

erreicht ein Bezugswert umgekehrter Polarität dem zuerst genannten Wert zuaddiert und die Summe wird integriert.reaches a reference value of opposite polarity is added to the first mentioned value and the sum becomes integrated.

Gemäß F i g. 3 erzeugt das Steuergerät K Ausgangsimpulse ρ und q, die ein bestimmtes Zeitintervall Ts gemäß Zeile a in F i g. 4 begrenzen. Die Zeitspanne Ti wird durch Frequenzteilung aus den Ausgangsimpulsen des Bezugsoszillators O gewonnen. Durch den Impuls wird der Integrator / und der Zähler N vomAccording to FIG. 3, the control unit K generates output pulses ρ and q, which have a certain time interval Ts according to line a in FIG. 4 limit. The time period Ti is obtained from the output pulses of the reference oscillator O by frequency division. The integrator / and the counter N are dated by the pulse

traktion. Nach Ablauf einer bestimmten Zeitspanne und 60 zurückgeschalteten Zustand in seinen Betriebszustandtraction. After a certain period of time and 60 switched back state to its operating state

nachdem diese Zählung beendet ist, gelangt von dem Steuergerät K ein Signal an den Indikator H, woraufhin der gesamte gezählte Wert angezeigt wird und im Anschluß daran wird mit einem neuen Startsignal des Steuergerätes der beschriebene Zyklus wiederholt.After this counting has ended, the control unit K sends a signal to the indicator H, whereupon the entire counted value is displayed and the cycle described is then repeated with a new start signal from the control unit.

Wenn /die Ausgangsfrequenz des Bezugsoszillators Oist und k eine Proportionalitätskonstante ist und kV die Anzahl der Ausgangsimpulse des Analogdigitalkongeschähet, gleichzeitig wird der Schalter So geschlossen. Eine umzusetzende Gleichspannung, die an dem Eingangsanschluß P eingespeist wird, gelangt über den Widerstand Ro an den Integrator / und wird dort integriert. Der Schalter So wird durch Impuls q geöffnet und die Eingangsspannung, wie in Zeile 6 in F i g. 4 angegeben, über den Widerstand Ro an den Integrator / gegeben. Ein Umsetzerbetrieb beginnt also zur Zeit to If / is the output frequency of the reference oscillator O and k is a constant of proportionality and kV is the number of output pulses of the analog digital cone, at the same time switch So is closed. A DC voltage to be converted, which is fed in at the input connection P , reaches the integrator / via the resistor Ro and is integrated there. The switch So is opened by pulse q and the input voltage, as in line 6 in FIG. 4, given to the integrator / via the resistor Ro. A converter operation begins at time to

mit dem Impuls p. Bei der nun beginnenden Betriebsperiode sind die Schalter Sa, Sb, S'a und S'b sämtlich geöffnet und die Ausgänge der Bezugsspannungsquellen fund E' werden nicht in den Integrator eingespeist t{ wie es in Zeile c in Fig.4 dargestellt ist. Diewith the momentum p. When the operating period now begins, the switches Sa, Sb, S'a and S'b are all open and the outputs of the reference voltage sources and E ' are not fed into the integrator {as shown in line c in FIG. the

V Ausgangsspannung des Integrators / wächst mithinV output voltage of the integrator / increases accordingly

ic linear in einer Richtung an, die der Polarität deric linearly in a direction corresponding to the polarity of the

:i Eingangsspannung entspricht und zwar mit verhältnis-: i corresponds to the input voltage with a ratio

it mäßig starkem Anstieg, wie in Zeile d in F i g. 4with a moderately strong increase, as in line d in FIG. 4th

j\ eingezeichnet. Die Spannungsdetektoren Da bzw. D'a ι ο j \ drawn. The voltage detectors Da and D'a ι ο

j senden Ausgangssignale sobald die integrierte Span-j send output signals as soon as the integrated voltage

Ii nung ein entsprechendes BezugsspannungspotentialIi voltage a corresponding reference voltage potential

il + ν 1 bzw. — ν 1 erreicht. Entsprechend der Darstellungil + ν 1 or - ν 1 is reached. According to the representation

τ in F i g. 4 gelangt zur Zeit 11 ein Signal vom Detektorτ in FIG. 4, at time 1 1, a signal is received from the detector

/ Da an das Steuergerät K schließt daraufhin den Schalter/ Since the control unit K then closes the switch

j Sa und die Ausgangsspannung der Bezugsspannungs-j Sa and the output voltage of the reference voltage

quelle E gelangt über den Widerstand Ra an densource E arrives at the resistor Ra via the resistor Ra

: Integrator /, und zwar zusammen mit der am: Integrator /, together with the am

τ Eingangsanschluß P eingespeisten Eingangsspannung.τ input terminal P fed input voltage.

Die Polarität der Bezugsspannung - e ist umgekehrt zu der der Eingangsspannung b. Da die Widerstände Ro The polarity of the reference voltage - e is reversed to that of the input voltage b. Since the resistors Ro

\ und Ra gleich groß sind und die Eingangsspannung ex \ and Ra are equal and the input voltage ex

einen größeren Absolutwert hat als die Bezugsspannunghas a larger absolute value than the reference voltage

r e, steigt die Ausgangsspannung des Integrators /weiterr e, the output voltage of the integrator / continues to rise

t an, aber mit geringerer Steigung. Wenn der Detektort on, but with a lower slope. When the detector

D'a ein Ausgangssignal abgibt schließt statt dessen der D'a emits an output signal instead closes the

( Schalter S'a und die Ausgangsspannung der Bezugsspannungsquelle E'gelangt über den Widerstand R'a an den Integrator /, wobei die Bezugsspannung wiederum eine Polarität hat umgekehrt zu der der Eingangsspannung. Zur Zeit f2 erreicht die Ausgangsspannung des Integrators / das Bezugsniveau +v2 (oder — ν2). Sobald dies der Fall ist, gelangt von dem Detektor Db (oder dem Detektor D'b) ein Signal an das Steuergerät K und der Schalter Sb (oder S'b) schließt und die Ausgangsspannung der Bezugsspannungsquelle £(oder E') gelangt weiterhin über den Widerstand Rb (oder R'b) an den Integrator /. Die Bezugsspannung an dem Integrator /wächst im wesentlichen auf den Wert — ez. Wenn der Absolutwert der Spannung - ez größer ist als der der Eingangsspannung beginnt die Integratorspannung abzufallen wie in Zeile din F i g. 4 angegeben und erreicht schließlich zur Zeit i3 das ursprüngliche Bezugsniveau. Ist dies der Fall, dann gelangt von dem Niveaudetektor Do ein Signal an das Steuergerät K und die Schalter Sa und Sb werden geöffnet. Es liegt nun mithin nur die am Eingangsanschluß P eingespeiste Eingangsspannung am Integrator / und die integrierte Spannung des Integrators steigt nun wieder mit großer Steigung wie in Zeile din F i g. 4 angegeben an. Zur Zeit f 4 erreicht die Ausgangsspannung des Integrators /das Niveau vi und der Detektor Da liefert wieder ein Signal, so daß der Schalter Sa geschlossen wird und die Eingangsspannung gemeinsam mit einer Bezugsspannung -el an den Integrator gelangt Zur Zeit <5 erreicht di die Ausgangsspannung des Integrators das Bezugsniveau ν 2 und der Detektor Db liefert ein Signal, wodurch der Schalter 56 geschlossen wird und die Ausgangsspannung des Integrators /abzufallen beginnt Zur Zeit f 6 entsteht ein Impuls q, wodurch der Schalter So geöffnet wird und die Eingangsspannung vom Integrator / abgesperrt wird. Die Schalter 5a und Sb sind geschlossen, so daß nur die Bezugsspannung der Bezugsspannungsquelle E an den Integrator / gelangt, dessen Ausgangsspannung daraufhin sehr schnell abfällt und zwar auf das ursprüngliche Bezugspotential, das zur Zeit 17 erreicht wird, woraufhin der Detektor Dn ein Signal erzeugt.(Switch S'a and the output voltage of the reference voltage source E ' pass through the resistor R'a to the integrator /, the reference voltage again having a polarity opposite to that of the input voltage. At time f2 the output voltage of the integrator / reaches the reference level + v2 (or - ν2). As soon as this is the case, a signal is sent from the detector Db (or the detector D'b) to the control unit K and the switch Sb (or S'b) closes and the output voltage of the reference voltage source £ (or E ') continues to reach the integrator / via the resistor Rb (or R'b) . The reference voltage at the integrator / increases essentially to the value - ez. If the absolute value of the voltage - ez is greater than that of the input voltage, the drop integrator voltage as g in line din F i. indicated 4 and finally reaches the time i3 the original reference level. If this is the case, then passes from the level detector Do a signal to the control device K and Sch old Sa and Sb are opened. Hence, only the input voltage fed in at the input connection P is now applied to the integrator / and the integrated voltage of the integrator now rises again with a steep gradient as in line din FIG. 4 indicated. At time f 4 the output voltage of the integrator / reaches level vi and the detector Da again delivers a signal so that switch Sa is closed and the input voltage is passed to the integrator together with a reference voltage -el. At time <5, di reaches the output voltage of the integrator, the reference level ν 2 and the detector Db provides a signal, whereby the switch 56 is closed and starts the output voltage of the integrator / decrease at time t 6 produces a pulse q, whereby the switch is open and the input voltage from the integrator / closed will. The switches 5a and Sb are closed, so that only the reference voltage of the reference voltage source E to the integrator / passes, then very rapidly decreases its output voltage, and indeed to the original reference potential which is achieved at time 1 7, whereupon the detector Dn generates a signal .

Zu den Zeiten 11, f 4 usw., wenn der Detektor Da ein Signal aussendet, gelangt ein Signal von dem Steuergerät K an den Periodenregulierer F. Der Periodenregulierer F teilt die Perioden der Ausgangsfrequenz des Bezugsoszillators O und erzeugt daraufhin eine Impulsfolge mit der Periode 2, für den Fall, daß wie im Beisbiel die Widerstände Ra und Rb den gleichen Wert haben. Nachdem von dem Detektor Da ein Signal erzeugt wurde, öffnet das Steuergerät K die Torschaltung G mit dem ersten Ausgangsimpuls des Periodenregulierers F. Der Zähler N beginnt nun Zählimpulse der Periode 2 zu zählen. Mit den nächstfolgenden Zeiten 12, i5 und so fort, wenn nämlich ein Signal von dem Detektor Db ausgesandt wird, gelangt ein Signal von dem Steuergerät K an den Periodenregulierer F, das auf eine neue Impulsfolgeperiode, nämlich die Hälfte von 2, also auf eine Impulsperiode umschaltet. Zu den Zeiten f 3, f 7 usw, wenn der Detektor Do ein Ausgangssignal erzeugt, schließt das Steuergerät K die Torschaltung G, und zwar synchron mit den Ausgangsimpulsen des Periodenregulierers F, die im Anschluß an das Signal ausgesendet werden. Der Zähler N zählt also in Impulsfolgen des Periodenregulierers F wie sie in Zeile e in Fig.4 dargestellt sind. Nach dem Ablauf einer bestimmten Zeit im Anschluß an den Impuls q gibt das Steuergerät K ein Signal an den Indikator H, der daraufhin das Zählergebnis π zur Anzeige bringtAt times 1 1, f 4, etc., when the detector Da emits a signal, a signal is sent from the control unit K to the period regulator F. The period regulator F divides the periods of the output frequency of the reference oscillator O and then generates a pulse train with the period 2, in the event that the resistors Ra and Rb have the same value as in the example. After a signal has been generated by the detector Da , the control unit K opens the gate circuit G with the first output pulse from the period regulator F. The counter N now begins to count counting pulses of period 2. With the next following times 1 2, i5 and so on, namely when a signal is sent from the detector Db , a signal from the control unit K to the period regulator F, which is based on a new pulse train period, namely half of 2, i.e. on a Pulse period switches. At times f 3, f 7, etc., when the detector Do generates an output signal, the control unit K closes the gate circuit G, synchronously with the output pulses of the period regulator F, which are sent out following the signal. The counter N thus counts in pulse sequences of the period regulator F as shown in line e in FIG. After a certain time has elapsed following the pulse q , the control unit K sends a signal to the indicator H, which then displays the counting result π

Wenn Vdie Ausgangsspannung des Integrators /zur Zeit des Impulses q, wenn Tl die Zeitspanne ist, während derer die Bezugsspannung e 1 zwischen den Impulsen ρ und q an den Integrator gelangt und wenn T2 die Zeit ist, während derer die Bezugsspannung e 2 angelegt ist und k eine geeignete Konstante ist dann giltIf V is the output voltage of the integrator / at the time of the pulse q, if Tl is the time span during which the reference voltage e 1 is applied to the integrator between the pulses ρ and q and if T2 is the time during which the reference voltage e 2 is applied and k is a suitable constant then holds

V =k(e_xT,-e₁T₁ -V₂T₂).V = k (e _x T, -e ₁ T ₁ -V ₂ T ₂ ).

Wenn 7"3 die Zeit ist während derer das Bezugspotential e2 im Anschluß an den Impuls q angelegt ist, dann giltIf 7 "3 is the time during which the reference potential e2 is applied following the pulse q , then the following applies

V=ke₂T₃. (2) V = ke ₂ T ₃ . (2)

Daraus folgtIt follows

e_x = _fe,T_l +C₂[T₂ + T₃). (3) e _x = _f e, T ₁ + C ₂ [T ₂ + T ₃ ). (3)

Wenn π 1 die Anzahl der Zählimpulse in einer Periode 2 ist und η 2 der Anzahl in einer Periode von 1 ist und wenn für die Zeiten Π und (T2+ T3) gilt 2 λ 1 bzw. η 2, dann giltIf π 1 is the number of counting pulses in a period 2 and η 2 is the number in a period of 1 and if for the times Π and (T2 + T3) 2 λ 1 or η 2 applies, then applies

e_x = -Qe₁Ti₁ + ee _x = -Qe ₁ Ti ₁ + e

Wenn die integrierten Widerstände Ro, Ra und Rb wie oben vorausgesetzt gleich sind, dann giltIf the integrated resistances Ro, Ra and Rb are the same as assumed above, then applies

e₂ = e ₂ =

und daraus folgtand it follows

e_x =e _x =

Ie₁ Ie ₁

n.n.

Die Eingangsspannung ex wird also in eine Ziffernanzeige η bzw. in einen digitalen Wert π in dem Indikator //umgewandelt und angezeigtThe input voltage ex is thus converted into a numerical display η or into a digital value π in the indicator // and displayed

to.to.

:ein
rgeiliedes
:ine
■ im
'ert
nal
ialreier
12,
em
on
iuf
2,
en
ial
G,
es
al
in
in
jf
)t
:r:one
rgeiliedes
: ine
■ in
'ert
nal
ialreier
12,
em
on
iuf
2,
en
ial
G,
it
al
in
in
jf
) t
: r

r
t,
η η r
t,
η η

Eine Menge, die ziffernmäßig zur Anzeige gebracht werden soll, wird demnach über eine bestimmte Zeit zunächst integriert. Wenn während der Integrationsperiode die Ausgangsspannung des Integrators ein bestimmtes Bezugsniveau erreicht, dann wird eine Bezugsspannung umgekehrter Polarität zuaddiert und die Summe integriert. Es sind verschiedene Bezugsniveaus vorgesehen und die Schnelligkeit der Integration wird nach Maßgabe dieser verschiedenen Niveaus bestimmt. Die Folge ist, daß auch in den Fällen, in denen der umzusetzende bzw. numerisch anzuzeigende Wert besonders groß ist, keine sehr große Umsetzungszeit erforderlich ist und auch der Ausgangsspannungsbereich des Integrators braucht nicht sehr groß zu sein, so daß es leicht ist, den Integrator im linearen Bereich zu betreiben. Die Meßgenauigkeit ist deshalb üDer die Integrationszeit Ts verhältnismäßig genau. Für den Fall, daß der umzusetzende Spannungswert kleiner ist, als die Bezugsspannung, sieht man nur ein vorbestimmtes Detektorspannungsniveau vor, so daß also, entsprechend wie in F i g. 2 angegeben, die Aufwärtsintegration mit gleichförmiger Steilheit erfolgt und wenn dieses eine Detektorspannungsniveau erreicht ist, sofort die Abwärtsintegration folgt. Die maximal zulässige Ausgangsspannung des Integrators kann mithin auf das genannte Detektorniveau reduziert werden. Wenn der umzusetzende Wert doppelt so groß ist wie der Bezugswert der addiert wird und auch in Fällen, in denen das Detektorniveau wesentlich kleiner als die Eingangsspannung Vx ausgewählt wurde, kann die zulässige Ausgangsspannung des Integrators nur auf ungefähr Vx/2 ansteigen. Sieht man noch weitere zusätzliche Detektorniveaus vor und nimmt man die Integration entsprechend dieser verschiedenen Niveaus schrittweise vor, dann kann man die maximal zulässige Ausgangsspannung des Integrators noch wesentlich weiter herabsetzen, sonst gleiche Verhältnisse vorausgesetzt. Die Anordnung bemißt man zweckmäßig so, daß für die jeweilig gewählte Betriebsart hinreichend Zeit zum Zählen der Impulse zur Verfügung steht, um eine hinreichend genaue Messung zu erzielen. Wenn man die Torschaltung am Eingang des Zählers unabhängig von den Zählimpulsen öffnet und schließt, dann kann maximal ein Fehler von ± einer Zählung bzw. einem Digit entstehen. Die Fehler von aufeinanderfolgenden Schaltvorgängen dürften sich in der Regel statistisch ausgleichen, unter Umständen können sie sich aber kumulieren. Dem kann man entgegenwirken indem man die betreffenden Torschaltürigen synchror mit den Zählimpulsen schaltet, d. h. öffnet oder schließt.A set that is to be displayed in numerical terms is therefore initially integrated over a certain period of time. If the output voltage of the integrator reaches a certain reference level during the integration period, then a reference voltage of opposite polarity is added and the sum is integrated. Different reference levels are provided and the speed of integration is determined according to these different levels. The result is that even in those cases in which the value to be converted or to be displayed numerically is particularly large, no very long conversion time is required and the output voltage range of the integrator does not need to be very large, so that it is easy to use the integrator operate in the linear range. The measurement accuracy is therefore relatively accurate over the integration time Ts. In the event that the voltage value to be converted is smaller than the reference voltage, only a predetermined detector voltage level is provided, so that, as shown in FIG. 2, the upward integration takes place with a uniform slope and when this one detector voltage level is reached, the downward integration follows immediately. The maximum permissible output voltage of the integrator can therefore be reduced to the stated detector level. If the value to be converted is twice as large as the reference value that is added and also in cases in which the detector level has been selected to be significantly lower than the input voltage Vx, the permissible output voltage of the integrator can only increase to approximately Vx / 2 . If further additional detector levels are provided and if the integration is carried out step by step according to these different levels, then the maximum permissible output voltage of the integrator can be reduced even further, provided that the conditions are otherwise the same. The arrangement is expediently dimensioned in such a way that sufficient time is available for the respective selected operating mode to count the pulses in order to achieve a sufficiently accurate measurement. If the gate circuit at the input of the counter is opened and closed independently of the counting pulses, then a maximum error of ± one count or one digit can occur. The errors of successive switching operations should generally offset each other statistically, but under certain circumstances they can accumulate. This can be counteracted by switching the relevant gate doors synchronously with the counting pulses, ie opening or closing them.

Hierzu 2 Blatt ZeichnungenFor this purpose 2 sheets of drawings

Claims

Patent claims:

1. Analog-digital converter with an input-side integrating amplifier stage for periodic up-down integration of a DC voltage to be converted with compensation with the aid of a reference voltage and in which the digital value is obtained by counting oscillator pulses as a function of the integration, characterized in that up to a predetermined one Voltage level (vl) and down to a predetermined basic voltage level (vO) is integrated and that over a predetermined converter period (T) during the integration sections (ti, f2, .... tn), during which the reference voltage is also integrated Oszillalortimpulse be added together for the digital display.

2. analog to digital converter according to claim 1, characterized in that in per se known Make the reference voltage only in the integration sections (f 1, i2, .. "m) of the downward integration is also integrated and that the oscillator pulses for the digital display only during the downward integration sections are added together (Fig. 1,2).

3. Analog-to-digital converter according to claim 1, characterized in that the input DC voltage is integrated up to a first predetermined voltage level (v \) alone upwards and that then the input voltage is slowly integrated further upwards together with a reference voltage (el) until a second predetermined one Voltage level (v2) is reached and that the downward integration then takes place with the aid of a second reference voltage (e2) and that over the predetermined converter period (T) oscillator pulses of a first slow frequency during the integration sections of slowed upward integration and oscillator pulses of a second higher frequency during the downward integration sections for digital display are added together (Fig. J, 4).

4. Analog to digital converter according to one of the preceding claims, characterized in that the converter time period (T) is measured by continuously counting the oscillator pulses.

5. Analog-to-digital converter according to one of the preceding claims, characterized in that the residual voltage of the integrator present at the end of the converter period (T) is digitized in a manner known per se and that this digitization is carried out with the aid of the oscillator pulses and the determined digital value is added or added to the enumerated value is subtracted, depending on whether the converter period (T) ended during an integration section during which a reference voltage was also integrated or not.