DE2014034C3

DE2014034C3 - Digital-Analog-Umwandler

Info

Publication number: DE2014034C3
Application number: DE2014034A
Authority: DE
Inventors: James J. Lincoln Mass. Pastoriza
Original assignee: Analog Devices Inc
Current assignee: Analog Devices Inc
Priority date: 1969-03-24
Filing date: 1970-03-24
Publication date: 1981-08-06
Also published as: FR2035856A1; US3685045A; GB1310591A; FR2035856B1; DE2014034B2; JPS5623336B1; GB1310592A; DE2014034A1

Description

Die Erfindung betrifft Digital-Analog-Umwandler nach der Gattung des Hauptanspruches.

Eine große Anzahl von Digital-Analog-Umwandlern sind bisher für verschiedene Zwecke entwickelt worden. Anfangs wurden für solche Umwandler Röhren benutzt, aber bei der Weiterentwicklung von elektronischen Geräten sind die Röhren durch die später entwickelten Halbleiterelemente ersetzt worden. Da sich die Baumerkmale von Halbleiterelementen deutlich von Röhren unterscheiden, hat dieser Ablösungsprozeß eine Anzahl von besonderen Problemen mit sich gebracht. Hinzu kommt, daß mit den steigenden Verarbeitungsgeschwindigkeiten, die von Computern und anderen digitalen Geräten erreicht werden können, die entsprechende Forderung nach höheren Geschwindigkeiten auch an Digital-Analog-Umwandler gestellt wird.

Die d°r Erfindung zugrunde liegende Aufgabe besteht darin, einen Digital-Analog-Umwandler zu schaffen, der in zuverlässiger und fehlerfreier Weise arbeitet, indem gewisse Parameteränderungen, insbesondere der Schalttransistoren, kompensiert werden. Die Aufgabe wird erfindungsgemäß nach dem Hauptanspruch gelöst.

Weitere Einzelheiten und Vorteile der Erfindung sind nachstehend anhand eines in der Zeichnung dargestellten bevorzugten Ausführungsbeispiels näher erläutert. Es zeigen

Fig. 1A und 1B zusammen ein Schaltbild eines bevorzugten Ausführungsbeispiels nach der Erfindung. In den oberen Teilen der Fig. IB ist ein bekanntes Speicherregister 10 gezeigt, das eine Reihe von getrennten binären Stufen 12 (12/4 usw.) aufweist. Die Zuführungen 14 (14/4 usw.) laden die Stufen 12 (12/4 usw.) mit den individuellen binären Elementen einer Digitalzahl, die zu einer entsprechenden analogen Größe umgewandelt werden soll. Diese Zuführungen können mit irgendeiner digitalen Quelle (nicht abgebildet), wie z. B. mit einer sehr schnellen Datenverarbeitungsanlage, verbunden werden.

Die binären Zeichen, die in den Stufen 12 gespeichert sind, werden im wesentlichen gleichzeitig durch einen Abtast-Stromkreis 16 ausgetastet. Dieser wird gespeist von herkömmlichen Tastimpulsgeneratoren (nicht abgebildet), die periodische Impulse von geeignet hoher Frequenz erzeugen. Wenn die Stufen 12 geöffnet werden, werden die gespeicherten binären Zeichen durch besondere Kopplungsstromkreise, die einzelne Dioden 18 (18/4 usw.) enthalten, geführt. Das bedeutet, jede Stufe, die ein gespeichertes Bit enthält, erzeugt einen Steuerimpuls, welcher durch die entsprechende Kopplungsdiode fließt. Dieser Steuerimpuls besitzt negative Polarität und wird verwendet für den Emitter 20 (20/4 usw.) eines entsprechenden PNP-Puffertransistors 22 (22/4 usw.), der normalerweise Strom führt.

Die Basen 24 (24/4 usw.) aller Puffertransistoren

3 4

22 werden zusammengeführt zu einer Stromversor- nauigkeit der Umwandlung, besonders bei hohen Gegungsleitung 26, die eine geregelte Vorspannung lie- schwindigkeiten. Hinzu kommt, daß der Einsatz von fert, die nicht ganz —15 Volt beträgt. Die Emitter Puffertransistoren es leicht möglich macht, den Um-20 aller Puffertransistoren werden durch jeweilige wandler mit negativen Tastimpulsen abzutasten, was Widerstände 28 (28^4 usw.) zu einer zweiten Strom- 5 bei solchen logischen Schaltungen bevorzugt wird, versorgungsleitung 30 zusammengeführt, die eine ge- Die Ausgangsströme der ersten acht Schalttransiregelte Spannung von etwa +15 Volt hat. Die Kollek- stören 34A-34H sind durch die Auswahl des geeigtoren 32 (32/1 usw.) der Puffertransistoren werden neten Wertes für die damit verbundenen Belastungsmit entsprechenden NPN-Schalttransistoren 34 widerstände 36A-36H so geregelt, daß sie exakt die (34A usw.) verbunden, um deren Ausgang so zu sttu- io gleiche Größe haben (etwa /_luou A). Ein Teil des Ausern, wie nachfolgend im einzelnen beschrieben wird. gangsstroms jedes Transistors, der leitet, ist durch eine Der Kollektor 32 jedes Puffertransistors 22 wird Leitung 42 mit einer Summeneingangsklemme 44 mit einem Ende eines entsprechenden Belastungswi- (Fig. 1 A) eines Operationsverstärkers 46 gekoppelt, derstandes 36 (36A usw.) verbunden, der einen Teil Die Größe dieses Stromteils ist festgelegt gemäß eides Ausgangskreisss des dazugehörigen Schalttransi- 15 nem Gewichtsverhältnis 2:1, um der Ordnung des stors 34 ausmacht. Die anderen Enden dieser BeIa- Bits zu entsprechen, das durch den betreffenden stungswiderstände werden gerneinsam zu einer Schalttransistor dargestellt wird. Spezifiziert heißt das, Stromversorgungsleitung 38 von ungefähr - 60 Volt die Stromverteilung des zweiten Transistors 34ß ist verbunden. Wenn irgendein Puffertransistor leitend so ausgelegt, daß sie die Hälfte des ersten Transistors ist, fließt sein Ausgangsstrom durch den oazugehöri- 20 34A ist, die Stromverteilung des dritten Transistors gen Belastungswiderstand 36, und der resultierende 34C ist die Hälfte des zweiten 34/? usw. Spannungsabfall an dem Widerstand veranlaßt den Der Ausgang des ersten Schalttransistors 34/4 ist Emitter 40 (4OA usw.) des entsprechenden Schalt- direkt mit der Summeneingangsklemme 44 des Opetransistors, daß dieser beeinflußt wird, abzuschalten. rationsverstärkers 46 verbunden. Daher trägt dieser Daher wird kein Strom durch einen Schalttransistor 25 Transistor seinen gesamten Ausgangsstrom. Die fließen, während der dazugehörige Puffertransistor nächsten drei Schalttransistoren 34ß, 34C und 34D leitend ist. sind mit der Summeneingangsklemme durch einzelne Wenn ein Puffertransistor 22 durch einen negativen gewichtete Netzwerke, die die Stromteiler 48, 50 und Steuerimpuls, gekoppelt durch seine Eingangsdiode 52 enthalten, verbunden. Die bevorzugte Form eines 18, abgeschaltet wird, verschwindet die Sperrspan- 30 Teilers besteht aus zwei Widerständen in Reihennung an dem Emitter 40 des entsprechenden Schalt- schaltung, deren gemeinsame Verbindung mit dem transistors 34, und dieser Transistor leitet daher so- Kollektor 54 des dazugehörigen Schalttransistors verfort. Der Belastungskreis jedes Schalttransistors ist so bunden ist und deren freie Pole geerdet bzw. mit der aufgebaut, daß die Höhe seines Ausgangssl romes, Summeneingangsklemme 44 des Operationsverstärwenn der Transistor eingeschaltet wird, im wcsentli- 35 kers 46 verbunden sind. Daher wird der Strom, der chen gleich dem Strom ist, der vorher von dem züge- durch jeden dieser drei letzteren Schalttransistoren hörigen Puffertransistor 22 durch den Serienwider- 34ß, 34C und 34D beigetragen wird, bestimmt durch stand 36 geflossen ist. So werden die Arbeitsbedin- das Verhältnis der beiden Widerstände in dem entgungen des Schalttransistors während der Umschal- sprechenden Stromteiler 48,50 oder 52, und zwar so, tung nur sehr wenig geändert. Die Spannung des 40 daß für das verlangte Verhältnis 2:1 vom einen zum p Emitters 40 kann sich z. B. nur um wenig mehr als nächsten gesorgt ist. 0,7 Volt gegenüber dem normalen Spannungsabfall Die nächsten vier Schalttransistoren 34E-34H bilan einem leitenden Transistor ändern. Diese kleine den eine zweite diskrete Gruppe. Sie sind alle mittels * Änderung in den Arbeitsspannungen führt dazu, daß eines Zwei-zu-Eins-Leiternetzwerks 56, das aus einer ein gleichmäßiges und rasches Umschalten sicherge- 45 Reihe von vier in Kaskade geschalteten identischen stellt ist. Stufen 58,60,62 und 64 besteht, mit der Summenein-■ Die Puffertransistoren 22 haben die wichtige Funk- gangsklemme 44 des Operationsverstärkers 46 ge- ; tion, die Schalttransistoren 34 im wesentlichen von koppelt. Die Schnittpunkte 66, 68 und 70 zwischen den vorübergehenden Einflüssen des Steuertastim- den verschiedenen Stufen sind jeweils mit den Kollekpulses zu isolieren. Das bedeutet, daß solch ein Steu- 50 toren 54E, 54F und 54G verbunden. Die rechte Endertastimpuls, wenn er direkt für einen Schalttransistor klemme 72, die als Eingangsklemme für das Leiter-■| verwendet wird, relativ große augenblickliche Zei- netzwerk dient, ist mit dem Kollektor 54W verbunden. chenabweichungen in dem Ausgangskreis des Transi- In diesem Leiternetzwerk beträgt der ohmsche Wistors herbeiführen würde. Das könnte zum Beispiel derstand jedes Reihenwiderstandes 74 die Hälfte des herrühren von der Kapazitätskopplung der Vorder- 55 damit verbundenen Nebenschlußwiderstandes 76. flanke des Steuertastimpulses. Solche vorübergehen- Daher wird mit jeder Stufe des Leiternetzwerks bei den Einflüsse führen Fehler in der Umwandlungsope- einem Signalfluß von rechts nach links eine im Verration herbei, besonders wenn die Umwandlungsge- hältnis 2:1 abgestufte Abnahme irgendeines Stromes q schwindigkeit bis zu dem Punkt erhöht wi^rd, an dem erreicht, der entweder vom zugeordneten Schalttran-H nicht genügend Zeit ist, die vorübergehenden Ein- 60 sistor 34 oder von der vorhergehenden (rechten) Stuf e flüsse auszuschalten. Die vorübergehenden Einflüsse des Leiternetzwerkes zugeführt wird. eines Schaltimpulses sind etwas unregelmäßig und Obwohl dieses Leiternetzwerk 56 gewisse verteilte ¹^ schwierig durch herkömmliche Schaltungen zu elimi- kapazitive Einflüsse verursacht und irgendeine Wechnieren. selwirkung in der Funktion der zugeordneten Schalt- X Die einzelnen Puffertransistoren setzen die vor- 65 transistoren 34 hervorruft, erzeugen diese Einflüsse I' übergehenden Einflüsse der kapazitiven Kopplung auf verhältnismäßig kleine Folgeerscheinungen in der j den Schalterausgang auf ein Minimum herab. Das Er- Gesamtumwandlungsgenauigkeit, da die davon be- { gebnis ist eine beträchtliche Verbesserung in der Ge- troffenen Datenbits einige Ordnungsstufen hinter

dem signifikantesten Bit der ganzen Digitalzahl liegen. Darüber hinaus werden solche Störeffekte wenigstens einigermaßen dadurch ausgeglichen, daß die Schalttransistoren so angeordnet sind, daß jeweils gleich große Ströme erzeugt werden. Diese Anordnung gleich großer Ströme führt dazu, die Instabilität und andere Fehleifolgen auf ein Minimum zu beschränken.

Die Belastungswiderstände 36/-36M der letzten Gruppe von fünf Schalttransistoren 34/-34M sind in gegenseitig so angepaßt, daß das gewünschte Verhältnis 2:1 in dem durch die betreffenden Transistoren fließenden Strom eingehalten wird. Die Belastungswiderstände 28/-28M der entsprechenden Puffertransistoren 22/-22M sind ähnlich bemessen. Das bedeutet, jeder Widerstand in der Folge hat einen ohmschen Gesamtwiderstand von ungefähr zweimal dem von dem in der Folge vorangehenden Widerstand. Daher ist die Größe des Stromes, der von jedem Schalttransistor 34/-34M geliefert wird, halb so groß wie die des vorangehenden Transistors, d. h. des Transistors zur Linken, wie aus der Zeichnung hervorgeht.

Die Kollektoren (54/-54M) von allen fünf Schalttransistoren 34/-34M dieser dritten Gruppe sind mit der Eingangsklemmc 72 des Leiternetzwerks 56 verbunden. Jeder dieser Transistoren, der eingeschaltet wird, liefert daher einen entsprechend gewichteten Strombeitrag über das Leiternetzwerk zur Summencingangsklemme 44 des Operationsverstärkers 46. 3d Obwohl die Verwendung von Strömen unterschiedlicher Größe in jedem der Schalttransistoren 34/-34M gewisse Unsymmetrien in die Umwandlungsoperation einführt, haben diese keinen wesentlichen Einfluß auf das Endergebnis, da die fünf Transistoren dieser dritten Gruppe digitale Bits liefern, die den niedrigsten Ordnungsstufen der digitalen Zahl entsprechen, d. h. den fünf am wenigsten signifikanten Bits der Gruppe. Die direkte Verbindung dieser dritten Gruppe bringt wünschenswerte Vorteile hinsichtlich einer winschaftlichen Konstruktion ohne wesentliche Begrenzungen in der Durchführung.

Für einige Anwendungen ist es notwendig, eine Möglichkeit der Vorzeichenänderung vorzusehen, d. h. entweder positive oder negative Analogausgangssignale entsprechend positiver oder negativer digitaler Eingangssignalc zu entwickeln. Solch eine Fähigkeit kann - wie im unteren Teil der Fig. IA zu sehen ist - dadurch hergestellt werden, daß die Ausgabe des Operationsverstärkers 46 mit einem 5» weiteren Operationsverstärker 80 gekoppelt wird und ein Aaswahlschalter 82 mit zwei Schalterteilen 82/1 und 82ß verwendet wird, um entweder das direkte oder invertierte Ausgangssignal auszuwählen. Der Auswahlschalter 82 wird über einen herkömmlichen Schalterantrieb 84 betrieben, der über eine Zuleitung 86 gesteuert wird, auf der ein Vorzeichenbit übertragen wird, d. h. ein Bit, welches anzeigt, ob die umzuwandelnde Zahl positiv oder negativ ist. Das Vorzeichenbit wird über einen Taktkreis (nicht abgebildet) eo abgetastet, der mit dem D-A-Umwandler synchronisiert ist. Wenn das geschieht, öffnet der Schalterantrieb 84 entweder den Schalterteil 82A oder 82B, jedoch nicht beide gleichzeitig. Das ausgewählte Analogsignal wird auf einen Ausgangsverstärker 88 gekoppelt, der das endgültige Analog-Ausgangssignal des Ümwandlers liefert.

Da es nicht schnell genug möglich ist. einen genauen Gleichlauf zwischen der Arbeitsweise des Schalters 82 und dem Abtasten des Speicherregisters 10 zu gewährleisten, können vorübergehende Fehler am Ausgang des Ümwandlers beim Übergang zwischen negativen und positiven Ausgangssignalen entstehen. Das Problem kann nicht einfach dadurch gelöst werden, daß der Taktkreis so angeordnet wird, daß der Auswahlschalter 82 immer kurz vor oder kurz nach einem Abtasten des Speicherregisters betätigt wird, da ein augenblicklicher Fehlereinfluß - wie z. B. ein Überschwingen - aus einem von den beiden Umständen resultieren kann, die abhängig von der Anfangs- und Endspannung des Analog-Ausgangs sind. In Übereinstimmung mit einer weiteren Ausgestaltung der Erfindung ist dieses Problem durch eine spezielle Einrichtung gelöst worden, die sicherstellt, daß das Ana-Iog-Ausgangssignal immer dann, wenn eine Vorzeichenänderung durchzuführen ist, zunächst auf Nullpotential gebracht wird. Da jede Vorzeichenänderung erfordert, daß die Analogspannung ein Nullpotential durchläuft, ist durch automatisches Einstellen der Spannung auf Null - immer dann, wenn eine Vorzeichenänderung vorkommt - gewährleistet, daß das Ausgangssignal zu Beginn der Änderung nicht in die falsche Richtung geht. Indem das Ausgangssignal bis zur Beendigung des Umschaltvorganges auf Nullpotential gehalten wird, wird ein Überschwingen der Endspannung verhindert.

Der Umwandler umfaßt im einzelnen einen Vorzeichenwechsel-Detektor 90 (Fig. IA, linke obere Ecke), der im bevorzugten Ausführungsbeispiel ein herkömmliches Flip-Flop 92 enthält, welches das Vorzeichenbit als steuerndes Eingangssignal empfängt, die beiden Ausgänge dieses Flip-Flop sind über betreffende Stromkreise 96,98 und Sperrdioden 100, 102 auf einen gemeinsamen Belastungswiderstand 104 gekoppelt. Daher wird immer dann, wenn eine Vorzeichenänderung auftritt (wobei das Vorzeichenbit von »null« auf »eins« oder umgekehrt wechselt), eine scharfe positive Spannungsspitze an dem Belastungswiderstand 104 entwickelt. Diese Spannungsspitzc schaltet augenblicklich einen Transistorschalter 106 ein. der daraufhin sofort einen Transistor 108 sperrt, der dazu dient, die Vorspannung für die Stromversorgungsleitung 26 zu bilden.

Daraufhin nimmt die Stromversorgungsleitung 26 ein negatives Potential an und hält die Puffertransistoren 22 im eingeschalteten Zustand, die für eine kurze Zeit einen Stromfluß durch alle Widerstände 36 hervorgerufen. Dieser Stromfluß läßt augenblicklich alle Schalttransistoren 34 abschalten, wodurch die Ausgangsspannung der Operationsverstärker 46 und 80 augenblicklich auf Nullpotential gehalten wird. Daher wird das Ausgangssignal des Ümwandlers während einer Vorzeichenänderung sofort auf Nullpotential gebracht, selbst wenn der Auswahlschalter 82 nicht genau mit dem Abtasten des Registers 10 synchronisiert ist.

Nachdem die Spannungsspitze am Eingang zu Transistor 106 gesunken ist, arbeiten alle Puffertransistoren 22 wieder unter normalen Bedingungen. Die Steuertaktimpulse, die diesen Transistoren vom Register 10 zugeführt werden, schalten die Schalttransistoren 34 gemäß einem Muster, das die gespeicherte Digitalzahl darstellt. Auf diese Weise wird das Ausgangssignal des Operationsverstärkers 88 auf den geeigneten Pegel verschoben, und vorübergehende Fehler werden während des Überganges einer Vorzei-

chenänderung verhindert.

Eine andere Fehlerquelle sind Änderungen in der Umgebungstemperatur, welche die Arbeitscharakteristik der Schalttransistoren 34 ändern und dabei zur Änderung des erzeugten Stromes neigen. Entsprechend einem weiteren Merkmal der Erfindung sind Einrichtungen vorgesehen, um Einflüsse der Umgebungs-Temperatur auf ein Minimum zu beschränken. Aus diesem Grund sind alle Basen 110 (110/4 usw.) der Schalttransistoren 34 mit einer Vorspannungs-Leitung 112 verbunden, deren Spannung so geregelt ist, daß bei Temperaturänderungen der Strom durch die Schalttransistoren im wesentlichen konstant gehalten wird.

Die Spannung der Vorspannungsleitung 112 wird primär durch Reihenschaltung eines Transistors 114 mit einem Widerstand 116 bestimmt. Die Vorspannungsleitung 112 ist außerdem mit der Basis 120 eines Steuertransistors 122 verbunden, der dem ersten Schalttransistor 34/4 angepaßt ist, insbesondere dadurch, daß er einen »/3«-Stromverstärkungsfaktor besitzt, der den entsprechenden Parameter von Transistor 34/4 bei Temperaturänderungen einhält. Der Emitter 124 des Steuertransistors 122 ist durch einen Belastungswiderstand 126 mit der Stromversorgungsleitung 38 und der Kollektor 128 dieses Transistors ist durch ein Widerstandsnetzwerk 130 mit einer positiven Bezugsspannungsklemme 132 verbunden. Die Schaltungselemente sind so ausgewählt, daß ein vorherbestimmter Stromfluß durch das Widerstandsnetzwerk 130 und den Steuertransistor 122 erzeugt wird und sich ein Nullpotential an einem Kontrollpunkt 134 zwischen dem Widerstandsnetzwerk 130 und dem Steuertransistor ergibt. Die Größe des Stromes durch den Transistor 122 wird so eingestellt, daß dieser Strom dem Strom durch den Schalttransistor 34/4 gleicht, wenn letzterer eingeschaltet ist.

Falls eine Änderung der Umgebungstemperatur auftritt, wird sich typischerweise eine Änderung in der Arbeitscharakteristik des Schalttransistors 34/4 ergeben, dessen normaler Stromfluß dadurch geändert wird. Dadurch, daß der Steuertransistor 122 physikalisch dicht neben dem Schalttransistor 34/4 aufgebaut wird, ergibt sich der gleiche Temperatureffekt bei dem Steuertransistor. Die durch eine Temperaturänderug erzeugte Stromänderung wird von einem Operationsverstärker 136 erfaßt, dessen eine Eingangsklemmc mit dem Kontrollpunkt 134 verbunden ist und dessen andere Eingangsklemme über einen Widerstand 138 geerdet ist. Der Ausgang dieses Verstärkers 136 ist über einen Widerstand 140 und eine Sperr-Diode 142 mit der Stromversorgungsleitung 38 verbunden.

Falls eine Änderung in dem vom Kontrollpunkt 134 dem Operationsverstärker 136 zugeführten Strom

auftritt, wird sich eine entsprechende Änderung in dem Strom einstellen, der von diesem Operationsverstärker aus der Stromversorgungsleitung 38 abgezogen wird. Da diese Stromversorgungsleitung über einen Widerstand 150 mit der Stromversorgungs-

Hi klemme 152 verbunden ist, wird die Änderung des Stromes, die von dem Operationsverstärker 136 abgezogen wird, eine entsprechende Spannungsänderung an der Stromversorgungsleitung 38 verursachen. Auf diese Weise sorgt der Operationsverstärker 136 für eine verstärkte negative Rückkopplungswirkung, die automatisch die Spannung der Stromversorgungsleitung 38 so ändert, daß der Stromfluß über den Steuertransistor 122 konstant bleibt. Da der Steuertransistor 122 dem Schalttransistor 34/4 angepaßt ist, wird

2(i die Änderung in der Spannung der Stromvcrsorgungsleitung 38 eine gleiche Wirkung auf das Funktionieren dieses Schalttransistors haben, d. h. die Spannungsänderung wird die Änderung in der Umgehungstemperatur des Schalttransistors 34/4 kompen-

;5 sieren und sicherstellen, daß der Stromfluß über diesen Schalttransistor bei Temperaturänderungen wirksam unverändert gehalten wird. Darüber hinaus kann dieses Ergebnis mit einer Stromversorgung von relativ mäßiger Komplexität und geringem Kostenaufwand

3D erreicht werden, da die Stromversorgung intern nicht genau stabilisiert zu werden braucht.

Derselbe steuernde Einfluß führt dazu, daß auch der Strom über die anderen Schalttransistoren 34ß usw. konstant gehalten wird. Diese Schalltransistoren müssen jedoch in ihrer Charakteristik praktisch nicht identisch zum ersten Schalttransistor 34/4 angepaßt sein, da sie binäre Informationen von fortschreitend geringerer Signifikanz für die endgültige analoge Ausgangsspannung darzustellen haben.

4(1 Typische Werte und Elemente in dem bevorzugten Ausführungsbeispiel sind die folgenden:

Dioden
Puffertransistoren 22

Schalttransistoren 34
Operationsverstärker
Widerstände
Widerstände 287
Widerstand 287

so Widerstand 28 K

1 N 4149

2 N 4250
SE 4010
MC 1539G
127 K
25,5 K
51,5 K
100 K

Hierzu 2 Blatt Zeichnungen

130232/10

Claims

Patentansprüche:

1. Digital-Analog-Umwandler, insbesondere für Signalverarbeitungsanlagen, mit von einer Versorgungsspannung einer Gleichstromquelle gespeisten und einen der Größe der Versorgungsspannung proportionalen Ausgangsstrom hervorrufenden Transistoren als Stromquelle für die entsprechend den Digitalziffern-Stellen-Wertigkeiten bemessenen und zu addierenden Ströme, dadurch gekennzeichnet, daß ein Steuertransistor (122) dicht neben einem ersten Transistor (34/4) der als Stromquelle geschalteten Transistoren (34) mit entsprechend dem ersten Transistor angepaßten Arbeitskenndaten angeordnet ist, daß eine Leitungseinrichtung (38, 112) zwischen einer Stromvcrsorgungsklemme (152) der Versorgungsspannung der Gleichstromquelle (— 60 V) und dem Steuertransistor (122) geschaltet ist, durch den ein der Größe der Versorgungsspannung proportionaler Strom fließt, daß eine Schaltungsvorrichtung (130) mit einer Referenzspannungsklemme (132) zum Erzeugen eines geregelten Referenzstromes verbunden ist, daß eine auf einen Vergleich des Referenzstromes mit dem durch den Steuertransistor (122) fließenden Strom ansprechende negative Rückkopplungseinrichtung (134, 136, 150) zum Einstellen der Versorgungsspannung der Gleichstromquelle angeschlossen und zum Aufrechterhalten des durch den Steuertransistor (122) fließenden Stromes und des Ausgangsstromes von den als Stromquelle geschalteten Transistoren (34) proportional dem Referenzstrom und zum Minimisieren der sich aus Veränderungen in Arbeitskenndaten der als Stromquelle geschalteten Transistoren ergebenden Änderungen des Ausgangsstromes vorgesehen ist.

2. Digital-Analog-Umwandler nach Anspruch 1, dadurch gekennzeichnet, daß die Schaltungsvorrichtung (130) ein an die Referenzspannungsklemme (132) angeschlossenes und einen der Größe der Referenzspannung proportionalen Referenzstrom hervorrufendes Inipedanznetzwerk umfaßt.

3. Digital-Analog-Umwandler nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Transistoren (34) mit ihren Emittern (40) jeweils mit einem Ende mit Widerständen (36) verbunden sind, daß die Leitung (38) der Versorgungsspannung der Gleichstromquelle (— 60 V) jeweils mit dem anderen Ende der Widerstände (36) und über den Steuertransistor (122) mit den Bsaiselektroden (110) der Transistoren (34) zusammengeschaltet ist und daß der Stromfluß durch die Transistoren (34) proportional den Größen der jeweiligen Widerstände und der von der Gleichstromquelle gelieferten Versorgungsspannung gehalten ist.

4. Digital-Analog-Umwandler nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die negative Rückkopplungseinrichtung (134, 136, 150) aus einem Operationsverstärker (136) besteht und eine Ströme entsprechend dem Referenzstrom und dem durch den Steuertransistor (122) fließenden Strom auf einen Eingang des Operationsverstärkers leitende Einrichtung (134) aufweist und eine an den Ausgang des Operationsverstärkers angeschlossene, mit der Leitung (38) verbundene Schaltvorrichtung (150) zum automatischen Einstellen der Größe der von der Gleichstromquelle gelieferten Versorgungsspannung umfaßt.