DE2041349B2

DE2041349B2 - Device for the numerical display of rapidly changing physical measured variables

Info

Publication number: DE2041349B2
Application number: DE2041349A
Authority: DE
Inventors: David Earl Beverly Mass. Miller (V.St.A.)
Original assignee: General Electric Co
Current assignee: General Electric Co
Priority date: 1969-08-21
Filing date: 1970-08-20
Publication date: 1979-09-06
Also published as: GB1314437A; US3621391A; FR2060117A1; FR2060117B1; JPS5021104B1; DE2041349A1; DE2041349C3

Description

Die Erfindung bezieht sich auf eine Vorrichtung zur ziffernmäßigen Anzeige schnell veränderlicher physikalischer Meßgrößen zur Unterdrückung von Flattererscheinungen bei der Anzeige.The invention relates to a device for the numerical display of rapidly changing physical Measured variables for suppressing flutter phenomena in the display.

Bei der Ausgabe von Informationen in Form diskreter Ziffern, die aus einem sich ständig ändernden elektrischen Signal gewonnen werden, entsteht das Problem der Fehlerauflösung. Dieses Problem besteht darin, daß die zu messende Größe sich um sehr kleine Beträge ändern kann. Sie kann sich insbesondere um einen Betrag ändern, der kleiner ist als die kleinste Änderung, welche an der Ziffernanzeige erscheinen kann. Daher weist die Ziffer mit dem kleinsten Stellenwert bzw. die rangniedrigste Ziffer auf der Anzeige stets einen Fehler von plus oder minus einer Einheit auf. Da der Fehler zeitlich gesehen einer zufälligen Schwankung unterliegt, kann die rangniedrigste Ziffer an der Anzeige ständig jedesmal beim Eintreffen eines Signals zwischen aufeinanderfolgenden Ziffern wechseln. Dies geschieht nicht wegen einer Änderung des gemessenen Parameters, sondern wegen dieser zufälligen Fehlerverteilung.When outputting information in the form of discrete digits resulting from an ever-changing electrical Signal are obtained, the problem of error resolution arises. This problem is that the quantity to be measured can change by very small amounts. She can be one in particular Change the amount that is smaller than the smallest change that can appear on the digital display. Therefore the digit with the lowest priority or the lowest-ranking digit on the display always indicates an error of plus or minus one unit. Since the error is subject to a random fluctuation over time, can constantly change the lowest-ranking digit on the display each time a signal arrives between change consecutive digits. This does not happen because of a change in the measured parameter, but because of this random error distribution.

Die Auswirkung dieser Schwankung oder dieses Flatterns einer Ziffer kann störend für eine Person wirken, welche versucht, eine Anzahl tolcher Anzeigegeräte zu überwachen. Beispielsweise muß ein Pilot auf einem Flugzeuginstrumentenbrett, das eine Vielzahl solcher Ziffernanzeigevorrichtungen enthält, die Vorrichtungen periodisch überfliegen, um Informationen über die überwachten Größen zu erhalten. Das Flattern der rangniedrigsten Ziffer der Anzeigevorrichtungen kann nicht nur störend wirken, sondern es kann auch für die Person fast unmöglich machen zu erkennen, welche Ziffern angezeigt werden.The effect of this fluctuation or flutter of a digit can be disruptive to a person act which tries to monitor a number of such display devices. For example, a pilot must be on an aircraft instrument panel containing a plurality of such numeric display devices, the devices Periodically scan for information on the monitored quantities. The flutter The lowest-ranking digit of the display devices can not only be annoying, but it can also be for making the person almost impossible to tell which digits are displayed.

Bisher wurde das Problem dadurch gelöst, daß man in die Anzeigevorrichtung eine elektrische oder eine mechanische Dämpfung einführte. Auf diese Weise wird eine schnelle Änderung einer Ziffer unmöglich gemacht Zwar beseitigt diese Lösung das Flattern, aber es wird auch eine schnelle Änderung, die auf eine tatsächliche Änderung der überwachten Größe zurückzuführen ist, gehemmt Es wurde daher eine große Ansprechgeschwindigkeit auf Änderungen in den überwachten Größen notwendigerweise der Verhinderung des Flatterns geopfert
Es ist deshalb Aufgabe der Erfindung, eine Vorrichtung zur ziffernmäßigen Anzeige zu schaffen, die eine große Ansprechgeschwindigkeit aufweist und die trotzdem in den letzten Anzeigestellen eine eindeutige und klar ablesbare Anzeige liefertSo far, the problem has been solved by introducing electrical or mechanical damping into the display device. In this way, a quick change of a digit is made impossible. Although this solution eliminates the flutter, it also inhibits a quick change which can be traced back to an actual change in the monitored variable necessarily sacrificed to prevent flutter
It is therefore the object of the invention to provide a device for numerical display which has a high response speed and which nevertheless provides a clear and clearly legible display in the last display positions

This object is achieved according to the invention by the

Kombination der im Patentanspruch gekennzeichneten Merkmale gelöstCombination of the features characterized in the claim solved

Die mit der Erfindung erzielbaren Vorteile bestehen insbesondere darin, daß jede Veränderung in der Anzeige gehemmt wird, wenn der Vergleich zwischen dem neuen digitalen Signal und dem vorhergehenden eine ungeradzahiige numerische Änderung ergibt (d. h. um 1, 3, 5 ...). Das Flattern oder das willkürliche Schwanken zwischen benachbarten Ziffern wird dadurch verhindert, daß die Anzeige von ungeradzahligen numerischen Änderungen verhindert wird. Um das System immer auf den neuesten Stand zu bringen und Änderungen um ungeradzahlige Werte zuzulassen, wird diese Hemmung in bestimmten, zeitlich gesteuerten Abständen aufgehoben und dadurch ermöglicht, daß die neue Information angezeigt wird, und zwar unabhängig von der Augenblicksgröße des Bits mit dem kleinsten Stellenwert Dieser Vorgang findet mit relativ kleiner Geschwindigkeit statt, und dadurch ist es möglich, die Anzeige ohne störendes Flattern visuell zu überwachen.The advantages that can be achieved with the invention are in particular that any change in the display is inhibited if the comparison between the new digital signal and the previous one shows an odd numerical change (ie by 1, 3, 5 ...). The jitter or the random fluctuation between adjacent digits is prevented by preventing the display of odd numerical changes. In order to always bring the system up to date and to allow changes to include odd-numbered values, this inhibition is lifted at specific, time-controlled intervals, thereby enabling the new information to be displayed, regardless of the instantaneous size of the bit with the smallest significant value This process takes place at a relatively slow speed, and this makes it possible to visually monitor the display without annoying flutter.

Die Erfindung wird nun anhand der folgenden Beschreibung und Zeichnung von Ausführungsbeispielen näher erläutertThe invention will now be explained with reference to the following description and drawing of exemplary embodiments explained in more detail

F i g. 1 ist ein Blockschaltbild der Grundbaueinheiten der Ziffernanzeige gemäß einem Ausführungsbeispiel der Erfindung;F i g. 1 is a block diagram of the basic building blocks of the digit display according to one embodiment the invention;

F i g. 2 ist ein Binärcode, der für die Verwendung bei der Vorrichtung gemäß einem Ausführungsbeispiel der Erfindung geeignet ist;
Fig.3 ist ein Blockschaltbild von einem zweiten Ausführungsbeispiel der Erfindung und zeigt die einzelnen Baueinheiten mit weiteren Einzelheiten;F i g. Figure 2 is a binary code suitable for use in the apparatus according to an embodiment of the invention;
3 is a block diagram of a second embodiment of the invention and shows the individual structural units in more detail;

F i g. 4 ist eine Übersichtstafel zur Veranschaulichung der Arbeitsweise des Komparators;
F i g. 5 ist ein Schaltbild der logischen Elemente, die den Komparator gemäß F i g. 2 bilden.F i g. Fig. 4 is a table showing the operation of the comparator;
F i g. 5 is a circuit diagram of the logic elements that make up the comparator of FIG. 2 form.

In der F i g. 1 wird ein Wandler 1 gezeigt, der typischerweise zur Überwachung der Triebwerksgeschwindigkeit, des Öldrucks, der Brennstoffzufuhr usw. verwendet werden kann und ein Signal abgibt.In FIG. 1 shows a converter 1 which is typically used to monitor the engine speed, the oil pressure, the fuel supply, etc. can be used and emits a signal.

Dieses Signal betätigt einen Frequenzmodulator 2, der eine kontinuierlich variable Frequenz, welche analog zu dem überwachten Parameter ist, an einen Analog-Digital-Wandler 3 liefert. Eine Quelle für periodische Signale, beispielsweise ein Zeitgeber 4, betätigt einen Auswerteschalter 5 mit einer vorgegebenen Geschwindigkeit, welche der höchstzulässigen Geschwindigkeit der Allzeigeänderung entspricht. Die quantifizierte Ausgangsgröße des Wandlers 3 liegt in Form von parallelen binären Bits vor, die jeweils auf separaten Ausgangsleitungen 6 bis 9 vorhanden sind. In der beschriebenen Ausführungsform sollen insgesamt 10 Ziffern wahlweise dargestellt werden. Dies bedeutet, daß 4 Bits verfügbar sein müssen, um mindestens 10This signal operates a frequency modulator 2, which has a continuously variable frequency is analogous to the monitored parameter, supplies to an analog-to-digital converter 3. A source for periodic signals, for example a timer 4, actuates an evaluation switch 5 with a predetermined one Speed, which corresponds to the maximum permissible speed of the display change. the quantified output of the converter 3 is in the form of parallel binary bits, each on separate output lines 6 to 9 are available. In the embodiment described, a total of 10 digits can be represented optionally. This means that 4 bits must be available in order to be able to use at least 10

To deliver permutations or binary signals.

Von den obenerwähnten Leitungen 6 bis 9 ist die Leitung 9 diejenige, welche das rangniedrigste Bit des Binärsignals aberträgt Die digitalen Größen werden den Eingangsanschlüssen eines Speicherregisters 10 zugeführt, und die Schaltzustände der Ausgangsanschlüsse des Registers stellen die Binärzahl dar, welche der Ziffer entspricht, die von der Anzeigevorrichtung 11 angezeigt wird. Das rangniedrigste Bit der zuletzt erzeugten Binärzahl sei mit Xbezeichnet Es wird auch einem Eingang des (Comparators 12 zugeführt Das rangniedrigste Bit der Binärzahl, welche der gerade angezeigten Ziffer entspricht und mit X* bezeichnet ist wird dem anderen Eingang des !Comparators 12 zugeführt Wenn der Komparator 12 eine Übereinstimmung der Polaritäten der Bits λ" und X* feststellt liefert der Komparator 12 an den Eingang L des Registers 10 ein Verriegelungs- oder Übertragungssignal. Das Verriegelungssignal veranlaßt das Register 10, die binären Signale auf den Leitungen 6 bis 9 zur Anzeigevorrichtung 11 zur Umwandlung digitaler in numerische Zahlen zu übertragen. Wenn die Polaritäten nicht übereinstimmen, was darauf hindeutet, daß eine Änderung entsprechend einer ungeraden Zahl stattgefunden hat, dann erfoigt kein Verriegelungssignai, und das Register 10 wird nicht betätigtOf the lines 6 to 9 mentioned above, line 9 is the one which carries the lowest-ranking bit of the binary signal. The digital quantities are fed to the input connections of a memory register 10, and the switching states of the output connections of the register represent the binary number which corresponds to the digit that corresponds to from the display device 11 is displayed. The lowest-ranking bit of the binary number generated last is denoted by X It is also fed to one input of the comparator 12 The lowest-ranking bit of the binary number which corresponds to the digit currently displayed and is marked X * is fed to the other input of the comparator 12 Comparator 12 detects that the polarities of the bits λ "and X * match, the comparator 12 supplies a locking or transmission signal to the input L of the register 10. The locking signal causes the register 10 to transmit the binary signals on the lines 6 to 9 to the display device 11 If the polarities do not match, indicating that there has been a change corresponding to an odd number, then no interlock signal is required and the register 10 is not actuated

Es ist ferner eine Ergänzungsvorrichtung 13 vorgesehen, um zu gestatten, daß periodisch neue Informationen auf den Leitungen 6 bis 9 an die Anzeigevorrichtung 11 weitergegeben werden, unabhängig von der Polarität so der dann vorliegenden rangniedrigsten Bits. Um dies zu erreichen, liefert die Ergänzungsvorrichtung 13 ein Verriegelungssignal, nachdem eine vorgegebene Zahl von Taktimpulsen gezählt wurde.A supplementary device 13 is also provided to allow new information to be added periodically on the lines 6 to 9 to the display device 11, regardless of the polarity the lowest-ranking bits then present. In order to achieve this, the supplementary device 13 delivers Lock signal after a predetermined number of clock pulses have been counted.

Infolge des inhärenten Fehlers bei der Auswertung der modulierten Frequenz ist das rangniedrigste Bit nur während der Hälfte aller vorkommenden Bits richtig. Aus diesem Grunde unterliegt das rangniedrigste Bit willkürlichen Schwankungen, welche verursachen können, daß die Anzeigevorrichtung jedesmal bei der -to Auswertung der analogen Frequenz zwischen aufeinanderfolgenden Ziffern wechselt Um diesen unerwünschten willkürlichen Wechsel oder das Flattern zu verhindern, werden gemäß dem Ausführungsbeispiel der Erfindung alle ungeradzahligen numerischen Änderungen gehemmt.As a result of the inherent error in evaluating the modulated frequency, the lowest-ranking bit is only correct for half of all occurring bits. For this reason, the lowest order bit is defeated random fluctuations, which can cause the display device to stop each time the -to Evaluation of the analog frequency between successive digits alternates with this undesired To prevent arbitrary change or flutter, according to the embodiment of the invention inhibited all odd numerical changes.

Wie bereits erörtert, bilden die digitalen Signale, die aus binären Bits auf den Ausgangsleitungen 6 bis 9 des Wandlers 3 für die Umwandlung von Frequenzen in digitale Größen bestehen, die notwendige Information, um auf der Anzeigevorrichtung 11 eine der Zahlen 1 bis 10 auszuwählen. Es wird ein Binärcode, beispielsweise der in F i g. 2 wiedergegebene Code, gewählt, so daß die in Spalte 4 angezeigten rangniedrigsten Bits sich bei aufeinanderfolgenden Ziffern in ihrer Polarität abwech- « sein. Die Polarität der rangniedrigsten bzw. den kleinsten Stellenwert anzeigenden Bits muß sich daher notwendigerweise umkehren, damit an der Anzeigevorrichtung aufeinanderfolgende Ziffern angezeigt werden. Indem eine Änderung der Anzeige verhindert wird, wenn das mit X bezeichnete rangniedrigste Bit eine andere Polarität als das mit X* bezeichnet« Bit besitzt, wird die Anzeige daran gehindert, zwischen aufeinanderfolgenden Ziffern zu wechseln oder zu flattern. Durch den Komparator 12 wird auch die Änderung del Anzeige verhindert wenn die Änderung irgendeine ungerade Zahl (d. h. 3, !*, 7,9) beinhalten würde, welche nicht auf einen zufälligen Fehler zurückzuführen ist, sondern Änderungen in dem gemessenen Parameter darstellt Aus diesem Grunde ist die Ergänzungsvorrichtung 13 vorgesehen, damit solche Ziffernänderungen in vorgegebenen Zeitintervallen stattfinden können.As already discussed, the digital signals, which consist of binary bits on the output lines 6 to 9 of the converter 3 for converting frequencies into digital quantities, form the information necessary to select one of the numbers 1 to 10 on the display device 11. A binary code such as that shown in FIG. 2 reproduced code, selected so that the lowest-ranking bits displayed in column 4 alternate in their polarity in successive digits. The polarity of the lowest-ranking bits or bits indicating the lowest place value must therefore necessarily be reversed so that successive digits are displayed on the display device. By preventing the display from changing when the lowest order bit denoted by X has a different polarity than the bit denoted by X * , the display is prevented from alternating or fluttering between successive digits. The comparator 12 also prevents the change in the display if the change were to include any odd number (ie 3,! *, 7, 9) which is not due to a random error but represents changes in the measured parameter. For this reason the supplementary device 13 is provided so that such digit changes can take place at predetermined time intervals.

Eine nähere Erläuterung der Vorrichtung gemäß F i g. 1 ergibt sich aus F i g. 3. Dort ist ersichtlich, daß der Inhalt des Registers 10 auf den Decodierer 14 übertragen wird, welcher Signale an den Treiber 15 liefert Der Treiber 15 hat in diesem Ausführungsbeispiel fünf Ausgangsleitungen, die jeweils zu einem von fünf Elektromagneten führen, welche zur selektiven Anzeige einer gewünschten Ziffer vorgesehen sind. Indem eine der fünf Leitungen entweder mit einer positiven oder negativen Spannung versorgt wird, enthält man zehn Kombinationen für die Auswahl einer der zehn an der Anzeige 16 verfügbaren Ziffern.A more detailed explanation of the device according to FIG. 1 results from FIG. 3. There you can see that the The content of the register 10 is transmitted to the decoder 14, which signals to the driver 15 The driver 15 in this embodiment has five output lines, each to one of lead five electromagnets, which are provided for the selective display of a desired digit. By supplying one of the five lines with either a positive or negative voltage, contains ten combinations for the selection of one of the ten digits available on the display 16.

Der Zeitgeber 4 betreibt den Auswerteschalter 5 und übermittelt eine Impulsfolge auf den Flip-Flop 17. Eine Zeitverzägerungsschaltung 18 stellt den Flip-Flop 17 nach Ablauf eines vorgegebenen Ze^ntervalls zurück.The timer 4 operates the evaluation switch 5 and transmits a pulse train to the flip-flop 17. One Time delay circuit 18 resets flip-flop 17 after a predetermined time interval has elapsed.

Das Vergleichsgatter 19 erhält die Ac;gangssignale X bzw. X* (welche die rangniedrigsten Bits aus dem neuen und dem vorherigen Signal darstellen) an den Eingangsanschlüssen A bzw. D. Die Inverter 20 und 21 sind se geschähet, daß sie umgekehrte Ausgangssignale A"und X* an die Anschlüsse Cbzw. B geben. Wie aus der Übersichtstafel der F i g. 4 ersichtlich, wird bei Koinzidenz der Polaritäten von X und X* eine binäre »1« am Ausgang erscheinen.The comparison gate 19 receives the Ac; output signals X or X * (which is the lowest ranked bits of the new and the previous signal representing) to the input terminals A and D. The inverters 20 and 21 are se geschähet that they inverted output signals A " and give X * to the connections C and B. As can be seen from the overview table in Fig. 4, if the polarities of X and X * coincide, a binary "1" will appear at the output.

Das so gewonnene Ausgangssignal wird dem Eingang A des Vergleichsgatters 22 zugeführt, welches den gleichen Aufbau wie das Gatter 19 besitzt Das Gatter 22 liefert eine binäre »0« am Ausgang, wenn die Anschlüsse A und B mit übereinstimmenden Ausgangssignalen entsprechend der binären »1« von dem Gatter 19 und dem Flip-Flop 17 versorgt werden oder wenn die Anschlüsse C und D mit einem Ausgangssignal entsprechend der binären »1« vom Flip-ίΠορ 24 versorgt werden. Das Ausgangssignal der binären »0« bildet ein Verriegelungssignai und veranlaßt das Speicherregister 10, wenn es dem Anschluß L des Registers zugeführt wird, die binären Signale auf den Leitungen 6 bis 9 an den Decodierer 14 weiterzugeben, wodurch der Treiber 15 und die Anzeige 16 betätigt werden.The output signal obtained in this way is fed to the input A of the comparison gate 22, which has the same structure as the gate 19. The gate 22 supplies a binary "0" at the output if the connections A and B with matching output signals corresponding to the binary "1" of the gate 19 and the flip-flop 17 are supplied or when the connections C and D are supplied with an output signal corresponding to the binary "1" from the flip-ίΠορ 24. The output signal of the binary "0" forms a locking signal and causes the storage register 10, when it is fed to the L terminal of the register, to pass the binary signals on to the decoder 14 on lines 6 to 9, whereby the driver 15 and the display 16 are actuated will.

Somit gestattet die vorstehend beschriebene Vorrichtung nur eine Änderung der Anzeige um eine gerade Zahl. Deshalb muß eine Ergänzungsfunktion vorgesehen sein, damit die Anzeigevorrichtung periodisch das digitale Ausgangssignal des Analog-Digital-Wandlers unabhängig von der Polarität des rangniedrigsten Bits des Eingangssignals wiedergeben kana Die hierfür ver endete Ergänzungsvorrichtung umfaßt den Zähler 23, den Flip-Flop 24 und das Gatter 22. Der Zähler und der Flip-Flop werden jedesmal dann zurückgestellt wenn von dem Gatter 22 ein Verriegelungssignal erzeugt wird, und es wird dann eine neue Zählung begonnen.Thus, the device described above only allows the display to be changed by a straight line Number. A supplementary function must therefore be provided so that the display device periodically receives the digital output signal of the analog-digital converter independent of the polarity of the lowest-ranking bit of the input signal reproduce kana The supplementary device used for this purpose comprises the counter 23, the flip-flop 24 and the gate 22. The counter and the flip-flop are then reset each time when a lock signal is generated by gate 22 and then a new count is made began.

Nachdem eine vorgegebene Zahl von Zeitgeberimpulsen gezählt worden sind und keine Koinzidenz von X und X* auftritt, um ein neues Verriegelungsiignal zu bewirken, wird der Flip-Flop 24 durch den Zähler 23 getriggert und gibt eine binäre »1« auf die Eingangsanschlüsse C und D des Gatters 22. Aus Fig.4 ist ersichtlich, daß die Koinzidenz der binären »1« an den Anschlüssen C und D das Gatter 22 veranlaßt am Ausgang eine binäre »0« abzugeben, welche das Verriegelungssignal bildet. Das jetzt auf den LeitungenAfter a predetermined number of timer pulses have been counted and there is no coincidence of X and X * to cause a new locking signal, the flip-flop 24 is triggered by the counter 23 and outputs a binary "1" to the input terminals C and D of the gate 22. From FIG. 4 it can be seen that the coincidence of the binary "1" at the connections C and D causes the gate 22 to deliver a binary "0" at the output, which forms the locking signal. Now on the lines

6 bis 9 vorhandene binäre Signal wird an die Anzeigevorrichtung 11 weitergegeben, der Zähler 23 und der Flip-Flop 24 werden zurückgestellt, und das System beginnt einen neuen Zyklus.The binary signal present 6 to 9 is passed on to the display device 11, the counter 23 and flip-flop 24 are reset and the system begins a new cycle.

F i g. 5 zeigt ein bevorzugtes Ausführungsbeispiel der logischen Elemente, welche die beiden Vergleichsgatter 19 und 22 bilden. Zwei Und-Gatter besitzen jeweils zwei Eingangsanschlüsse und geben ihre Ausgangssignale an die beiden Eingangsanschlüsse des Oder-Gatters ab. An den Ausgang des Oder-Gatters ist ein Inverter geschaltet. Beim Auftreten von hohen Signalwerten oder einer binären »1« an beiden Eingangsanschlüssen eines der beiden Und-Gatter gibt das Gatter eine binäre »I« an den Eingangsanschluß des Oder-Gatters, an das es angeschlossen ist. Beim Vorhandensein einer binären »1« an einem oder beiden Eingangsanschlüssen gibt das Oder-Gatter eine binäre »1« auf den Inverter, welcherF i g. Fig. 5 shows a preferred embodiment of the logic elements that make up the two comparison gates 19 and 22 form. Two AND gates each have two input connections and indicate their output signals the two input connections of the OR gate. An inverter is connected to the output of the OR gate switched. If there are high signal values or a binary "1" at both input connections one of the two AND gates, the gate sends a binary "I" to the input terminal of the OR gate to the it is connected. If there is a binary "1" at one or both input connections, this gives OR gate a binary "1" to the inverter, which

1 ■ · LI" C* Ia* Ia Ainav W t«'ί Α*τ1 ■ · LI "C * Ia * Ia Ainav W t« 'ί Α * τ

»0« umwandelt. Das NichtVorhandensein einer binären »1« an beiden Eingangsanschlüssen der beiden Und-Gatter führt dazu, daß an den Eingangsanschlüssen des Oder-Gatters nur jeweils eine binäre »0« anliegt. Das Oder-Gatter gibt dann nur eine binäre »0« an den Inverter, welcher sie in eine binäre »1« umwandelt."0" converts. The absence of a binary "1" at both input connections of the two AND gates leads to the fact that only one binary "0" is present at the input connections of the OR gate. That The OR gate then only sends a binary "0" to the inverter, which converts it into a binary "1".

Diese Schaltung ist besonders gut angepaßt für die Verwendung als Vergleichsgatter 22. Es ist jedoch zu beachten, daß ihre Verwendung als Vergleichsgatter 19 die Verwendung von Invertern 20 und 21 zwecks Ableitung der Eingangssignale X und X* erfordert.This circuit is particularly well adapted for use as a comparison gate 22. It should be noted, however, that its use as a comparison gate 19 requires the use of inverters 20 and 21 to derive the input signals X and X *.

Diese Inverter 20,21 sind notwendig, um das Gatter 19 mit einem Paar von binären »1« zu versorgen, wenn die Polarität der übereinstimmenden rangniedrigsten Bits die binäre »0« ist.These inverters 20, 21 are necessary for the gate 19 with a pair of binary "1" if the polarity of the matching lowest order bits the binary "0" is.

s Die Übersichtstafel der F i g. 4 zeigt die Arbeitsweise der Schaltung. Es ist ersichtlich, daß bei Koinzidenz von binären »1« entweder an den Anschlüssen A und D oder den Anschlüssen Sund Cdas Ausgangssignal die binäre »1« ist, welche zur Betätigung des Gatters 22 benötigts The overview table in FIG. 4 shows the operation of the circuit. It can be seen that if there is a coincidence of binary “1” either at connections A and D or at connections S and C, the output signal is binary “1”, which is required to operate gate 22

in wird.in will.

Selbstverständlich sind von Fig. 2 abweichende Beziehungen zwischen den digitalen Signalen und Ziffern möglich. Beispielsweise können die den Zahlen 0 bis 4 entsprechenden binären Signale als rangniedrigsteOf course, relationships between the digital signals and are different from FIG Digits possible. For example, the binary signals corresponding to the numbers 0 to 4 can be the lowest ranking

is Bits die binäre »1« enthalten, und die binären Signale, die den Ziffern 5 bis 9 entsprechen, könnten als rangniedrigstes Bit die binäre »0« aufweisen. Bei dieseris bits that contain binary "1", and the binary signals, which correspond to the digits 5 to 9 could have the binary "0" as the lowest-ranking bit. At this

A nrtrs4niincT L · α nn rli *> A ri7Aiopi / no

nhtttnhttt

iaran cr« iaran cr «

dert werden, sich beim Auftreten einer Koinzidenz von Polaritäten zwischen einem gerade ausgewerteten Signal und dem schon angezeigten Signal zu ändern. Dies könnte mit dem vorliegenden System einfach dadurch erreicht werden, daß die Eingänge der Anschlüsse Sund Ddes Gatters 19 vertauscht werden. Es würde aber trotzdem noch ein Flattern zwischen den Ziffern 9 und 0 und 4 und 5 auftreten, obwohl die Vorrichtung große numerische Änderungen verarbeiten könnte.be changed when a coincidence of polarities occurs between the one that has just been evaluated Signal and the signal already displayed. This could be done easily with the present system can be achieved in that the inputs of the connections Sund D of the gate 19 are interchanged. However, there would still be a flutter between the digits 9 and 0 and 4 and 5, although the Device could handle large numerical changes.

Hierzu 3 Blatt ZeichnungenFor this purpose 3 sheets of drawings

Claims

Claim:

Device for the numerical display of rapidly changing physical measured variables for suppression of flutter phenomena in the display, characterized by the combination of the following features:

a) a display device (11) is connected to an analog-digital converter via a storage register (10) (3) Upper connecting lines (6, 7, 8, 9) connected, the connecting line (9) the Represents leadership with the least importance;

b) a comparator (12) is connected in parallel with one input to the input (9, X) and the other input to the output (9, X *) of the memory register and an output to the L input of the register (10 ) connected, a third input of the Kompanitor (12) ar ^ a timer (4) is connected;

c) a supplementary device (13) which is independent of that determined by the comparator digital value relation a transmission of the last digital signal to the Allow display device at intervals soii, is with its input to the timer (4) and with its output to the L-locking channel of the register (10) connected.