DE19964012A1

DE19964012A1 - Verfahren und Einrichtung zum Refresh des Speicherinhalts einer Speicherzelle eines Festwertspeichers

Info

Publication number: DE19964012A1
Application number: DE19964012A
Authority: DE
Inventors: Axel Aue
Original assignee: Robert Bosch GmbH
Current assignee: Robert Bosch GmbH
Priority date: 1999-12-30
Filing date: 1999-12-30
Publication date: 2001-07-12
Also published as: US6438056B2; FR2805654B1; US20010019510A1; JP2001236792A; FR2805654A1

Abstract

Die Erfindung betrifft ein Verfahren und eine Einrichtung zum Refresh des Speicherinhalts mindestens einer Speicherzelle (1) eines Festwertspeichers. Um den Speicherinhalt der Speicherzelle (1) über einen möglichst langen Zeitraum hinweg erhalten zu können, schlägt die Erfindung ein Verfahren vor, das gekennzeichnet ist durch die nachfolgenden Schritte: DOLLAR A - Bestimmen des aktuellen Ladungszustandes (6) der Speicherzelle (1); DOLLAR A - Vergleich des aktuellen Ladungszustandes (6) der Speicherzelle (1) mit einer Ladungsschwelle (U_schw), die oberhalb der Leseladung (U_erh) liegt, die zum korrekten Erkennen des Speicherinhalts der Speicherzelle (1) erforderlich ist; und DOLLAR A - Anheben (7) des Ladungszustands (6) der Speicherzelle (1), falls der aktuelle Ladungszustand (6) der Speicherzelle (1) unterhalb der Ladungsschwelle (U_schw) liegt.

Description

Stand der Technik

Die vorliegende Erfindung betrifft ein Verfahren und eine Einrichtung zum Refresh des Speicherinhalts mindestens einer Speicherzelle eines Festwertspeichers. Die Erfindung betrifft außerdem ein digitales Steuergerät zur Steuerung und/oder Regelung bestimmter Funktionen in einem Kraftfahrzeug, mit einem Mikrocomputer zur Abarbeitung eines zumindest teilweise in einem Festwertspeicher gespeicherten Steuerprogramms.

Ein digitales Steuergerät wird in einem Kraftfahrzeug zur Steuerung und/oder Regelung bestimmter Funktionen in dem Kraftfahrzeug eingesetzt. Insbesondere dient das Steuergerät zur Steuerung/Regelung der Brennkraftmaschine des Getriebes, der Bremsen, der Heizung und der Klimatisierung.

Das Steuergerät umfasst einen Mikrocomputer mit einem Mikroprozessor, einem Programm-Speicher, einen Variablen- Speicher und Ein-/Ausgabeschaltungen. Der Mikroprozessor stellt die zentrale Steuer- und Recheneinheit dar und wird auch als Central Processing Unit (CPU) bezeichnet. Der Programm-Speicher enthält eine Folge von dem Mikroprozessor zu bearbeitender Befehle, also das Steuerprogramm. Der Programm- Speicher besteht in der Regel aus einem Festwertspeicher, weil das Steuerprogramm auch nach Ausfall der Betriebsspannung erhalten bleiben muss. In dem Variablen-Speicher werden die für die Abarbeitung des Steuerprogramms benötigten bzw. die während der Abarbeitung des Steuerprogramms erzeugten Variablen abgelegt. Der Variablen-Speicher besteht in der Regel aus einem Schreib-Lese-Speicher mit wahlfreiem Zugriff (Random Access Memory, RAM). Über die Ein-/Ausgabeschaltungen erfolgt die Kommunikation mit den Peripheriegeräten, wie z. B. Datensichtgerät, Tastatur, Massenspeicher usw. Für die Kommunikation des Mikroprozessors mit dem Programm-Speicher, dem Daten-Speicher und den Ein-/Ausgabeschaltungen sind bspw. drei Bus-Systeme vorgesehen. Über einen Adress-Bus gibt der Mikroprozessor eine gewünschte Speicheradresse an. Über einen Kontroll-Bus legt der Mikroprozessor fest, ob gelesen oder geschrieben werden soll. Über einen Daten-Bus findet der Datenaustausch statt.

Festwertspeicher werden auch als Read Only Memory (ROM) bezeichnet. Außer als Programm-Speicher sind in einem Mikroprozessor Festwertspeicher auch für verschiedene andere Aufgaben vorgesehen. Da Festwertspeicher im Normalfall nur gelesen werden, eignen sie sich zur Speicherung von Tabellen und Programmen. Der Speicherinhalt der Festwertspeicher bleibt beim Abschalten der Betriebsspannung für einen endlichen Zeitraum erhalten. Dieser Zeitraum liegt etwa im Bereich von mehreren Jahren.

Eine spezielle Art der ROM-Speicher ist der EEPROM (Electronically Erasable ROM). Bei diesem Bauelement handelt es sich um einen elektrisch lösch- und programmierbaren Speicher. Die gespeicherten Informationen bleiben auch erhalten, nachdem die Versorgungsspannung abgeschaltet wurde.

Unmittelbar nach der Programmierung der Speicherzellen eines Festwertspeichers liegt der Ladungszustand auf einer Programmierladung. Aufgrund von parasitären Effekten in der Speicherzelle sinkt die Ladung der Speicherzellen während des endlichen Zeitraums ausgehend von der Programmierladung kontinuierlich, bis sie schließlich eine Leseladung unterschreitet. Die Leseladung kennzeichnet diejenige Ladung einer Speicherzelle, die notwendig ist, damit die Leseverstärker den korrekten Zustand (programmiert/gelöscht) erkennen können. Das Absinken des Ladungszustands der Speicherzellen unter die Leseladung führt dazu, dass in den Speicherzellen gespeicherte Informationen falsch gelesen werden. Dann kann ein Programmcode nicht korrekt ausgeführt werden und es kommt zu einer Fehlfunktion oder gar zu einem Totalausfall des Mikrocomputers und damit auch des Steuergeräts.

Es ist somit die Aufgabe der vorliegenden Erfindung, eine Fehlfunktion oder einen Ausfall eines auf einen Festwertspeicher zugreifenden Mikrocomputers aufgrund von Datenverlusten in einem Festwertspeicher zu vermeiden.

Zur Lösung dieser Aufgabe schlägt die Erfindung ein Verfahren vor, das gekennzeichnet ist durch die nachfolgenden Schritte:

- Bestimmen des aktuellen Ladungszustandes der Speicherzelle;
- Vergleich des aktuellen Ladungszustandes der Speicherzelle mit einer Ladungsschwelle, die oberhalb einer Leseladung liegt, die zum korrekten Erkennen des Speicherinhalts der Speicherzelle erforderlich ist; und
- Anheben des Ladungszustands der Speicherzelle, falls der aktuelle Ladungszustand der Speicherzelle unterhalb der Ladungsschwelle liegt.

Vorteile der Erfindung

Der Ladungszustand der Speicherzelle des Festwertspeichers wird im Rahmen der Programmierung bzw. Umprogrammierung der Speicherzelle auf eine Programmierladung (oder Löschladung) aufgeladen. Aufgrund von parasitären Effekten (z. B. Traps in den Oxyden) in der Speicherzelle sinkt der Ladungszustand der Speicherzelle ausgehend von der Programmierladung/Löschladung während eines endlichen Zeitraums von mehreren Jahren langsam ab. Der zeitliche Verlauf der Entladung kann eine große Abhängigkeit von Umgebungsparametern, insbesondere von der Umgebungstemperatur, aufweisen und lässt sich deshalb nur unzureichend vorhersagen. Erfindungsgemäß wird der Ladungszustand der Speicherzelle deshalb während dieses Zeitraums mit einer Ladungsschwelle verglichen, die oberhalb der Leseladung liegt, die Voraussetzung für ein korrektes Erkennen des Programmier-/Löschzustandes einer Speicherzelle ist. Wenn der Ladungszustand des Speicherzelle unter die Leseladung fällt, kommt es zu einem Datenverlust in der Speicherzelle. Deshalb wird der Ladungszustand der Speicherzelle angehoben, sobald der aktuelle Ladungszustand der Speicherzelle unter die Ladungsschwelle sinkt, also noch bevor ein Verlust der in der Speicherzelle abgelegten Daten auftreten kann.

Durch das erfindungsgemäße Verfahren kann die Lebensdauer der Daten in einem Festwertspeicher entscheidend verlängert werden. Das ist insbesondere für solche Festwertspeicher interessant, die Bestandteil eines Mikrocomputers eines Steuergeräts für ein Kraftfahrzeug sind, da auch bei einem Ladungsverlust der Speicherzellen durch den Refresh die in dem Festwertspeicher gespeicherten Informationen richtig erhalten werden.

Die Ladungsschwelle wird so weit oberhalb der Leseladung gewählt, dass die in der Speicherzelle abgelegten Informationen bei der Ladungsschwelle selbst im worst case (z. B. bei besonders hohen Temperaturen) noch mit Sicherheit gelesen werden können.

Das erfindungsgemäße Verfahren ermittelt für jede Speicherzelle, für jeden Block mit mehreren Speicherzellen oder für jeden Festwertspeicher mit mehreren Blöcken den optimalen Zeitpunkt zum Anheben des Ladungszustands der Speicherzelle. Wenn der Ladungszustand einer Speicherzelle unter die Ladungsschwelle gefallen ist, kann der Ladungszustand der Speicherzellen des Blocks, in dem diese Speicherzelle angeordnet ist, oder aller Speicherzellen des Festwertspeichers angehoben werden. Mit Hilfe des erfindungsgemäßen Verfahrens kann auch Toleranzen bei der Fertigung der Speicherzellen eines Festwertspeichers oder einer Bauteilstreuung bezüglich des endlichen Zeitraums, für den, ein Ladungserhalt der Speicherzelle gewährleistet wird, Rechnung getragen werden.

Das erfindungsgemäße Verfahren ist universell für unterschiedliche Festwertspeicher einsetzbar. Außer einer Refresh-Schaltung bedarf es zur Realisierung des Verfahrens keiner zusätzlichen Hardware in dem Festwertspeicher oder in dem Mikrocomputer. Die Refresh-Schaltung kann in dem Festwertspeicher integriert sein.

Gemäß einer vorteilhaften Weiterbildung der vorliegenden Erfindung wird vorgeschlagen, dass der Ladungszustand der Speicherzelle auf die Programmierladung einer frisch programmierten Speicherzelle angehoben wird. Gemäß dieser Weiterbildung liegt der Ladungszustand einer Speicherzelle, deren Ladungszustand angehoben wurde, wieder für einen endlichen Zeitraum oberhalb der Leseladung, d. h. der Ladungserhalt der Speicherzelle kann für weitere Jahre gewährleistet werden.

Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung wird vorgeschlagen, dass zum Anheben des Ladungszustands der Speicherzelle der Speicherinhalt der Speicherzelle in einer weiteren Speicherzelle zwischengespeichert, die Speicherzelle gelöscht und der Speicherinhalt der weiteren Speicherzelle wieder in die Speicherzelle programmiert wird. Zum Anheben des Ladungszustands einer Speicherzelle wird der Speicherzelle gewissermaßen mit ihrem Speicherinhalt neu programmiert. Der Programmiervorgang erfolgt in an sich aus dem Stand der Technik bekannter Weise durch Anlegen einer Programmierspannung an den Programmierspannungspin des Festwertspeichers.

Zum Bestimmen des aktuellen Ladungszustandes der Speicherzelle wird vorzugsweise das an sich aus dem Stand der Technik bekannte Margin-Read-Verfahren herangezogen. Es ist bekannt, das Margin-Read-Verfahren beim Programmieren oder Löschen einer Speicherzelle eines EPROM, EEPROM oder Flash-Speichers zu verwenden, um zu prüfen, ob an der Speicherzelle eine ausreichend große Ladung zum Programmieren/Löschen anliegt. Gemäß einer weiteren bevorzugten Ausführungsform der vorliegenden Erfindung wird vorgeschlagen, dass zum Bestimmen des aktuellen Ladungszustandes der Speicherzelle in einem Prüfbetrieb der Speicherzelle eine höhere Prüfspannung als die Betriebsspannung an die Speicherzelle angelegt und überprüft wird, ob die Ladung der Speicherzelle ausreicht, um die Ladung einer an der Speicherzelle angeschlossenen ersten kapazitiven Last zu kippen. Gemäß dieser Ausführungsform wird das Margin- Read-Verfahren also dazu verwendet, zu prüfen, ob an der Speicherzelle eine ausreichend große Ladung anliegt, um den korrekten Zustand (programmiert/gelöscht) der Speicherzelle erkennen zu können.

Alternativ wird vorgeschlagen, dass zum Bestimmen des aktuellen Ladungszustandes der Speicherzelle in einem Prüfbetrieb der Speicherzelle bei an der Speicherzelle anliegender Betriebsspannung überprüft wird, ob die Ladung der Speicherzelle ausreicht, um die Ladung einer an die Speicherzelle angeschlossenen zweiten kapazitiven Last zu kippen, die größer als die erste kapazitive Last ist.

Durch diese beiden alternativen Ausführungsformen wird im Prüfbetrieb überprüft, ob der Ladungszustand unter die Ladungsschwelle gefallen ist. Der Verlauf des Ladungszustands der Speicherzelle wird im Prüfbetrieb durch die Prüfspannung bzw. durch die größere kapazitive Last gewissermaßen zu einer geringeren Ladung hin verlagert. Wenn der verlagerte Verlauf des Ladungszustands unter die Leseladung fällt, hat der tatsächliche Verlauf des Ladungszustands dagegen gerade die Ladungsschwelle unterschritten.

In einem Normalbetrieb der Speicherzelle liegt die Betriebsspannung an dem Programmierspannungspin des Festwertspeichers an und ist die erste Kapazität (Bitleitung) an die Speicherzelle angeschlossen. Um festzustellen, ob der aktuelle Ladungszustand der Speicherzelle unter der Ladungsschwelle liegt, wird vorteilhafterweise der Speicherinhalt einmal im Normalbetrieb und einmal im Prüfbetrieb aus der Speicherzelle ausgelesen und werden die ausgelesenen Speicherinhalte miteinander verglichen.

Vorteilhafterweise wird das erfindungsgemäße Verfahren für mehrere Speicherzellen eines Festwertspeichers blockweise durchgeführt, wobei im Normalbetrieb aus dem Speicherinhalt aller Speicherzellen eines Blocks eine erste Checksumme und im Prüfbetrieb aus den Speicherzellen desselben Blocks eine zweite Checksumme gebildet wird und die beiden Checksummen miteinander verglichen werden. Falls die beiden Checksummen voneinander abweichen, hat der Ladungszustand zumindest einer Speicherzelle des Blocks die Ladungsschwelle unterschritten, und infolge dessen wird der Ladungszustand sämtlicher Speicherzellen des Blocks angehoben.

Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung wird vorgeschlagen, dass das erfindungsgemäße Verfahren zur Erhaltung eines Speicherinhalts einer Speicherzelle eines Festwertspeichers verwendet wird, der Bestandteil eines Mikrocomputers eines digitalen Steuergeräts für ein Kraftfahrzeug ist. Vorteilhafterweise wird das Verfahren während des Fahrbetriebs des Kraftfahrzeugs und/oder während des Nachlaufs des Steuergeräts durchgeführt. Nach dem Ausschalten eines Hauptschalters oder des Zündschlüssels des Kraftfahrzeugs durchläuft das Steuergerät einen Nachlauf, um sämtliche zu steuernden Funktionen in dem Kraftfahrzeug kontrolliert herunterzufahren. Während dieses Nachlaufs des Steuergeräts kann auch der Ladungszustand der Speicherzellen der Festwertspeicher überprüft und ggf. angehoben werden. Alternativ kann das erfindungsgemäße Verfahren auch nach dem Einschalten des Steuergerätes während des Vorlaufs durchgeführt werden.

Das erfindungsgemäße Verfahren wird vorteilhafterweise in Abhängigkeit von der Betriebsdauer, der zurückgelegten Fahrtstrecke und/oder der Anzahl der Fahrzyklen des Kraftfahrzeugs durchgeführt. Ein Fahrzyklus wird jeweils durch Einschalten eines Hauptschalters oder des Zündschlüssels eingeleitet und durch Ausschalten des Hauptschalters bzw. des Zündschlüssels beendet. Da der endliche Zeitraum von mehreren Jahren, für den der Ladungserhalt der Speicherzellen gewährleistet wird, relativ lang ist, genügt eine Überprüfung des Ladungszustands der Speicherzellen in so großen Abständen völlig, um den Erhalt des Speicherinhalts in dem Festwertspeicher sicherzustellen. Ebenso kann das erfindungsgemäße Verfahren in wesentlich kürzeren Abständen durchgeführt werden, wenn die Speicherzellen die Ladung wesentlich schneller verlieren.

Zur Lösung der Aufgabe schlägt die vorliegende Erfindung ausgehend von der Einrichtung zum Refresh der eingangs genannten Art vor, dass die Einrichtung eine Refresh-Schaltung mit Mitteln zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 7 aufweist. Die erfindungsgemäße Einrichtung kann integraler Bestand eines Festwertspeichers sein. Der Festwertspeicher ist vorzugsweise Bestandteil eines Mikrocomputers. Der Mikrocomputer ist vorzugsweise Bestandteil eines digitalen Steuergeräts für ein Kraftfahrzeug.

Der Festwertspeicher ist zwischen einem Normalbetrieb, einem Programmierbetrieb und einem Prüfbetrieb (Margin Read) umschaltbar. Während des Programmierbetriebs liegt eine Programmierspannung (V_pp = 5 V) an dem Programmierspannungspin an. Während des Prüfbetriebs liegt eine geringere Prüfspannung (V_pp = 4 V) als die Programmierspannung an dem Programmierspannungspin an. Während des Normalbetriebs des Festwertspeichers liegt die Betriebsspannung (V_pp = V_cc = 3,3 V) an dem Programmierspannungspin an.

Das Umschalten des Festwertspeichers zwischen Programmierbetrieb und Prüfbetrieb kann bspw. mit Hilfe einer Spannungsversorgungsschaltung realisiert werden, die Teil des Festwertspeichers ist. Sie weist einen Spannungsteiler mit zwei in Reihe geschalteten Widerständen auf, wobei parallel zu einem der beiden Widerstände ein elektrischer Halbleiter- Schalter (Transistor) angeordnet ist. Der Spannungsteiler ist mit einem Ende an der Programmierspannung angeschlossen. Das andere Ende des Spannungsteilers liegt an Masse. Die an dem Programmierspannungspin anliegende Versorgungsspannung wird zwischen den beiden Widerständen des Spannungsteilers abgegriffen. Bei offenem Transistor arbeitet die Spannungsversorgungsschaltung als Spannungsteiler, wobei die geringere Prüfspannung (4 V) an dem Programmierspannungspin anliegt. Dagegen ist der eine Widerstand bei geschlossenem Transistor überbrückt und an dem Programmierspannungspin des Festwertspeichers liegt die Programmierspannung (5 V) an.

Als weitere Lösung der Aufgabe schlägt die vorliegende Erfindung des Weiteren ein digitales Steuergerät der eingangs genannten Art vor, das eine Einrichtung zum Refresh gemäß Anspruch 11 aufweist. Gemäß dieser Lösung ist die Einrichtung zum Refresh nicht notwendigerweise Bestandteil des Festwertspeichers, sondern kann auch Bestandteil des Steuergeräts, also außerhalb des Festwertspeichers angeordnet, sein.

Zeichnungen

Ein bevorzugtes Ausführungsbeispiel der vorliegenden Erfindung wird im Folgenden anhand der Zeichnungen näher erläutert. Es zeigen:

Fig. 1 einige Speicherzellen eines Festwertspeichers zur Durchführung des erfindungsgemäßen Verfahrens gemäß einer bevorzugten Ausführungsform;

Fig. 2 den Verlauf des Ladungszustands einer Speicherzelle aus Fig. 1 über die Zeit; und

Fig. 3 ein Ablaufdiagramm eines erfindungsgemäßen Verfahrens gemäß einer bevorzugten Ausführungsform.

Beschreibung des Ausführungsbeispiels

In Fig. 1 ist ein Festwertspeicher im Ausschnitt dargestellt. Der Festwertspeicher weist eine Vielzahl von Speicherzellen 1 auf, von denen in Fig. 1 vier dargestellt sind. Aus technologischen/schaltungstechnischen Gründen sind die einzelnen Speicherzellen 1 nicht linear, sondern in einer quadratischen Matrix angeordnet. Die Adressierung einer bestimmten Speicherzelle 1 erfolgt dadurch, dass an eine entsprechende Zeilenleitung (Wortleitung WL) bzw. Spaltenleitung (Bitleitung BL) eine logische Eins angelegt wird.

Für die Spannungsversorgung des Programmierspannungspins von Speicherzellen 1 ist eine Spannungsversorgungsschaltung 2 vorgesehen, die einen Spannungsteiler mit zwei in Reihe geschalteten Widerständen 3, 4 aufweist. Der Widerstand 3 hat einen Wert von 500 Ohm, der Widerstand 4 einen Wert von 2 kOhm. Ein Ende des Spannungsteilers ist an die Programmierspannung V_pp = 5 V angeschlossen und das andere Ende des Spannungsteilers liegt an Masse. Parallel zu dem Widerstand 3 ist ein Transistor 5 (p-Kanal MOSFET) geschaltet. Die an dem Programmierspannungspin anliegende Spannung V_pp wird zwischen den beiden Widerständen 3, 4 abgegriffen. Die Spannungsschaltung 2 kann Bestandteil des Festwertspeichers oder aber außerhalb des Festwertspeichers als Bestandteil eines Mikrocomputers oder eines Steuergeräts für ein Kraftfahrzeug angeordnet sein.

Der Festwertspeicher wird auch als Read Only Memory (ROM) bezeichnet. Er ist bspw. als ein programmierbarer Festwertspeicher (PROM), als ein löschbarer, programmierbarer Festwertspeicher (EPROM), als ein elektrisch löschbarer Festwertspeicher (EEPROM) oder als ein Flash-Speicher (z. B. ein Flash-EEPROM) ausgebildet. Festwertspeicher werden im Normalfall nur gelesen. Beim Abschalten der Betriebsspannung bleibt der Speicherinhalt der Speicherzellen 1 eines Festwertspeichers für eine endliche Zeitdauer von üblicherweise mehreren Jahren erhalten.

In Fig. 2 ist der Verlauf 6 des Ladungszustands 6 einer Speicherzelle 1 aus Fig. 1 dargestellt. Unmittelbar nach der Programmierung der Speicherzelle 1 liegt die Ladung der Speicherzelle 1 bei einer Programmierladung U_prog (5 V). Aufgrund von parasitären Effekten verringert sich die Ladung der Speicherzelle 1 ausgehend von der Programmierspannung U_prog über den endlichen Zeitraum hinweg kontinuierlich, bis die Spannung schließlich eine Leseladung U_erh (3,6 V) unterschreitet. Die Leseladung U_erh kennzeichnet diejenige Ladung einer Speicherzelle, die notwendig ist, damit ein Leseverstärker den korrekten Zustand (programmiert/gelöscht) der Speicherzelle erkennen können. Das Absinken des Ladungszustands der Speicherzellen 1 unter diese Leseladung führt dazu, dass in den Speicherzellen 1 gespeicherte Informationen falsch gelesen werden und ein Programmcode nicht korrekt ausgeführt werden kann. Um eine Fehlfunktion oder einen Totalausfall des Festwertspeichers bzw. des Mikrocomputers, der auf den Festwertspeicher zugreift, zu verhindern, wird das erfindungsgemäße Verfahren vorgeschlagen.

Gemäß dem erfindungsgemäßen Verfahren wird der Ladungszustand 6 der Speicherzelle 1 von Zeit zu Zeit überprüft, indem der aktuelle Ladungszustand 6 der Speicherzelle 1 mit einer Ladungsschwelle U_schw (4 V) verglichen wird, die oberhalb der Leseladung U_erh liegt. In dem Ausführungsbeispiel aus Fig. 2 ist der Ladungszustand 6 der Speicherzelle 1 nach 11 Jahren unter die Ladungsschwelle U_schw gefallen. Dann wird der Ladungszustand der Speicherzelle 1 angehoben. Dieser Vorgang ist in Fig. 2 mit dem Bezugszeichen 7 gekennzeichnet. Der Ladungszustand der Speicherzelle 1 wird auf die Programmierladung U_prog einer frisch programmierten Speicherzelle angehoben.

Nach dem Anheben 7 des Ladungszustandes der Speicherzelle 1 bleibt der Speicherinhalt der Speicherzelle 1 beim Abschalten der Betriebsspannung V_cc wieder für eine endliche Zeitdauer erhalten. Bei dem vorliegenden Ausführungsbeispiel fällt der Ladungszustand über eine Zeitdauer von 17 Jahren kontinuierlich bis unter die Ladungsschwelle U_schw. Dieser Entladevorgang ist in Fig. 2 mit dem Bezugszeichen 8 gekennzeichnet. Nach dem erneuten Unterschreiten der Ladungsschwelle U_schw wird der Ladungszustand der Speicherzelle 1 noch einmal angehoben, was in Fig. 2 mit dem Bezugszeichen 9 gekennzeichnet ist.

Mit dem erfindungsgemäßen Verfahren wird somit sichergestellt, dass der Speicherinhalt einer Speicherzelle 1 eines Festwertspeichers auch über einen längeren Zeitraum hinweg sicher erhalten bleibt. Dadurch kann ein Ausfall des Festwertspeichers oder eines auf den Festwertspeicher zugreifenden Mikrocomputers aufgrund eines Datenverlustes in dem Festwertspeicher verhindert werden. Die Lebensdauer von in einem Festwertspeicher gespeicherten Daten kann mit Hilfe des erfindungsgemäßen Verfahrens auf ein Vielfaches der üblichen Lebensdauer gesteigert werden. Um einen Datenverlust des Festwertspeichers mit Sicherheit zu verhindern, wird der Ladungszustand der Speicherzellen 1 nicht erst nach Unterschreiten der Leseladung U_erh angehoben, sondern bereits nach Unterschreiten der Ladungsschwelle U_schw.

Mit Hilfe der Spannungsversorgungsschaltung 2 kann der Festwertspeicher zwischen einem Programmierbetrieb und einem Prüfbetrieb (Margin Read) umgeschaltet werden. Im Normal betrieb liegt an dem Programmierspannungspin die Betriebs spannung V_cc (V_pp = 3,3 V) an. Im Programmierbetrieb liegt an dem Programmierspannungspin die Programmierspannung (V_pp = 5 V) an. Im Prüfbetrieb liegt eine niedrigere Prüfspannung (4 V) an. Zum Umschalten der Spannungsversorgung wird der Tran sistor 5 zwischen einer Sperrstellung (Programmierbetrieb) und einer Durchlassstellung (Prüfbetrieb) umgeschaltet.

Im Prüfbetrieb wirkt die Spannungsversorgungsschaltung 2 als Spannungsteiler und an den Speicherzellen 1 liegt über den Programmierspannungspin nicht die Programmierspannung, sondern die niedrigere Prüfspannung an. Eine Stromquelle 10 liefert einen eingeprägten Strom an die Speicherzellen 1 des Festwertspeichers. Um bspw. die dritte Speicherzelle 1 zu aktivieren, wird an der Wortleitung WL1 und an der Bitleitung BL2 eine logische Eins angelegt. Nun wird der Margin Read aktiviert und damit muss die Speicherzelle 1 mehr Strom treiben können als es bei einem normalen Lesezugriff der Fall wäre. Der Strom ist ein Äquivalent für die auf der Speicherzelle 1 befindliche Ladung.

Aufgrund der Prüfspannung und des eingeprägten Stroms der Stromquelle 10 wird überprüft, ob der Ladungszustand der Speicherzelle 1 unterhalb der Ladungsschwelle U_schw liegt. Alternativ kann dies auch überprüft werden, indem an der Speicherzelle 1 die Betriebsspannung V_cc angelegt und dann überprüft wird, ob die Ladung der Speicherzelle 1 ausreicht, um eine an die Speicherzelle 1 angeschlossene größere kapazitive Last als eine kapazitive Last 11 zu kippen.

Der Verlauf des Ladungszustands der Speicherzelle 1 bei der Prüfspannung, die die größer als die Betriebsspannung V_cc ist, bzw. bei einer kapazitiven Last, die größer als die kapazitive Last 11 ist, ist in Fig. 2 mit dem Bezugszeichen 12 bezeichnet. Sobald der Verlauf 12 des Ladungszustands unter der bestimmten Spannung U_erh (3,6 V) liegt, wird der Ladungszustand 6 bzw. der Ladungszustand 8 der Speicherzelle 1 angehoben. Der Verlauf 6 bzw. der Verlauf 8 des Ladungszustandes der Speicherzelle 1 wird durch die größere Prüfspannung bzw. durch die größere kapazitive Last auf den Verlauf 12 des Ladungszustandes zu einem niedrigeren Ladungszustand hin verschoben. Dadurch kann der Ladungszustand 6 bzw. 8 einer Speicherzelle 1 bereits dann angehoben werden, wenn der Ladungszustand selbst im worst case noch nicht unter die Leseladung U_erh gefallen ist.

In Fig. 3 ist ein Ablaufdiagramm des erfindungsgemäßen Verfahrens dargestellt. Das Verfahren wird zur Erhaltung des Speicherinhalts von Speicherzellen eines Festwertspeichers verwendet. Der Festwertspeicher ist Bestandteil eines Mikrocomputers eines digitalen Steuergeräts für ein Kraftfahrzeug. Das Steuergerät steuert bzw. regelt verschiedene Funktionen des Kraftfahrzeugs. Das Verfahren kann bspw. während des Fahrbetriebs des Kraftfahrzeugs durchgeführt werden. Das in Fig. 3 dargestellte Verfahren wird jedoch während des Nachlaufs des Steuergeräts durchgeführt.

Das Verfahren beginnt in Funktionsblock 20. In Funktionsblock 21 wird dann eine variable BLOCK auf einen ersten Speicherblock bestehend aus mehreren Speicherzellen 1 des Festwertspeichers gesetzt. In einem Funktionsblock 22 wird im Normalbetrieb (Betriebsspannung V_pp = 3,3 V) des Festwertspeichers aus dem Speicherinhalt aller Speicherzellen 1 des Speicherblocks eine erste Checksumme gebildet. In einem Funktionsblock 23 wird der Festwertspeicher in den Prüfbetrieb umgeschaltet, d. h. an den Speicherzellen 1 des Festwert speichers liegt über den Programmierspannungspin die Prüfspan nung (V_pp = 4 V) an. In einem Funktionsblock 24 wird dann für die Speicherzellen 1 des Speicherblocks eine zweite Checksumme gebildet. Falls der Ladungszustand 6 einer der Speicherzellen 1 des Speicherblocks bei anliegender Betriebsspannung V_cc unterhalb der Ladungsschwelle U_schw liegt, wird der Ladungszustand 12 dieser Speicherzelle 1 bei anliegender Prüfspannung unterhalb der Leseladung U_erh liegen und ein Leseverstärker kann den korrekten Zustand (programmiert/ gelöscht) nicht erkennen. In diesem Fall unterscheidet sich die zweite Checksumme von der ersten Checksumme.

In einem Abfrageblock 25 wird überprüft, ob die erste Checksumme gleich der zweiten Checksumme ist. Falls alle Speicherzellen 1 des überprüften Speicherblocks oberhalb der Ladungsschwelle U_schw liegen, ist die erste Checksumme gleich der zweiten Checksumme und es wird zu einem Abfrageblock 26 verzweigt. Dort wird überprüft, ob sämtliche Speicherblöcke des Festwertspeichers überprüft wurden. Falls nicht, wird zu einem Funktionsblock 27 verzweigt, wo die Variable BLOCK auf den nächsten Speicherblock gesetzt wird. Dann wird das erfindungsgemäße Verfahren ab Funktionsblock 22 nochmals durchlaufen. Falls bereits sämtliche Speicherblöcke des Festwertspeichers überprüft worden sind, wird von dem Abfrageblock 26 zu dem Ende des erfindungsgemäßen Verfahrens in Funktionsblock 28 verzweigt.

Falls die Abfrage in dem Abfrageblock 25 ergeben hat, dass die erste Checksumme ungleich der zweiten Checksumme ist, liegt der Ladungszustand 6 von mindestens einer Speicherzelle 1 des überprüften Speicherblocks unterhalb der Ladungsschwelle U_schw. In diesem Fall werden die Ladungszustände sämtlicher Speicherzellen 1 des überprüften Speicherblocks auf die Programmierladung U_prog (5 V) einer frisch programmierten Speicherzelle angehoben. Zum Anheben der Ladungszustände der Speicherzellen 1 werden diese mit ihrem Speicherinhalt neu programmiert. Dazu wird von dem Abfrageblock 25 zu einem Abfrageblock 29 verzweigt, wo überprüft wird, ob ein weiterer Speicherblock mit weiteren Speicherzellen zur Zwischenspeicherung des Speicherinhalts der überprüften Speicherzellen 1 frei ist. Falls der weitere Speicherblock nicht frei ist, werden in Funktionsblock 30 die Speicherinhalte der Speicherzellen des Weiteren Speicherblocks gelöscht. Anschließend werden in einem Funktionsblock 31 die Speicherinhalte der Speicherzellen 1 des überprüften Speicherblocks in die Speicherzellen des Weiteren Speicherblocks kopiert. In einem Funktionsblock 32 werden die Speicherzellen des überprüften Speicherblocks gelöscht. Schließlich wird der Festwertspeicher in den Programmierbetrieb umgeschaltet und an dem Programmierspannungspin die Programmierspannung V_pp = 5 V angelegt. In Funktionsblock 33 werden die Speicherzellen 1 des überprüften Speicherblocks mit den Speicherinhalten der weiteren Speicherzellen neu programmiert.

Von dem Funktionsblock 33 wird dann wieder zu dem Abfrageblock 26 verzweigt und das erfindungsgemäße Verfahren - wie bereits oben beschrieben - fortgesetzt.

Claims

1. Verfahren zum Refresh des Speicherinhalts mindestens einer Speicherzelle (1) eines Festwertspeichers, gekennzeichnet durch die nachfolgenden Schritte:

- Bestimmen des aktuellen Ladungszustandes (6) der Speicherzelle (1);
- Vergleich des aktuellen Ladungszustandes (6) der Speicherzelle (1) mit einer Ladungsschwelle (U_schw), die oberhalb der Leseladung (U_erh) liegt, die zum korrekten Erkennen des Speicherinhalts der Speicherzelle (1) erforderlich ist; und
- Anheben (7) des Ladungszustands (6) der Speicherzelle (1), falls der aktuelle Ladungszustand (6) der Speicherzelle (1) unterhalb der Ladungsschwelle (U_schw) liegt.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Ladungszustand (6) der Speicherzelle (1) auf die Programmierladung (U_prog) einer frisch programmierten Speicherzelle (1) angehoben wird (7).

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass zum Anheben (7) des Ladungszustands (6) der Speicherzelle (1) der Speicherinhalt der Speicherzelle (1) in einer weiteren Speicherzelle zwischengespeichert, die Speicherzelle (1) gelöscht und der Speicherinhalt der weiteren Speicherzelle wieder in die Speicherzelle (1) programmiert wird.

4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass zum Bestimmen des aktuellen Ladungszustandes (6) der Speicherzelle (1) in einem Prüfbetrieb eine höhere Prüfspannung (4 V) als die Betriebsspannung (V_cc = 3,3 V) an die Speicherzelle (1) angelegt und überprüft wird, ob die Ladung der Speicherzelle (1) ausreicht, um die Ladung einer an die Speicherzelle (1) angeschlossenen ersten kapazitiven Last (11) zu kippen.

5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass zum Bestimmen des aktuellen Ladungszustandes (6) der Speicherzelle (1) in einem Prüfbetrieb bei an der Speicherzelle (1) anliegender Betriebsspannung (V_cc = 3,3 V) überprüft wird, ob die Ladung der Speicherzelle (1) ausreicht, um die Ladung einer an die Speicherzelle (1) angeschlossenen zweiten kapazitiven Last zu kippen, die größer als die erste kapazitive Last (11) ist.

6. Verfahren nach Anspruch 4 oder 5, dadurch gekennzeichnet, dass zum Feststellen, ob der aktuelle Ladungszustand (6) der Speicherzelle (1) unter dar Ladungsschwelle (U_schw) liegt, der Speicherinhalt der Speicherzelle (1) einmal in einem Normalbetrieb, während dessen die Betriebsspannung (V_cc = 3,3 V an der Speicherzelle (1) anliegt und die erste kapazitive Last (11) an die Speicherzelle (1) angeschlossen ist, und einmal im Prüfbetrieb aus der Speicherzelle (1) ausgelesen wird und die ausgelesenen Speicherinhalte miteinander verglichen werden.

7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass das Verfahren für mehrere Speicherzellen (1) eines Festwertspeichers blockweise durchgeführt wird, wobei im Normalbetrieb aus dem Speicherinhalt aller Speicherzellen (1) eines Blocks eine erste Checksumme und im Prüfbetrieb aus den Speicherzellen (1) desselben Blocks eine zweite Checksumme gebildet wird und die beiden Checksummen miteinander verglichen werden.

8. Verwendung des Verfahrens nach einem der Ansprüche 1 bis 7 zur Erhaltung des Speicherinhalts einer Speicherzelle (1) eines Festwertspeichers, der Bestandteil eines Mikrocomputers eines digitalen Steuergeräts für ein Kraftfahrzeug ist.

9. Verwendung nach Anspruch 8, dadurch gekennzeichnet, dass das Verfahren während des Fahrbetriebs des Kraftfahrzeugs und/oder während des Nachlaufs des Steuergeräts durchgeführt wird.

10. Verwendung nach Anspruch 9, dadurch gekennzeichnet, dass das Verfahren in Abhängigkeit von der Betriebsdauer, der zurückgelegten Fahrtstrecke und/oder der Anzahl der Fahrzyklen des Kraftfahrzeugs durchgeführt wird.

11. Einrichtung zum Refresh des Speicherinhalts mindestens einer Speicherzelle (1) eines Festwertspeichers, dadurch gekennzeichnet, dass die Einrichtung eine Refresh-Schaltung mit Mitteln (2, 3, 4, 5, 10) zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 7 aufweist.

12. Digitales Steuergerät zur Steuerung und/oder Regelung bestimmter Funktionen in einem Kraftfahrzeug, mit einem Mikrocomputer zur Abarbeitung eines zumindest teilweise in einem Festwertspeicher gespeicherten Steuerprogramms, dadurch gekennzeichnet, dass das Steuergerät eine Einrichtung zum Refresh gemäß Anspruch 11 aufweist.