DE19940381A1 - Ferroelektrischer Transistor und Verfahren zu dessen Herstellung - Google Patents

Abstract

In einem ferroelektrischen Transistor, der in einem Halbleitersubstrat (11) zwei Source-/Drain-Gebiete (12) und einen dazwischen angeordneten Kanalbereich aufweist, ist an der Oberfläche des Kanalbereichs eine dielektrische Zwischenschicht (13) angeordnet. Oberhalb der dielektrischen Zwischenschicht (13) sind eine ferroelektrische Schicht (14) und eine Gateelektrode (15) angeordnet. Die dielektrische Zwischenschicht (13) enthält ein Oxid eines Elementes, das auch in der ferroelektrischen Schicht (14) enthalten ist. Die dielektrische Zwischenschicht (13) und die ferroelektrische Schicht (14) können in derselben Prozeßkammer hergestellt werden.

Description

Die Erfindung betrifft einen ferroelektrischen Transistor, der zwei Source-/Drain-Gebiete, einen Kanalbereich und eine Gateelektrode aufweist, wobei zwischen der Gateelektrode und dem Kanalbereich eine ferroelektrische Schicht, das heißt ei­ ne Schicht aus ferroelektrischem Material, vorgesehen ist so­ wie ein Verfahren zu dessen Herstellung. Die Leitfähigkeit dieses Transistors ist von dem Polarisationszustand der Schicht aus ferroelektrischem Material abhängig. Derartige ferroelektrische Transistoren werden unter anderem im Hin­ blick auf nichtflüchtige Speicher untersucht. Dabei werden zwei verschiedenen logischen Werten einer digitalen Informa­ tion zwei verschiedene Polarisationszustände der ferroelek­ trischen Schicht zugeordnet. Weitere Einsatzmöglichkeiten für derartige ferroelektrische Transistoren sind zum Beispiel neuronale Netze.

Da ferroelektrisches Material, das an der Oberfläche eines Halbleitersubstrats angeordnet ist, schlechte Grenzflächenei­ genschaften zeigt, die einen negativen Einfluß auf die elek­ trischen Eigenschaften eines ferroelektrischen Transistors ausüben, ist vorgeschlagen worden, in einem ferroelektrischen Transistor zwischen der ferroelektrischen Schicht und dem Halbleitermaterial eine Zwischenschicht zu verwenden, die ei­ ne ausreichend gute Grenzfläche an der Oberfläche des Halb­ leitersubstrats sicherstellt (siehe EP 0 566 585 B1 und H. N. Lee et al, Ext. Abst. Int. Conf. SSDM, Hamatsu, 1997, Seiten 382 bis 383). Für die Zwischenschicht werden meist isolieren­ de stabile Oxide wie CeO₂ oder ZrO₂ verwendet.

Es hat sich gezeigt, daß die Qualität der Grenzflächen zwi­ schen der Zwischenschicht und der ferroelektrischen Schicht begrenzt ist.

Der Erfindung liegt das Problem zugrunde, einen ferroelektri­ schen Transistor anzugeben, bei dem die Grenzfläche zur fer­ roelektrischen Schicht verbessert ist. Weiterhin soll ein Verfahren zu dessen Herstellung angegeben werden.

Dieses Problem wird gelöst durch einen ferroelektrischen Transistor gemäß Anspruch 1 sowie ein Verfahren zu dessen Herstellung gemäß Anspruch 11. Weitere Ausgestaltungen der Erfindung gehen aus den weiteren Ansprüchen hervor.

Der ferroelektrische Transistor weist in einem Halbleitersub­ strat zwei Source-/Drain-Gebiete und einen dazwischen ange­ ordneten Kanalbereich auf. An der Oberfläche des Kanalbe­ reichs ist eine dielektrische Zwischenschicht angeordnet. Oberhalb der dielektrischen Zwischenschicht sind eine ferro­ elektrische Schicht und eine Gateelektrode angeordnet. Die dielektrische Zwischenschicht enthält dabei ein Oxid eines Elementes, das auch in dem Material der ferroelektrischen Schicht enthalten ist. Dadurch werden Oberflächenreaktionen an der Grenzfläche zwischen der dielektrischen Schicht und der ferroelektrischen Schicht, die die Qualität dieser Grenz­ fläche beeinträchtigen können, vermieden. Auf diese Weise wird die Grenzfläche zwischen der dielektrischen Zwischen­ schicht und der ferroelektrischen Schicht verbessert.

Da die dielektrische Zwischenschicht ein Oxid eines Elementes enthält, das in dem Material der ferroelektrischen Schicht enthalten ist, können die dielektrische Zwischenschicht und die ferroelektrische Schicht in situ in ein und derselben Prozeßkammer hergestellt werden. Dadurch werden Kontaminatio­ nen beim sonst erforderlichen Prozeßkammerwechsel zwischen der Herstellung der dielektrischen Zwischenschicht und der Herstellung der ferroelektrischen Schicht, die ebenfalls die Qualität der Grenzfläche zwischen beiden Schichten beein­ trächtigen, vermieden.

Die Herstellung der ferroelektrischen Schicht kann sowohl in einer CVD-Anlage als auch in einer Sputteranlage erfolgen. In modernen CVD-Anlagen werden Precursor-Systeme verwendet, bei denen für jeden Bestandteil der ferroelektrischen Schicht ei­ ne eigene Precursor-Quelle verwendet wird. Die Flüsse der verschiedenen Precursor-Quellen werden so geregelt, daß die ferroelektrische Schicht die gewünschte Stöchiometrie auf­ weist. Zur Herstellung der dielektrischen Zwischenschicht in einer derartigen Anlage wird nur einer der Precursoren zur Herstellung des Oxids verwendet. Dazu wird zusätzlich Sauer­ stoff zugeführt. Anschließend wird ohne Entnahme des Halblei­ tersubstrats aus der Prozeßkammer die ferroelektrische Schicht unter zusätzlicher Verwendung der übrigen Precursoren aufgewachsen.

Erfolgt die Herstellung der ferroelektrischen Schicht in ei­ nem Sputterreaktor, so sind für die in der ferroelektrischen Schicht enthaltenen Elemente verschiedene Targets vorgesehen. Zur Herstellung der dielektrischen Zwischenschicht wird nur das entsprechende Target unter Zugabe von Sauerstoff einge­ setzt. Die ferroelektrische Schicht wird nachfolgend durch zusätzliche Verwendung der übrigen Targets hergestellt.

Ein weiterer Vorteil der dielektrischen Schicht aus einem Oxid eines der Elemente, das in dem Material der ferroelek­ trischen Schicht enthalten ist, liegt darin, daß die Anzahl der in der Schichtkombination enthaltenen Elemente dadurch verringert wird. Dadurch werden unerwünschte Diffusionspro­ zesse, insbesondere zwischen der dielektrischen Zwischen­ schicht und der ferroelektrischen Schicht, verringert.

Vorzugsweise wird die ferroelektrische Schicht aus PZT (PbZr_1-xTi_xO₃) und die dielektrische Zwischenschicht aus TiO₂ oder die ferroelektrische Schicht aus SrBi₂Ta₂O₉ (SBT) und die dielektrische Zwischenschicht aus Ta₂O₅ gebildet. Diese Oxide weisen einerseits eine relativ hohe Dielektrizitätskon­ stante von 20 bis 80 für TiO₂ und von 20 bis 25 für Ta₂O₅ auf, andererseits werden diese Oxide als Gatedielektrikum für zukünftige Generationen von MOS-Transistoren untersucht und zeigen in diesem Zusammenhang vielversprechende Eigenschaf­ ten.

Bei Verwendung von TiO₂ für die dielektrische Zwischenschicht beträgt die Dicke der dielektrischen Zwischenschicht vorzugs­ weise 5 bis 20 nm. Bei Verwendung von Ta₂O₅ für die dielek­ trische Zwischenschicht beträgt deren Dicke vorzugsweise 5 bis 20 nm.

Gemäß einer Ausgestaltung der Erfindung ist zwischen der fer­ roelektrischen Schicht und der Gateelektrode eine dielektri­ sche Deckschicht angeordnet. Dadurch werden Leckströme zwi­ schen der Gateelektrode und der ferroelektrischen Schicht vermieden, die dazu führen können, daß Ladungen von der Ga­ teelektrode durch die ferroelektrische Schicht an die Grenz­ fläche zwischen ferroelektrischer Schicht und Zwischenschicht wandern. Wird der Transistor nachfolgend unter entgegenge­ setzter Polarität betrieben, so kompensieren diese Ladungen das von der Polarisation der ferroelektrischen Schicht verur­ sachte elektrische Feld und verhindern eine Steuerung des da­ runterliegenden Transistorskanals. Durch Vermeidung dieses Effekts wird die Zeit für die Datenhaltung des ferroelektri­ schen Transistors vergrößert.

Um Leckströme durch die ferroelektrische Schicht vollständig auszuschließen, ist es vorteilhaft, die ferroelektrische Schicht seitlich durch dielektrische Flankenbedeckungen zu isolieren. Für die dielektrischen Flankenbedeckungen sind insbesondere CeO₂ oder ZrO₂ geeignet.

Es liegt im Rahmen der Erfindung, die dielektrische Deck­ schicht aus CeO₂ oder ZrO₂ zu bilden.

Es ist besonders vorteilhaft, die dielektrische Deckschicht aus demselben Material zu bilden, aus dem auch die dielektri­ sche Zwischenschicht gebildet wurde, da in diesem Fall auch die dielektrische Deckschicht in situ ohne Prozeßkammerwech­ sel mit der dielektrischen Zwischenschicht und der ferroelek­ trischen Schicht herstellbar ist.

Es ist besonders vorteilhaft, die dielektrische Deckschicht aus Ta₂O₅ oder ZrO₂ zu bilden, da diese Materialien eine Dif­ fusionsbarriere für Wasserstoff darstellen. Als Diffusions­ barriere gegen Wasserstoff ist darüber hinaus CeO₂ geeignet. Bei der Herstellung von Halbleiterbauelementen ist es am Ende der Prozessierung üblich, eine Temperung in Formiergas, das Wasserstoff enthält, durchzuführen. Durch diese Formiergas- Temperung wird die ferroelektrische Schicht degradiert, da ferroelektrische Materialien empfindlich gegen Wasserstoff sind. Durch Vorsehen der dielektrischen Deckschicht aus einem Material, das als Diffusionsbarriere gegen Wasserstoff wirkt, wird die ferroelektrische Schicht gegen eine Diffusion des Wasserstoffs geschützt.

Das Halbleitersubstrat enthält mindestens im Bereich des fer­ roelektrischen Transistors ein Material, das zur Realisierung einer elektronischen Schaltungskomponente geeignet ist. Vor­ zugsweise enthält es Silizium und/oder Germanium. Insbesonde­ re ist als Halbleitersubstrat eine monokristalline Silizium­ scheibe oder ein SOI-Substrat geeignet.

Für die Gateelektrode sind insbesondere dotiertes Polysilizi­ um, Platin oder Wolfram geeignet. Darüber hinaus kann die Ga­ teelektrode als Mehrschichtstruktur realisiert sein. Insbe­ sondere kann in einer derartigen Mehrschichtstruktur eine Diodenstruktur realisiert werden.

Der ferroelektrische Transistor kann sowohl als p- als auch als n-Kanal-Transistor realisiert werden. Er kann sowohl als Enhancement-Transistor als auch als Depletion-Transistor rea­ lisiert werden.

Im folgenden wird die Erfindung anhand von Ausführungsbei­ spielen, die in den Figuren dargestellt sind, näher erläu­ tert.

Fig. 1 zeigt einen Schnitt durch einen ferroelektrischen Transistor, bei dem eine dielektrische Zwischen­ schicht aus einem Oxid eines Elementes vorgesehen ist, das in der ferroelektrischen Schicht enthalten ist.

Fig. 2 zeigt einen Schnitt durch einen ferroelektrischen Transistor mit einer dielektrischen Zwischenschicht und einer dielektrischen Deckschicht.

Fig. 3 zeigt einen Schnitt durch einen ferroelektrischen Transistor, bei dem eine ferroelektrische Schicht vollständig von dielektrischem Material umgeben ist.

In einem Halbleitersubstrat 11 aus monokristallinem Silizium, das im Bereich einer Oberfläche eine p-Dotierung mit einer Dotierstoffkonzentration von einigen 10¹⁶ cm^-3 aufweist, sind zwei Source-/Drain-Gebiete 12 angeordnet, die jeweils n⁺- dotiert sind mit einer Dotierstoffkonzentration von einigen 10²⁰ cm^-3 (siehe Fig. 1).

Der zwischen den beiden Source-/Drain-Gebieten 12 an die Oberfläche des Halbleitersubstrats 11 angrenzende Teil des Substrats 11 wirkt als Kanalbereich. Dieser Bereich des Tran­ sistors kann eine zusätzliche Dotierung zur Einstellung der Einsatzspannung enthalten. An der Oberfläche des Kanalbe­ reichs ist eine dielektrische Zwischenschicht 13 angeordnet. Die dielektrischen Zwischenschicht 13 enthält TiO₂ und weist eine Dicke von ca. 7 nm auf.

An der Oberfläche der dielektrischen Zwischenschicht 13 ist eine ferroelektrische Schicht 14 angeordnet, die PZT (PbZr_{1- x}Ti_xO₃) enthält und die eine Dicke von 150 nm aufweist.

An der Oberfläche der ferroelektrischen Schicht 14 ist eine Gateelektrode 15 aus Platin angeordnet. Die Gateelektrode 15 weist eine Dicke von etwa 50 bis 100 nm auf.

Alternativ enthält die dielektrische Zwischenschicht 13 Ta₂O₅ und weist eine Dicke von 5 bis 10 nm auf. In diesem Fall ent­ hält die ferroelektrische Schicht 14 SBT (SrBi₂Ta₂O₉) und weist eine Dicke von 100 bis 150 nm auf.

In einem Halbleitersubstrat 21 aus monokristallinem Silizium, das im Bereich der Oberfläche eine p-Dotierung mit einer Do­ tierstoffkonzentration von einigen 10¹⁶ cm^-3 aufweist, sind zwei Source-/Drain-Gebiete 22 angeordnet, die jeweils n⁺- dotiert sind mit einer Dotierstoffkonzentration von einigen 10²⁰ cm^-3 (siehe Fig. 2).

Der zwischen den beiden Source-/Drain-Gebieten 22 an die Oberfläche des Halbleitersubstrats 21 angrenzende Bereich wirkt als Kanalbereich. Dieser Bereich des Transistors kann eine zusätzliche Dotierung zur Einstellung der Einsatzspan­ nung enthalten. An der Oberfläche des Kanalbereichs ist eine dielektrische Zwischenschicht 23 angeordnet, die Ta₂O₅ ent­ hält und eine Dicke von 5 bis 15 nm aufweist.

An der Oberfläche der dielektrischen Zwischenschicht 23 ist eine ferroelektrische Schicht 24 angeordnet, die SBT (SrBi₂Ta₂O₉) enthält und die eine Dicke von etwa 100 bis 150 nm aufweist.

An der Oberfläche der ferroelektrischen Schicht 24 ist eine dielektrische Deckschicht 25 angeordnet, die ZrO₂ enthält und die eine Dicke von 5 nm aufweist. An der Oberfläche der die­ lektrischen Deckschicht 25 ist eine Gateelektrode 26 aus Pla­ tin angeordnet, die eine Dicke von 50 bis 100 nm aufweist.

In einem Halbleitersubstrat 31 aus monokristallinem Silizium, das im Bereich einer Oberfläche eine p-Dotierung mit einer Dotierstoffkonzentration von einigen 10¹⁶ cm^-3 aufweist, sind zwei Source-/Drain-Gebiete 32 angeordnet, die n⁺-dotiert sind mit einer Dotierstoffkonzentration von einigen 10²⁰ cm^-3 (siehe Fig. 3).

Der zwischen den beiden Source-/Drain-Gebieten 32 angeordnete Teil des Halbleitersubstrats 31 wirkt als Kanalbereich. Die­ ser Bereich des Transistors kann eine zusätzliche Dotierung zur Einstellung der Einsatzspannung enthalten. An der Ober­ fläche des Kanalbereichs ist eine dielektrische Zwischen­ schicht 23 angeordnet, die Ta₂O₅ enthält und die eine Dicke von 5 bis 10 nm aufweist. An der Oberfläche der dielektri­ schen Zwischenschicht 33 ist eine ferroelektrische Schicht 34 aus SBT (SrBi₂Ta₂O₉) angeordnet, die eine Dicke von 100 bis 150 nm aufweist. An der Oberfläche der ferroelektrischen Schicht 34 ist eine dielektrische Deckschicht 35 angeordnet, die Ta₂O₅ enthält und die eine Dicke von 5 bis 10 nm auf­ weist.

Die Flanken der dielektrischen Zwischenschicht 33, der ferro­ elektrischen Schicht 34 und der dielektrischen Deckschicht 35 sind mit einer dielektrischen Flankenbedeckung 36 aus CeO₂ bedeckt.

An der Oberfläche der dielektrischen Deckschicht 35 ist eine Gateelektrode 37 angeordnet, die n⁺-dotiertes Polysilizium enthält. Die Gateelektrode 37 weist eine Dicke von 100 bis 200 nm auf.

Die Herstellung des erfindungsgemäßen ferroelektrischen Tran­ sistors erfolgt ähnlich zu der eines Standard-MOS-Tran­ sistors. Die dielektrische Zwischenschicht 13, 23 bzw. 33 und die ferroelektrische Schicht 14, 24 bzw. 34 werden in ein und derselben Prozeßkammer durch Abscheiden in einem CVD-Prozeß oder durch Aufsputtern und anschließende Strukturierung ge­ bildet. Die Source-/Drain-Gebiete 12, 22 bzw. 32 werden durch Implantation oder Diffusion gebildet.

Die Gateelektrode 15, 26 bzw. 37 wird durch Abscheidung oder Sputtern und nachfolgende Strukturierung erzeugt. Sie kann als Hartmaske zur Strukturierung der darunter angeordneten Schichten verwendet werden.

Die dielektrische Deckschicht 25 bzw. 35 wird durch Abschei­ dung, vorzugsweise in derselben Prozeßkammer wie zuvor die dielektrische Schicht 23 bzw. 33 und die ferroelektrische Schicht 24 bzw. 34 abgeschieden wurde, und anschließende Strukturierung gebildet.

Die dielektrischen Flankenbedeckungen 36 können durch Ab­ scheidung und anisotropes Ätzen als Spacer erzeugt werden. Alternativ können sie aus dem gleichen Material wie die die­ lektrische Deckschicht 35 erzeugt werden. In diesem Fall wird die dielektrische Deckschicht 35 nach Strukturierung der fer­ roelektrischen Schicht 34 abgeschieden und strukturiert. Die dielektrische Deckschicht 35 und die dielektrischen Flanken­ bedeckungen 36 bilden in diesem Fall eine zusammenhängende Struktur.

Claims (11)

1. Ferroelektrischer Transistor,

• - bei dem in einem Halbleitersubstrat (11) zwei Source- /Drain-Gebiete (12) und ein dazwischen angeordneter Kanal­ bereich vorgesehen sind,
• - bei dem an der Oberfläche des Kanalbereichs eine dielektri­ sche Zwischenschicht (13) angeordnet ist,
• - bei dem oberhalb der dielektrischen Zwischenschicht (13) eine ferroelektrische Schicht (14) und eine Gateelektrode (15) angeordnet sind,
• - bei dem die dielektrische Zwischenschicht (13) ein Oxid ei­ nes Elementes enthält, das auch in dem Material der ferro­ elektrischen Schicht enthalten ist.

2. Ferroelektrischer Transistor nach Anspruch 1, bei dem bei dem die ferroelektrische Schicht (14) SBT (SrBi₂Ta₂O₉) und die dielektrische Zwischenschicht (13) Ta₂O₅ enthalten.

3. Ferroelektrischer Transistor nach Anspruch 2, bei dem die Dicke der dielektrischen Zwischenschicht (13) 3 bis 20 nm beträgt.

4. Ferroelektrischer Transistor nach Anspruch 1, bei dem bei dem die ferroelektrische Schicht (14) PZT (PbZr_xTi_1-xO₂) und die dielektrische Zwischenschicht (13) TiO₂ enthalten.

5. Ferroelektrischer Transistor nach Anspruch 1, bei dem die Dicke der dielektrischen Zwischenschicht (13) 3 bis 20 nm beträgt.

6. Ferroelektrischer Transistor nach einem der Ansprüche 1 bis 5, bei dem zwischen der ferroelektrischen Schicht (24) und der Gateelektrode (26) eine dielektrische Deckschicht (25) ange­ ordnet ist.

7. Ferroelektrischer Transistor nach Anspruch 6, bei dem die dielektrische Deckschicht (25) dasselbe Material wie die dielektrische Zwischenschicht (23) enthält.

8. Ferroelektrischer Transistor nach Anspruch 6 oder 7, bei dem die ferroelektrische Schicht (34) seitlich von die­ lektrischen Flankenbedeckungen (36) umgeben ist.

9. Ferroelektrischer Transistor nach Anspruch 8, bei dem die dielektrischen Flankenbedeckungen (36) CeO₂, ZrO₂, SiO₂ oder Si₃N₄ enthalten.

10. Ferroelektrischer Transistor nach einem der Ansprüche 1 bis 9, bei dem die Gateelektrode (15) Platin, Aluminium, dotiertes Polysilizium oder Wolfram enthält.

11. Verfahren zur Herstellung eines ferroelektrischen Transi­ stors nach einem der Ansprüche 1 bis 10, bei dem die dielektrische Zwischenschicht (13) und die ferro­ elektrische Schicht (14) in derselben Prozeßkammer herge­ stellt werden.