DE19930120A1

DE19930120A1 - Multiprocessor-trace concept for system-on-semiconductor chip applications

Info

Publication number: DE19930120A1
Application number: DE1999130120
Authority: DE
Inventors: Winfried Glaeser; Dirk Amandi; Alexander Mircescu; Robert Winter
Original assignee: Siemens Corp
Current assignee: Siemens Corp
Priority date: 1999-06-30
Filing date: 1999-06-30
Publication date: 2001-01-11

Abstract

Es wird ein Multiprozessor-Tracekonzept vorgeschlagen, bei dem die Instruktionen und Daten mehrerer Prozessoren, die in einer System on Chip Anordnung auf einem Halbleiterchip angeordnet sind, nachverfolgt werden können.A multiprocessor trace concept is proposed, in which the instructions and data of a plurality of processors which are arranged in a system-on-chip arrangement on a semiconductor chip can be tracked.

Description

Der Anmeldungsgegenstand betrifft ein Verfahren zur Nachver folgung von Datenzuständen und Instruktionen in einer Anord nung, in der ein Halbleiterchip mehrere Prozessoren aufweist.The subject of the application relates to a procedure for subsequent processing following data states and instructions in an order voltage in which a semiconductor chip has several processors.

Sind mehrere Prozessoren auf einem Chip untergebracht und miteinander vernetzt, kommt es zu einer logischen und zeitli chen Kopplung der Prozessoren. Diese Tatsache verlangt nach Testmöglichkeiten, die eine ganzheitliche, die Wechselwirkung der Prozessoren untereinander berücksichtigende Betrachtung ermöglichen.Are several processors housed on one chip and networked with each other, there is a logical and timely Chen coupling of the processors. This fact demands Test options that are holistic, the interaction consideration of the processors among themselves enable.

Bei System on Chip Architekturen (SoC) sind verschiedene Kom ponenten, z. B. Mikroprozessoren, RAMs und komplexe HW Control Logik auf einem Chip untergebracht. Um ein SoC Design zu te sten, ist es unabdingbar in den Chip "hineinschauen" zu kön nen, d. h. interne Datenströme aufzuzeichnen.In system on chip architectures (SoC), various com components, e.g. B. microprocessors, RAMs and complex HW Control Logic housed on a chip. To get a SoC design most, it is essential to be able to "look" into the chip nen, d. H. record internal data streams.

Um den Testanforderungen zu genügen, müssen im allgemeinen die Datenströme der einzelnen Komponenten parallel getraced werden können. Insbesondere wenn mehrere Prozessoren auf ei nem Chip integriert sind, ergibt sich die Testanforderung, den Programmablauf (Software) in den Prozessoren parallel be obachten zu können.In order to meet the test requirements, in general the data streams of the individual components are traced in parallel can be. Especially when several processors on one If a chip is integrated, the test requirement arises, the program flow (software) in parallel in the processors to be able to take care.

Derzeit ist keine Multiprozessor Trace Lösung bekannt. Die aktuellen Prozessorarchitekturen sehen nur einen Single Pro zessor Trace vor, d. h. es kann entsprechend dem Standard wahlweise immer ein Prozessor der Multiprozessor Plattform getraced werden.No multiprocessor trace solution is currently known. The current processor architectures only see a single pro processor trace before, d. H. it can according to the standard Optionally always a processor of the multiprocessor platform be traced.

Dem Anmeldungsgegenstand liegt das Problem zugrunde, ein Kon zept zum Tracen von mehreren Prozessoren, die auf einem Halb leiterchip angeordnet sind, anzugeben. The subject of the registration is based on the problem of a con Zept for tracing multiple processors on one half conductor chip are arranged to specify.

Das Problem wird durch die Merkmale des Anspruchs 1 gelöst.The problem is solved by the features of claim 1.

Der Anmeldungsgegenstand bietet ein Multiprozessor- Tracekonzept, das in einer Multiprozessor-Anordnung die Her ausführung von Inhalten der Program Counter als auch der Da teninhalte aufweist.The subject of the application offers a multiprocessor Trace concept, the Her. In a multiprocessor arrangement execution of contents of the program counter as well as the da content.

Der Anmeldungsgegenstand erfüllt die Testanforderung, wonach in mehreren Prozessoren die in den jeweiligen Prozessoren verarbeiteten Daten (Prozessor Bus) und auch weitere Daten der verarbeitenden HW Logik nachverfolgbar sind.The subject of registration meets the test requirement, according to which in several processors that in the respective processors processed data (processor bus) and also other data the processing hardware logic can be traced.

Der Anmeldungsgegenstand stellt beim Tracing von Instruktio nen und Dateninhalten verschiedener System on Chip Komponen ten einen zeitlichen Bezug zwischen den betrachteten Trace quellen her.The subject of the registration poses when tracing instructions and data content of various system on chip components a temporal relationship between the considered trace swell up.

Die Verwendung einer einzigen Tracesteuerung für mehrere Pro zessoren auf dem Chip mit Speicherungszugriffen nach dem FIFO-Prinzip ist nicht mit einem Synchronisationsmechanismus und damit auch nicht mit einer Interprozessorkommunikation verbunden, so daß der Implementierungsaufwand für diese ge nannten Mechanismen entfällt.The use of a single trace control for multiple pros cessors on the chip with storage accesses after the FIFO principle is not with a synchronization mechanism and therefore not with interprocessor communication connected, so that the implementation effort for this ge mechanisms mentioned does not apply.

In einer besonderen Ausführungsform wird der Inhalt eines Program Counters über eine standardisierte EJTAG- Schnittstelle herausgeführt.In a particular embodiment, the content of a Program counters using a standardized EYTAG Interface brought out.

Vorteilhafte Weiterbildungen des Anmeldungsgegenstandes sind in den Unteransprüchen angegeben.Advantageous further developments of the object of registration are specified in the subclaims.

Der Anmeldungsgegenstand wird im folgenden als Ausführungs beispiel in einem zum Verständnis erforderlichen Umfang an hand von Figuren näher erläutert. Dabei zeigen:The subject of registration is hereinafter referred to as execution example to the extent necessary for understanding hand explained in more detail by figures. Show:

Fig. 1 das anmeldungsgemäße Multiprozessor-Tracekonzept und Fig. 1 the multiprocessor trace concept according to the application and

Fig. 2 das anmeldungsgemäße Multiprozessor-Tracekonzept in ei ner System an Chip Anordnung. Fig. 2 shows the multiprocessor trace concept according to the application in egg ner system on chip arrangement.

In den Figuren bezeichnen gleiche Bezeichnungen gleiche Ele mente.In the figures, the same designations denote the same elements ment.

Unter Tracen wird die Abfrage des Datenzustandes an einer be stimmten Abfragestelle TAP (für: Trace access point) zur Aus wertung des Datenzustandes verstanden.Tracing is used to query the data status on a be agreed polling station TAP (for: Trace access point) understood the status of the data.

Der Anmeldungsgegenstand bezieht sich auf eine System on Chip Anordnung SoC, in der verschiedene Komponenten, z. B. Mikro prozessoren, RAMs und komplexe HW (Hardware) Control Logik auf einem Chip angeordnet sind. Fig. 1 zeigt ein anmeldungsge mäßes Multiprozessor-Tracekonzept, bei dem Instruktionen (Pro_1 bis Pro_n) von n verschiedenen Prozessoren und Daten inhalte (Dat_1 bis Dat_m) von m unterschiedlichen Prozessoren (m ≦ n) herausführbar sind.The subject of the application relates to a system on chip arrangement SoC, in which various components, for. B. micro processors, RAMs and complex hardware (hardware) control logic are arranged on a chip. Fig. 1 shows a multiprocessor anmeldungsge mäßes trace concept, in which instructions (Pro_1 to Pro_n) of n different processors, and data contents (DAT_1 to Dat_m) of m different processors (m ≦ n) can be guided out are.

Gemäß einer ersten Ausgestaltung werden die Informationen der Tracequellen der zeitlichen Reihenfolge ihrer Entstehung ent sprechend in einzelne Telegramme TT zusammengefaßt, die nach einander zur Tracesteuerung TC (für: Trace Control) übertra gen werden und dort nach dem FIFO-Prinzip gespeichert werden. Dabei wird jede Quelle (Pro_1 bis Dat_m) durch ein Tracetele gramm TT repräsentiert; bei dieser Methode werden die Infor mationen mit der Frequenz f₁ = (n+m)f_Proz von der Tracesteue reung zum Traceinterface TI übertragen, siehe auch Fig. 1 (f_Proz entspricht der Prozessorbusfrequenz, die im einfachsten Fall gleich der Program Counter Frequenz ist).According to a first embodiment, the information of the trace sources is summarized according to the chronological order of their creation in individual telegrams TT, which are transmitted one after the other to the trace control TC (for: trace control) and are stored there according to the FIFO principle. Each source (Pro_1 to Dat_m) is represented by a trace telegram TT; In this method the infor be mation with the frequency f ₁ = (n + m) f _{per cent} of the Tracesteue reung for Trace Interface TI transferred, see also Fig. 1 (f _{per cent} corresponds to the processor bus, which in the simplest case is equal to the Program Counter frequency is).

In einer anderen Ausgestaltung sind die Instruktionsinforma tionen ProC_1. . .ProC_n (Program Counter) der n Prozessoren (Proz. 1. . .Proz. n) zu einem ersten Telegramm und die Daten inhaltsinformationen Data_1. . .Data_n (Datenwerte, Adressen, Controlsignale) der m Prozessoren zu einem zweiten Telegramm zusammenfaßbar. Diese Methode hat den Nachteil, daß n paral lele Leitungen zwischen der Tracesteuerung und dem Tracein terface zur Verfügung gestellt werden müssen; sie weist je doch den Vorteil auf, daß die Informationen nur mit der Fre quenz f₂ = 2f_Proz übertragen werden müssen, siehe Fig. 2.In another embodiment, the instruction information is ProC_1. , .ProC_n (Program Counter) of the n processors (Proz. 1. .Proz. N) for a first telegram and the data content information Data_1. , .Data_n (data values, addresses, control signals) of the m processors can be combined into a second telegram. This method has the disadvantage that n parallel lines must be provided between the trace control and the trace interface; however, it has the advantage that the information only has to be transmitted with the frequency f ₂ = 2f _Proz , see FIG. 2.

Ganz allgemein ist das Produkt P = lf aus der Anzahl 1 der pa rallelen Leitungen zwischen Tracesteuerung und Traceinterface und der Frequenz f, mit der diese Daten übertragen werden, konstant.In general, the product P = lf from the number 1 of parallel lines between trace control and trace interface and the frequency f with which this data is transmitted is constant.

Die Jumps and Branches Program Counter werden parallel in ei nem Zeitschlitz an das Trace-Interface TI gesendet. Das Wie derherstellen des Programmablaufs wird in der externen Nach verarbeitungs Software gemacht (Program Counter Recovery). Zusätzlich werden gemäss des oben zitierten Verfahrens die Daten/Address Busse der Prozessoren über das Trace interface TI übertragen. In der Nachverarbeitung sind dem Multiprozes sor Programmablauf die entsprechenden Daten zuordenbar.The Jumps and Branches Program Counter are in parallel in one sent a time slot to the trace interface TI. The how The creation of the program flow is in the external post processing software made (Program Counter Recovery). In addition, according to the method cited above Processor data / address buses via the trace interface Transfer TI. Multiprozes are in post-processing The relevant data can be assigned to the program sequence.

Dadurch, daß jede Tracequelle eine eigene Kennung (Source identifier) besitzt, die im Tracetelegramm codiert wird, ist eine nachträgliche Identifizierung der jeweiligen Quelle in der Analysephase, außerhalb des Chips durchgeführt, möglich.Because each trace source has its own identifier (Source identifier) that is encoded in the trace telegram a subsequent identification of the respective source in the analysis phase, carried out outside the chip.

Die Speicherung der Tracetelegramme nach dem FIFO-Prinzip ga rantiert, daß die relative zeitliche Reihenfolge der aufge tretenen Ereignisse nicht verändert und damit nicht ver fälscht wird.The storage of trace telegrams according to the FIFO principle ga rant that the relative chronological order of the events not changed and thus not ver is faked.

Da für die Auswertung der Traceergebnisse die relative zeit liche Ordnung der Traceinformationen ausreichend ist, kann auf eine Vergabe von Zeitstempeln in den Telegrammen verzich tet werden. Die Verwendung einer einzigen Tracesteuerung auf dem Chip mit Speicherungszugriffen nach dem FIFO-Prinzip ist demnach nicht mit einem Synchronisationsmechanismus und damit auch nicht mit einer Interprozessorkommunikation verbunden, so daß der Implementierungsaufwand für diese genannten Mecha nismen entfallen kann. Würden hingegen beispielsweise 2 Tra cesteuerungen eingesetzt, so daß eine Prozessorgruppe die er ste und die übrige Gruppe die zweite Tracesteuerung verwende ten, müßte für eine Synchronisation der Tracesteuerungen ge sorgt werden, damit deren Informationen miteinander zeitlich verglichen werden könnten.Since the relative time for the evaluation of the trace results order of the trace information is sufficient dispense with the allocation of time stamps in the telegrams be tested. The use of a single trace control the chip with storage accesses according to the FIFO principle therefore not with a synchronization mechanism and thus also not connected to interprocessor communication, so that the implementation effort for these Mecha nisms can be eliminated. If, on the other hand, 2 tra Controls used so that a processor group he and the rest of the group use the second trace control ought to be used for a synchronization of the trace controls be taken care of so that their information is temporally related could be compared.

Durch die "Start/Stop"-Einrichtung (siehe auch Fig. 1) ist ei ne Selektion und Aktivierung/Deaktivierung unterschiedlicher Tracequellen vornehmbar. Die Daten Data und Instruktionen ei ner Abfragestelle werden bei bestimmten Systemparametern ein schaltet oder ausschaltet (beispielsweise schaltet die "Start/Stop"-Einrichtung ein, wenn Fehlerbedingung erfüllt).The "start / stop" device (see also FIG. 1) enables selection and activation / deactivation of different trace sources. The data data and instructions of an interrogation point are switched on or off for certain system parameters (for example the "Start / Stop" device switches on if the fault condition is met).

Nachdem die Instruktionsinformationen (Program Counter der unterschiedlichen Prozessoren) und die Dateninhaltsinforma tionen herausgeführt sind, kann mit Hilfe im Handel verfügba rer Tracesoftware (beispielsweise der Firmen IBM Microelec tronics, LSI Logic, NEC Electronics, . . .) der Programmfluß der n Prozessoren rekonstruiert werden.After the instruction information (Program Counter der different processors) and the data content information cations can be available with the help of retailers rer trace software (for example from IBM Microelec tronics, LSI Logic, NEC Electronics,. . .) the program flow of the n processors can be reconstructed.

Da durch das hier beschriebene Konzept jedoch zusätzlich auch die Dateninhalte zur Verfügung stehen, kann nunmehr jeder re konstruierten Instruktion auch der dazugehörige Dateninhalt zugeordnet werden. Voraussetzung für die vollständige Durch führung der Zuordnung von Dateninhalten zu Instruktionen ist, daß alle Bussysteme über die die Daten übertragen werden, auch getraced werden. Wird beispielsweise das Bussystem zum Level 1 Cache nicht getraced, so fehlen für die Auswertung die hierüber übertragenen Dateninhalte, so daß es zu Lücken in der Zuordnung von Instruktionen und Dateninhalten kommt.However, because of the concept described here, in addition everyone can now access the data content constructed instruction also the associated data content be assigned. Prerequisite for complete through management of the assignment of data content to instructions, that all bus systems via which the data are transmitted also be traced. For example, if the bus system becomes Level 1 cache not traced, so missing for evaluation the data content transmitted via it, so that there are gaps comes in the assignment of instructions and data content.

Dadurch, daß alle Program Counter und Dateninhalte aller Pro zessoren in der richtigen zeitlichen Reihenfolge herausge führt werden, können die Programmflüsse inclusive zugehöriger Dateninhalte aller Prozessoren im korrekten zeitlichen Bezug zueinander rekonstruiert werden.Because all program counters and data content of all Pro cessors in the correct chronological order the program flows, including the associated ones, can be managed Data contents of all processors in the correct time reference to be reconstructed to each other.

Das FIFO wird über die mit Anschlüssen des SoC verbundene Schnittstelle TI an ein Aufzeichnungsgerät, das durch ein mit entsprechender Software ausgestattetes Datenverarbeitungsge rät PC (für: Personal Computer) gegeben sein mag, ausgelesen. Die Traceinformationen werden einer Analyseeinrichtung Ana zugeführt, in der eine Analyse des Programmflusses und der Programmdaten erfolgt.The FIFO is connected to the SoC connectors Interface TI to a recording device, which by a appropriate software equipped data processing equipment advises PC (for: personal computer) may be given, read. The trace information is sent to an analysis device Ana fed in which an analysis of the program flow and the Program data is done.

Claims

1. A method for tracking data states and In structions in an arrangement in which a semiconductor chip (SoC) has multiple processors ( 1 .. .N), accordingly

- The data (Data_1... Data_m) and the instructions (ProC_1 to ProC_n) of the several processors are each provided with an identifier denoting their respective source and are written into a memory organized as a FIFO in the order in which they occur.
- The memory can be read out via an interface (TI).

2. The method according to claim 1, characterized, that the simultaneously associated data and instructions of a processor in a respective trace telegram get saved.

3. The method according to claim 1, characterized, that of several processors the Da occurring simultaneously and in a data trace telegram instructions in an instruction trace telegram can be saved.

4. The method according to any one of the preceding claims, characterized, that the instructions via an EJTAG interface in the Memory to be written.

5. driving according to one of the preceding claims, characterized, that the individual processors, their data / instructions be tracked, are selectable.