DE19929605A1 - Verfahren zur Herstellung eines Kondensators unter Verwendung von Silizium mit halbkugelförmigen Körnchen - Google Patents
Verfahren zur Herstellung eines Kondensators unter Verwendung von Silizium mit halbkugelförmigen KörnchenInfo
- Publication number
- DE19929605A1 DE19929605A1 DE19929605A DE19929605A DE19929605A1 DE 19929605 A1 DE19929605 A1 DE 19929605A1 DE 19929605 A DE19929605 A DE 19929605A DE 19929605 A DE19929605 A DE 19929605A DE 19929605 A1 DE19929605 A1 DE 19929605A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- hsg
- storage node
- silicon
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/01—Manufacture or treatment
- H10D1/041—Manufacture or treatment of capacitors having no potential barriers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/692—Electrodes
- H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
- H10D1/712—Electrodes having non-planar surfaces, e.g. formed by texturisation being rough surfaces, e.g. using hemispherical grains
-
- H10P95/90—
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/964—Roughened surface
Landscapes
- Semiconductor Memories (AREA)
Abstract
Es wird ein verbessertes Verfahren zur Herstellung eines Kondensators unter Verwendung einer HSG-Schicht offenbart, welche eine erhöhte Kapazität, stabile Zelleneigenschaften und eine stabile Ausbeute ohne Brücke zwischen den Speicherknoten des Kondensators bereitstellen kann. Das Verfahren stellt eine stabilisierte kristalline Phase an den Oberflächen des Speicherknotens (27a) mit der HSG-Schicht (80) auf seiner Oberfläche bereit. Die stabilisierte kristalline Phase kann das HSG stark abstützen und dadurch verhindern, daß das HSG während des Reinigungsschritts von den Oberflächen des Speicherknotens (27a) abgetrennt wird.
Description
Die Erfindung betrifft ein Verfahren zur Herstellung eines
Halbleiterbauelements und insbesondere ein Verfahren zur
Herstellung eines Kondensators mit Silizium mit
halbkugelförmigen Körnchen auf seiner Oberfläche.
Um hochintegrierte DRAM-Bauelemente zu erhalten, muß die
Speicherzellengröße verringert werden. Eine verringerte
Zellengröße führt jedoch zu einer verringerten Kapazität
des Kondensators. In DRAM-Zellen werden im Kondensator
gespeicherte Ladungen ständig abgeleitet. Daher ist eine
periodische Auffrischoperation erforderlich, um die
Ladungen im Kondensator auf einem Pegel zu halten, der
gelesen werden kann. Wie gut bekannt ist, ist die
Häufigkeit der Auffrischoperation invers proportional zur
Kapazität des Kondensators. Während dieser
Auffrischoperation ist eine Lese- und Schreiboperation
unmöglich. Folglich sind DRAM-Bauelemente mit hoher
Kapazität erforderlich, um mit dem neuen Trend des hohen
Integrationsgrades und der hohen Arbeitsgeschwindigkeit
Schritt zu halten.
Mit der neuen Steigerung der Integrationsdichte eines DRAM
neigen eine Zellengröße bzw. eine von einem Kondensator der
DRAM-Zelle zu belegende Fläche zur Verringerung. Die
verringerte Zellengröße führt jedoch zu einer verringerten
Kapazität des Kondensators. Um eine Kapazität auf einem
brauchbaren Wert zu halten, wurde ein Stapelkondensator
oder ein Grabenstapelkondensator verwendet, da er eine
große Kondensatorfläche darin bereitstellen kann und in der
Lage ist, die Interferenz zwischen den DRAM-Zellen zu
verringern.
Da sowohl die äußeren als auch die inneren Oberflächen als
effektive Kondensatorfläche genutzt werden können, eignet
sich die zylindrische Struktur vorteilhaft für den
dreidimensionalen Stapelkondensator und eignet sich
besonders für eine integrierte Speicherzelle wie z. B.
DRAM-Zellen. In letzter Zeit wurden neue Technologien entwickelt
zur Erhöhung des effektiven Oberflächeninhalts durch
Modifizieren der Oberflächenmorphologie der Polysili
zium-Speicherelektrode selbst durch Eingravieren oder Steuern
der Keimbildungs- und der Wachstumsbedingung von
Polysilizium. Eine Schicht mit halbkugelförmigen Körnchen
(HSG) kann über einem Speicherknoten abgeschieden werden,
um den Oberflächeninhalt und die Kapazität zu erhöhen.
Es wurden eine Vielzahl von Verfahren verwendet, um
HSG-Silizium zur Verwendung in einem Speicherknoten eines
Kondensators in einem Halbleiterbauelement herzustellen.
Ein Verfahren besteht darin, HSG durch chemische
Niederdruck-Dampfphasenabscheidung (LPCVD) aus Silangas
(SiH4) auszubilden. Ein Kondensator mit einer HSG-Schicht
auf seiner Oberfläche infolge eines einfachen LPCVD-Ver
fahrens weist eine etwa 1,8mal größere Kapazität pro
Substratflächeneinheit auf als ein zweidimensionaler
Kondensator. Es ist jedoch schwierig, eine zuverlässige
Gleichmäßigkeit in der Größe und Dichte des HSG zu
erhalten, und dadurch ist eine sorgfältige
Abscheidungssteuerung erforderlich, um die gewünschte
Kapazität mit voller Reproduzierbarkeit bei
Massenproduktionen zu erhalten. Insbesondere ist es
erforderlich, die Substrattemperatur mit einer Genauigkeit
von etwa ±3°C auf der Zielabscheidungstemperatur zu halten.
Beispielsweise genügen Temperaturen, die nur geringfügig
höher sind als die Zielsubstrattemperatur für die LPCVD-Ab
scheidung für HSG, um beträchtliche Beweglichkeitsgrade
für die Siliziumatome an der Wachstumsoberfläche zu
ermöglichen, wodurch eine Oberflächenrekonstruktion während
der LPCVD-Abscheidung von HSG ermöglicht wird. Das Erhöhen
der Substrat-Abscheidungstemperatur um nur einen kleinen
Betrag über die minimale Temperatur für LPCVD-Wachstum
führt aufgrund der erhöhten Beweglichkeit der Atome während
der Abscheidung eher zur Planarisierung der Oberfläche als
zum Wachstum von unabhängigen Kristalliten.
Ein weiteres Verfahren besteht darin, ein
Plasmaabscheidungsverfahren zu verwenden. Gut bekannte und
allgemein praktizierte Beispiele solcher Plasmaverfahren
umfassen Hochfrequenzzerstäubung (HF-Zerstäubung),
Gleichstrom (DC)-Zerstäubung, chemische
Elektronenzyklotronresonanz-Dampfphasenabscheldung
(ECR-CVD), plasmagestützte chemische Dampfphasenabscheidung
(PECVD) und chemische Hochfrequenz-Dampfphasenabscheidung
(HF-CVD). Dieses Plasmaabscheidungsverfahren besitzt einen
breiteren Abscheidungstemperaturbereich für die
HSG-Schicht. Das US-Patent Nr. 5 753 559 mit dem Titel "METHOD
FOR GROWING HEMISPHERICAL GRAIN SILICON" bildete eine
HSG-Schicht mit einem breiteren Temperaturbereich von etwa
200°C bis 500°C aus.
Noch ein weiteres Verfahren ist das Verfahren der
Molekularstrahlabscheidung (MBD), das eine HSG-Schicht
durch Impfen mit HSG-Keimen auf einer amorphen
Siliziumschicht durch MBD und dann Ausheilen in
Ultrahochvakuum ausbildet, so daß die amorphe
Siliziumschicht in eine Schicht aus Silizium mit
HSG-Polysilizium auf ihrer Oberfläche umgewandelt wird.
Fig. 1A bis 1C sind Ablaufdiagramme, die ein früheres
Verfahren zum Ausbilden von HSG zeigen. Mit Bezug auf Fig. 1A
wird eine amorphe Siliziumschicht 4 auf einem
Halbleitersubstrat (oder einer Isolationszwischenschicht)
ausgebildet. Für eine einfache und klare Erläuterung ist
das Halbleitersubstrat (oder die Isolationszwischenschicht)
in Fig. 1A nicht gezeigt. Die amorphe Siliziumschicht 4
wird durch Abscheiden einer n-dotierten Siliziumschicht bei
einer vorbestimmten Temperatur, um amorphes Silizium
auszubilden, ausgebildet. Nach dem Ausbilden der amorphen
Siliziumschicht 4 wird eine herkömmliche Photolithographie
ausgeführt, um eine Speicherknotenstruktur aus amorphem
Silizium auszubilden. Der Wafer wird in eine
Reaktionskammer eingeführt und Siliziumquellengas, wie z. B.
Silan (SiH4) oder Disilan (Si2H6), wird in diese gespeist,
und dann werden Keimkristalle 5a auf der Oberfläche des
Speicherknotens aus amorphem Silizium 4 ausgebildet.
Mit Bezug auf Fig. 1B wird nach dem Sperren der Zufuhr des
Siliziumquellengases eine Hochtemperaturausheilung
ausgeführt. Infolge dieser Ausheilung wandern die
Siliziumatome der amorphen Siliziumschicht 4 in die
Keimkristalle 5a und folglich wachsen die Keimkristalle 5a.
Fortgeführtes Ausheilen für eine vorbestimmte Zeit läßt die
Keimkristalle 5a wachsen, und somit wird eine gewünschte
Größe von Silizium 5 mit halbkugelförmigen Körnchen (HSG)
ausgebildet, wie in Fig. 1C gezeigt. Das so ausgebildete
HSG-Silizium 5 besitzt eine bestimmte Kristallorientierung
und ein Teil des Speicherknotens aus amorphem Silizium 4
ist kristallisiert.
Da die Siliziumatome des amorphen Siliziums rund um die
Keimkristalle 5a in die Keimkristalle 5a wandern, wird
jedoch ein Verengungsbereich des HSG-Siliziums 5 immer
dünner, was beim Vergleich mit Fig. 1B und Fig. 1c
ersichtlich ist. Obwohl in Fig. 1C nicht dargestellt,
werden unter dem HSG-Silizium 5 einige mit einer kleinen
Größe im Vergleich zur gewünschten Größe, beispielsweise
ohne Verengungsbereich, ausgebildet.
Fig. 2 stellt im Querschnitt einen Teil eines
Halbleitersubstrats dar, das bereits mehreren
Prozeßschritten gemäß einem Verfahren des Standes der
Technik unterzogen wurde. In Fig. 2 wurde ein
Speicherknoten 4 auf einem Halbleitersubstrat 1 und auf
einer Isolationszwischenschicht 2 ausgebildet. Das HSG-Si
lizium 5 wurde auf der Oberfläche des Speicherknotens 4
durch das vorstehend erwähnte, in Fig. 1A bis Fig. 1C
dargestellte Verfahren ausgebildet. Wie auf dem Fachgebiet
gut bekannt ist, wird nach dem Ausbilden des HSG-Siliziums
5 ein Reinigungsprozeß auf dem Wafer ausgeführt. Der Wafer
wird nämlich vor der Ausbildung einer dielektrischen
Schicht eines Kondensators unter Verwendung einer SC1-,
HF- oder einer verdünnten LAL-Lösung von einer Eigenoxidschicht
gereinigt. SCl (Spezialreinigung-1) ist eine gemischte
Lösung, die NH4OH, H2O2 und DI-(entionisiertes)-Wasser
enthält, und LAL ist eine gemischte Lösung, die NH4OH und
HF enthält.
Wie früher beschrieben, wird der Verengungsbereich des
HSG-Siliziums 5 während seines Ausbildungsprozesses dünn, was
innerhalb des gestrichelten Rechtecks von Fig. 2
dargestellt ist. Noch weniger befindet sich der
Verengungsbereich nicht in der Phase der vollständigen
Kristallisation. Wie auf dem Fachgebiet gut bekannt ist,
wird amorphes Silizium im Vergleich zu kristallinem
Silizium durch eine Reinigungslösung (insbesondere SC1)
leicht geätzt. Folglich ist der Verengungsbereich des
HSG-Siliziums 5 durch den vorstehend erwähnten Reinigungsprozeß
einem Angriff ausgesetzt und wird folglich von dem
darunterliegenden Speicherknoten abgesondert, was eine
Brücke zwischen benachbarten Speicherknoten verursacht.
Daher bestand ein Bedarf für ein Verfahren zur
vollständigen Kristallisation von HSG-Silizium,
insbesondere des mit dem darunterliegenden Speicherknoten
verbundenen Teils.
Es ist daher Aufgabe der Erfindung, ein Verfahren zur
Herstellung eines DRAM-Zellenkondensators mit HSG-Silizium
auf seiner Oberfläche bereitzustellen, welches verhindern
kann, daß das HSG-Silizium von dem Speicherknoten
abgesondert wird, und dadurch eine Brücke zwischen den
Speicherknoten während des Reinigungsprozesses verhindern
kann.
Ein Schlüsselmerkmal der Erfindung besteht darin, den
zerbrechlichen Teil des HSG-Siliziums (z. B. den
Verengungsbereich des HSG-Siliziums) und den
Oberflächenbereich des Speicherknotens unter Verwendung
einer Hochtemperaturausheilung nach der Ausbildung des
HSG-Siliziums zu stabilisieren (insbesondere zu
kristallisieren).
Die obige Aufgabe kann gemäß der Erfindung durch Ausbilden
einer Isolationszwischenschicht auf einem
Halbleitersubstrat realisiert werden. Ein Kontaktloch wird
in der Isolationszwischenschicht zum aktiven Bereich des
Halbleitersubstrats geöffnet. Eine leitfähige Schicht,
vorzugsweise eine amorphe Siliziumschicht, wird in dem
Kontaktloch und auf der Isolationszwischenschicht bei einer
optimalen Temperatur ausgebildet. Die amorphe
Siliziumschicht kann dotiert oder undotiert sein. Die
Dotierung kann Störstellen vom n-Typ, wie z. B. Phosphor,
verwenden. Falls undotiertes amorphes Silizium abgeschieden
wird, werden nach der Ausbildung von HSG-Silizium auf
seiner Oberfläche Ionenstörstellen mit sorgfältiger
Steuerung in dieses implantiert, um das HSG-Silizium nicht
zu beschädigen. Die amorphe Siliziumschicht wird dann zu
einer gewünschten Anordnungsstruktur, d. h. einem
Speicherknoten, strukturiert. Danach wird die
Eigenoxidschicht von der Oberfläche der strukturierten
amorphen Schicht durch eine Vielzahl von Verfahren,
einschließlich Eintauchen in HF, Ätzen durch Aufschleudern
von HF, Reinigen mit HF-Dampf oder H2-Plasma-Reinigung,
gereinigt.
Keimkristallzentren (d. h. Keimbildungszentren) werden auf
der gereinigten amorphen Siliziumschicht ausgebildet. Eine
anschließende Ausheilung bewirkt, daß die Kristallite von
den Keimkristallstellen aus wachsen, so daß die amorphe
Siliziumschicht in eine Schicht aus Silizium mit HSG
(halbkugelförmigen Körnchen) auf ihrer Oberfläche
umgewandelt wird. Der so ausgebildete Speicherknoten mit
HSG-Silizium ist in einen kristallinen Bereich des
HSG-Körpers und einen amorphen Übergangsbereich des
HSG-Verengungsteils, der mit dem Volumenbereich des
amorphen/kristallinen Teils der amorphen Siliziumschicht
verbunden ist, aufgeteilt. Wie auf dem Fachgebiet gut
bekannt ist, besitzen der Übergangsteil und der
Volumenbereich eine unvollständige Gitterstruktur, d. h. die
während des nachfolgenden Reinigungsprozesses zerbrechlich
ist.
Aus diesem Grund wird ein Prozeßschritt ausgeführt, um die
Übergangsschicht und die Oberflächenschicht des
Speicherknotens zu stabilisieren. Dieser entscheidende
Schritt kann durch eine Hochtemperaturausheilung in
Stickstoff- oder Argonatmosphäre nach der Ausbildung einer
Eigenoxidschicht durch Vakuumunterbrechung oder durch eine
Hochtemperaturausheilung in Sauerstoffatmosphäre ausgeführt
werden. Alternativ kann eine Isolationsschicht auf der
Siliziumoberfläche abgeschieden werden und dann wird eine
Hochtemperaturausheilung ausgeführt. Die so ausgebildete
Oxidschicht oder Isolationsschicht verhindert eine
Siliziumatomwanderung in der Siliziumschicht und verhindert
dadurch, daß sich der Verengungsteil des HSG-Siliziums
verdünnt.
Gemäß dieser Erfindung kann unter Verwendung des
HSG-Siliziums auf den Oberflächen des Speicherknotens eine
erhöhte Kapazität erhalten werden, und zwar durch den
Prozeß der Nachausheilung nach der Ausbildung des
HSG-Siliziums auf der Oberfläche des Speicherknotens ohne
Brücken zwischen benachbarten Speicherknoten. Als Ergebnis
können stabile Zelleneigenschaften und eine stabile
Ausbeute des DRAM-Zellenkondensators erhalten werden.
Ausführungsbeispiele der Erfindung werden nachstehend
anhand der Zeichnung unter Bezugnahme auf den Stand der
Technik näher erläutert. Es zeigen:
Fig. 1A bis Fig. 1C Ablaufdiagramme, die die Prozeßschritte
eines früheren Verfahrens zum Ausbilden von
HSG-Silizium zeigen;
Fig. 2 eine Querschnittsansicht eines
DRAM-Zellenkondensators mit HSG-Silizium auf seiner
Oberfläche gemäß einem Verfahren des Standes der
Technik für den Zweck, sich dessen Problemen
zuzuwenden;
Fig. 3A bis Fig. 3D Querschnittsansichten, die die
Prozeßschritte eines Verfahrens zum Ausbilden von
HSG-Silizium gemäß der Erfindung zeigen;
Fig. 4A bis Fig. 4E Ablaufdiagramme, die die Prozeßschritte
eines Verfahrens zum Ausbilden eines
DRAM-Zellenkondensators mit HSG-Silizium auf seiner
Oberfläche gemäß einer Ausführungsform der
Erfindung zeigen;
Fig. 5 eine vergrößerte Ansicht eines Teils mit der
Bezugsziffer 90 in Fig. 4D; und
Fig. 6A bis Fig. 6F Ablaufdiagramme, die die Prozeßschritte
eines Verfahrens zum Ausbilden eines
DRAM-Zellenkondensators mit HSG-Silizium auf seiner
Oberfläche gemäß einer weiteren Ausführungsform
der Erfindung zeigen.
Es wird nun das Verfahren zur Herstellung eines
DRAM-Zellenkondensators im einzelnen erläutert. Der Prozeß zum
Ausbilden der Feldoxidschicht und die Feldeffekttran
sistor-Struktur, wie derzeit bei der Herstellung von DRAM-Zellen
praktiziert, werden weggelassen, um die Erfindung besser zu
verstehen.
Nachstehend wird die erfindungsgemäße Idee dieser Erfindung
mit Bezug auf Fig. 3A bis Fig. 3D beschrieben. Fig. 3A bis
Fig. 3D sind Querschnittsansichten, die die Prozeßschritte
eines Verfahrens zum Ausbilden von HSG-Silizium gemäß der
Erfindung zeigen. Mit Bezug auf Fig. 3A wurden eine
Isolationszwischenschicht 20 und eine leitfähige Schicht,
wie z. B. eine amorphe Siliziumschicht, über einem
Halbleitersubstrat 10 ausgebildet. Diese amorphe
Siliziumschicht 30 kann mit Störstellen vom n-Typ, wie z. B.
Phosphor, dotiert sein oder kann undotiert sein. Falls
undotiertes amorphes Silizium abgeschieden wird, müssen
nach der Ausbildung des HSG-Siliziums auf seiner Oberfläche
Ionenstörstellen mit sorgfältiger Steuerung in dieses
implantiert werden, um das HSG-Silizium nicht zu
beschädigen.
Andererseits wird im Fall von n-dotiertem Silizium die
Abscheidungstemperatur von Silizium zur Ausbildung von
amorphem Silizium beispielsweise im Bereich zwischen 510°C
und 530°C eingestellt, und die Störstellenkonzentration
beträgt etwa 1×1020 bis 2×1020 Atome/cm3. Wie auf dem
Fachgebiet gut bekannt ist, ist es schwierig, auf einer
polykristallinen Siliziumschicht im Vergleich zu einer
amorphen Siliziumschicht gleichmäßiges HSG-Silizium
auszubilden. Dies liegt daran, daß sich Silizium eher in
das polykristalline Silizium konzentriert als in
Mikrokristallitkeime, die während des Kristallkeimwachstums
ausgebildet werden.
Die Anwesenheit einer dünnen Schicht aus Eigenoxid könnte
die Keimbildung des unabhängigen Kristallitwachstums
behindern. Die Eigenoxidschicht behindert nämlich die
Wanderung der Siliziumatome während des Keimbildungs- und
Wachstumsschritts. Obwohl Wachstum von HSG-Silizium
auftritt, kommt es dennoch zu einer Erhöhung des
Widerstandes zwischen dem HSG-Silizium und der
darunterliegenden amorphen Siliziumschicht 30. Folglich
wird die Oberfläche der darunterliegenden amorphen
Siliziumschicht 30 vor dem Beginn des HSG-Siliziumwachstums
vorzugsweise gereinigt, um einen niedrigeren Widerstand zu
gewährleisten.
Die Eigenoxidschicht wird von der Oberfläche der amorphen
Schicht 30 durch eine Vielzahl von Verfahren,
einschließlich Eintauchen in HF, Ätzen durch Aufschleudern
von HF, Reinigen mit HF-Dampf oder H2-Plasma-Reinigung,
gereinigt. Vorzugsweise wird die Oberfläche der
darunterliegenden amorphen Siliziumschicht 30 infolge des
Reinigungsvorgangs hydriert, da die hydrierte Oberfläche
zum Schutz der Oberfläche der amorphen Siliziumschicht 30
vor Reoxidation dient.
Die Ausbildung von HSG-Silizium wird als nächstes
erläutert. Nachdem die Oberfläche der darunterliegenden
amorphen Siliziumschicht 30 vorbereitet ist, werden
Kristallkeime 40 auf der amorphen Siliziumschicht 30 durch
ein beliebiges bekanntes Verfahren erzeugt, wie in Fig. 3A
gezeigt. Beispielsweise werden die Kristallkeime durch ein
LPCVD-Verfahren unter Verwendung von SiH4 (Silan)-, SiH2Cl2
(Dichlorsilan)- oder Si2H6-Gas unter einem Druck von etwa
1×10-4 bis 1×10-5 Torr und bei einer Temperatur von etwa
600°C erzeugt. Alternativ kann ein Molekularstrahl-Ab
scheidungsverfahren verwendet werden, um SiH4- oder Si2H6-Mo
leküle in die amorphe Siliziumschicht 30 bei einer
Bestrahlungstemperatur von etwa 600°C einzustrahlen.
Nach der Ausbildung der Kristallkeime 40 wird ein
Ausheilungsprozeß in Hochvakuumumgebung von etwa 1×10-6 bis
1×10-10 Torr, vorzugsweise etwa 1×10-7 Torr, bei im
wesentlichen der gleichen Temperatur wie die
Kristallkeimbildung, d. h. etwa 600°C, um den Durchsatz zu
erhöhen, ausgeführt. Eine solche Ausheilung läßt die
Kristallite von den Kristallkeimen 40 aus wachsen, so daß
die amorphe Siliziumschicht 30 in eine Schicht aus Silizium
mit HSG-Silizium auf ihrer Oberfläche umgewandelt wird. Mit
anderen Worten, die Ausheilung läßt Siliziumatome rund um
die amorphe Siliziumschicht 30 in die Kristallkeime 40
wandern, um dadurch ein erstes aufgewachsenes HSG-Silizium
60 auszubilden. Hierbei wird die Ausheilungstemperatur so
eingestellt, daß keine thermische Keimbildung verursacht
wird.
Wie auf dem Fachgebiet gut bekannt ist, hängt die mittlere
Korngröße und Dichte des Kristallkorns von der Zeitdauer
der Keimbildung und der anschließenden Ausheilungsschritte
ab. Eine längere Keimbildung führt zu stärkerer
Siliziumatomwanderung und folglich wächst das erste
aufgewachsene HSG-Silizium 60 weiter (zweites Wachstum), um
das gewünschte HSG-Silizium 60a auszubilden, wie in Fig. 3C
gezeigt. Die Korndichte nimmt mit steigender
Abscheidungstemperatur des Siliziumsubstrats 10 zu. Im Fall
der Molekularstrahlabscheidung nimmt die Dichte mit
steigender Flußdichte des Siliziummolekularstrahls zu.
Wie vorstehend beschrieben, konzentrieren sich die
Siliziumatome in die Kristallkeime durch
Oberflächendiffusion, was während der Ausheilung zu einem
halbkugelförmigen Kristallkorn (HSG-Silizium) führt. Zu
diesem Zeitpunkt sind die Hauptquelle der
Siliziumatomwanderung nicht Siliziumatome innerhalb des
Volumens (Siliziumatome an einer tieferen Stelle der
amorphen Siliziumschicht 30), sondern Siliziumatome auf der
Oberfläche der amorphen Siliziumschicht 30, die eine hohe
Energie besitzen und im Vergleich zu den Siliziumatomen im
Volumen weniger stabil sind. Dies liegt daran, daß die
Bindungskraft zwischen den Atomen in der Oberfläche der
amorphen Siliziumschicht 30 niedriger ist als jene im
Volumen. Eine solche Siliziumatomwanderung verursacht
anfänglich eine Vertiefung 50 um das HSG-Silizium 60, wie
in Fig. 3B gezeigt, und eine fortgesetzte Wanderung
verursacht einen Verengungsteil 70 des HSG-Siliziums 60a,
der zerbrechlich und sehr dünn ist, wie in Fig. 3C gezeigt.
Wie im Hintergrund der Erfindung beschrieben, ist die dünne
Verengung einem Angriff ausgesetzt und wird während des
anschließenden Reinigungsprozesses geätzt. Ferner kann die
amorphe Siliziumschicht 30 mit HSG-Silizium 60a, das
innerhalb der gestrichelten Linie von Fig. 3C dargestellt
ist, gemäß den Kristalleigenschaften in drei Teile
eingeteilt werden, d. h. einen Kristallbereich (Cr) aus
HSG-Silizium 60a, eine Oberflächenschicht mit einem
Übergangsbereich (Tr) und den Volumenbereich (Br) der
amorphen Siliziumschicht 30, und die Oberflächenschicht
einschließlich des Übergangsbereichs (d. h. des
Verengungsteils 70 des HSG-Siliziums) weist viele
Gitterfehler auf, die während der vorstehend erwähnten
Siliziumatomwanderung entstehen. Wie auf dem Fachgebiet gut
bekannt ist, wird amorphes Silizium im Vergleich zu
polykristallinem Silizium leicht geätzt.
Um die Gitterfehler des Oberflächenbereichs einschließlich
des Verengungsteils 70 zu entfernen, d. h. einen Teil der
Oberflächenschicht einschließlich des Übergangsbereichs zu
kristallisieren, wird daher eine Hochtemperaturausheilung,
die ein entscheidendes Merkmal dieser Erfindung darstellt,
vor dem Reinigungsprozeß ausgeführt. Aufgrund dieser
Ausheilung vor dem Reinigungsprozeß zum Entfernen der
Eigenoxidschicht wird das HSG-Silizium nicht abgesondert
und dadurch werden Brücken zwischen benachbarten
Speicherknoten vermieden, was beim Verfahren des Standes
der Technik auftritt, was in Fig. 2 gezeigt ist. Die
Kristallisation des Übergangsbereichs und der
Oberflächenschicht (d. h. die Entfernung der Fehler im
Übergangsbereich und in der Oberflächenschicht und die
Kristallisation der Oberflächenschicht der amorphen
Siliziumschicht) kann bei hoher Temperatur in Stick
stoff- oder Argonatmosphäre nach der Ausbildung einer
Eigenoxidschicht infolge Vakuumunterbrechung ausgeführt
werden oder kann bei hoher Temperatur in
Sauerstoffatmosphäre ausgeführt werden. Die
Eigenoxidschicht infolge der Vakuumunterbrechung dient zum
Schutz vor der Wanderung von Siliziumatomen. Insbesondere
stellt eine Ausheilung in Sauerstoffatmosphäre eine dünne
Oxidschicht auf der Oberfläche des HSG-Siliziums und der
amorphen Siliziumschicht bereit, wodurch vor der Wanderung
von Siliziumatomen geschützt wird, und schützt folglich den
Verengungsteil 70 des HSG-Siliziums vor dem Dünnwerden.
Alternativ kann eine Isolationsschicht durch ein beliebiges
geeignetes Verfahren vor dem Reinigungsprozeß für denselben
Zweck wie die vorstehend erwähnte Oxidschicht abgeschieden
werden.
Das vorstehend erwähnte HSG-Ausbildungsverfahren (wobei die
Ausheilung nach der Ausbildung des HSG-Siliziums und vor
den Reinigungsschritten ausgeführt wird) kann auf ein
beliebiges verwandtes Gebiet anwendbar sein, welches
HSG-Silizium verwendet, um die Kapazität zu erhöhen.
Die erste Ausführungsform der Erfindung zum Ausbilden eines
DRAM-Zellenkondensators unter Verwendung des vorstehend
beschriebenen HSG-Siliziums wird nun im einzelnen mit Bezug
auf die folgenden Fig. 4A bis Fig. 4E beschrieben.
Dieselben Teile, die die gleiche Funktion wie in Fig. 3A
bis Fig. 3D gezeigt haben, sind mit denselben Bezugsziffern
gekennzeichnet. Fig. 4A stellt im Querschnitt einen Teil
eines Halbleitersubstrats 10 dar, das bereits mehreren
Prozeßschritten gemäß der ersten Ausführungsform der
Erfindung unterzogen wurde. Mit Bezug auf Fig. 4A wird eine
Isolationszwischenschicht 20, die vorzugsweise aus einer
Oxidschicht hergestellt wird, über dem Halbleitersubstrat
10 durch ein herkömmliches Verfahren ausgebildet. Wie auf
dem Fachgebiet gut bekannt ist, werden eine
Feldoxidschicht, ein Transfergate-Transistor und seine
Komponenten und eine Bitleitung über dem Halbleitersubstrat
ausgebildet, sind jedoch für ein besseres Verständnis der
Erfindung in den folgenden Zeichnungen nicht dargestellt.
Die Isolationszwischenschicht 20 wird dann geätzt, um
Kontaktlöcher 25 darin auszubilden, die bis zu den aktiven
Bauelementbereichen (nicht dargestellt) des
Halbleitersubstrats 10 reichen. Eine leitfähige Schicht 27
für einen Speicherknoten, wie z. B. eine mit Störstellen vom
n-Typ, wie z. B. Phosphor, dotierte Siliziumschicht, wird
bei einer optimalen Temperatur abgeschieden, um eine
amorphe Siliziumschicht 27 auszubilden. Alternativ wird
eine undotierte Siliziumschicht abgeschieden und ein
Dotierungsprozeß wird in vorbestimmten Prozeßschritten,
d. h. nach der Ausbildung von HSG-Silizium, darauf
ausgeführt. Der Dotierungsprozeß kann eine
Ionenimplantation umfassen und die Dotierungsbedingung wird
genau gesteuert, um das bereits ausgebildete HSG-Silizium
nicht zu beschädigen. Auf jeden Fall beträgt die
Endkonzentration der Störstellen etwa 1×1020 bis 2×1020
Atome/cm3. Anstelle der Ionenimplantation kann eine
Wärmebehandlung in einer Störstellenumgebung für den
Dotierungsprozeß verwendet werden.
Mit Bezug auf Fig. 4B wird die amorphe Siliziumschicht 27
strukturiert, um einen Speicherknoten 27a auszubilden. Nach
der Ausbildung des Speicherknotens 27a wird eine
Eigenoxidschicht von der Oberfläche der amorphen Schicht 30
durch eine Vielzahl von Verfahren, einschließlich
Eintauchen in HF, Ätzen durch Aufschleudern von HF,
Reinigen mit HF-Dampf oder H2-Plasma-Reinigung, gereinigt.
Vorzugsweise wird die Oberfläche der darunterliegenden
amorphen Siliziumschicht 30 infolge des Reinigungsvorgangs
hydriert, da die hydrierte Oberfläche zum Schutz der
Oberfläche der amorphen Siliziumschicht 30 vor Reoxidation
dient.
Die Ausbildung des HSG-Siliziums wird als nächstes
erläutert. Auf dem Speicherknoten 27a wird eine Impfung mit
Kristallkeimen 40 durch ein LPCVD-Verfahren unter einem
Druck von etwa 1×10-4 bis 1×10-5 Torr bei einer Temperatur
von etwa 600°C in SiH4- oder Si2H6-Umgebung ausgeführt, wie
in Fig. 4C dargestellt. Wie-auf dem Fachgebiet gut bekannt
ist, nimmt die Dichte der Kristallkeime mit zunehmender
Substrat-Abscheidungstemperatur und mit zunehmendem Druck
des Silizium enthaltenden Gases zu.
Mit Bezug auf Fig. 4D wird nach der Ausbildung der
Kristallkeime 40 eine Ausheilung bei einer vorbestimmten
Temperatur, vorzugsweise derselben Temperatur wie bei der
Impfung mit Kristallkeimen, ausgeführt. Diese Ausheilung
läßt die Kristallkeime 40 wachsen, so daß HSG-Silizium 80
mit gleichmäßiger Dichte und Korngröße entsteht. Die Dichte
und Korngröße des HSG-Siliziums 80 hängt von verschiedenen
Faktoren ab, insbesondere der Verfahrens zeit der Impfung
mit Kristallkeimen und des Ausheilungsprozesses. Die
Korndichte des HSG-Siliziums 80 nimmt mit steigender
Impfzeit zu und die Korngröße des HSG-Siliziums nimmt mit
steigender Ausheilungszeit zu. Das Wachstum des HSG
entsteht aus der Wanderung von peripheren Siliziumatomen
aus dem amorphen Silizium in die Kristallkeime 40. Eine
fortgesetzte Wanderung von Atomen für eine vorbestimmte
Korngröße verursacht eine Vertiefung um das HSG-Silizium
80, und diese Vertiefung macht den Verbindungsteil (d. h.
den Verengungsteil 70 des HSG-Siliziums) zwischen dem
Speicherknoten 27a und dem HSG-Silizium 80 dünn und
zerbrechlich. Ferner wird ein Übergangsbereich, der sowohl
eine kristalline Struktur als auch eine amorphe Struktur
aufweist, im Verengungsteil ausgebildet und folglich weist
der Verengungsteil viele Gitterfehler auf.
Fig. 5 zeigt schematisch den Speicherknoten 27a mit
HSG-Silizium 80, der gemäß den Kristalleigenschaften von
Silizium in viele Teile unterteilt werden kann. Einen
amorphen Volumenbereich 101, eine amorphe
Oberflächenschicht 102, einen amorphen/kristallinen
Übergangsbereich 103 (Verengungsteil) und einen
kristallinen Bereich 104. Wie auf dem Fachgebiet gut
bekannt ist, wird amorphes Silizium im Vergleich zu
kristallinem Silizium durch eine Reinigungslösung leicht
geätzt. Die Oberflächenschicht 102 und der Übergangsbereich
103 (dünner Verengungsteil) sind infolge ihrer
unvollständigen Kristallphase einem Angriff durch den
anschließenden Reinigungsprozeß ausgesetzt. Folglich kann
das HSG-Silizium 80 vom Speicherknoten 27a abgesondert
werden und dadurch wird eine Brücke zwischen den
Speicherknoten verursacht. Daher ist es erforderlich, die
Gitterfehler im Verengungsteil zu entfernen und denselben
zu stabilisieren.
Die nächste Prozeßsequenz ist für diese Erfindung
entscheidend. Mit Bezug auf Fig. 4E wird eine
Kristallisationsausheilung ausgeführt, um die
Oberflächenschicht oder den Speicherknoten 27a
einschließlich des zerbrechlichen und dünnen
Verengungsteils 70 des HSG-Siliziums 80 zu kristallisieren.
Diese Kristallisationsausheilung wird bei einer Temperatur
oberhalb von 600°C, beispielsweise bei etwa 600°C bis
650°C, ausgeführt. Um vor einer unerwünschten möglichen
Wanderung von Siliziumatomen während dieses
Ausheilungsprozesses zu schützen, kann auf der
Siliziumoberfläche eine Oxidschicht ausgebildet werden. Zu
diesem Zweck wird eine Vakuumunterbrechung durchgeführt, um
ein Eigenoxid auszubilden, und dann wird eine
Wärmebehandlung in Argon- oder Stickstoffgasatmosphäre
ausgeführt. Eine weitere Möglichkeit ist eine
Wärmebehandlung in Sauerstoffatmosphäre, die gleichzeitig
eine dünne Oxidschicht auf der Siliziumoberfläche
ausbildet. Wie vorstehend beschrieben, dienen diese
Oxidschichten zum Schutz vor der Wanderung von
Siliziumatomen während des Ausheilungsprozesses, wodurch
der Verengungsteil 70 des HSG-Siliziums 80 vor dem
Dünnwerden geschützt wird.
Nach der Hochtemperaturausheilung wird ein Reinigungsprozeß
in SCl (Spezialreinigung-1)-, verdünnter HF- oder
LAL-Lösung ausgeführt. Infolge der vorstehend erwähnten
Hochtemperaturausheilung wird das HSG-Silizium 80 während
dieses Reinigungsprozesses nicht vom Speicherknoten 27a
abgesondert, wodurch eine Brücke zwischen den
Speicherknoten vermieden wird.
Die zweite Ausführungsform der Erfindung wird nun mit Bezug
auf Fig. 6A bis Fig. 6F beschrieben und dieselben Teile,
die die gleiche Funktion wie in Fig. 4A bis Fig. 4E
gezeigt aufweisen, sind mit denselben Bezugsziffern
gekennzeichnet. Der signifikante Unterschied zur ersten
Ausführungsform besteht darin, daß eine Isolationsschicht
95 (in Fig. 6E gezeigt) auf dem Speicherknoten 27a und auf
dem HSG-Silizium 80 durch ein Abscheidungsverfahren vor dem
Ausheilungsprozeß zur Kristallisation des Übergangsbereichs
103 und der Oberflächenschicht 102 ausgebildet wird. Daher
werden dieselben Prozeßsequenzen (in Fig. 6A bis Fig. 6D
dargestellt) wie bei der ersten Ausführungsform für das
bessere Verständnis dieser Ausführungsform weggelassen.
Mit Bezug auf Fig. 6E wird nach der Ausbildung des
HSG-Siliziums 80 auf der Oberfläche des Speicherknotens 27a die
Isolationsschicht 95 auf der Oberfläche des Speicherknotens
27a und auf dem HSG-Silizium 80 ausgebildet. Diese
Isolationsschicht 95 schützt vor einer unerwünschten
möglichen Wanderung der Siliziumatome während der
anschließenden Hochtemperaturausheilung. Dieser Prozeß zur
Ausbildung der Isolationsschicht 95 wird in derselben
Bearbeitungskammer ausgeführt wie die
Hochtemperaturausheilung und folglich wird eine einfache
Bearbeitung vorgesehen.
Die Isolationsschicht 95 kann eine Oxidschicht, eine
Siliziumnitridschicht, Ta2O5 oder TiO2 umfassen, die durch
ein Abscheidungsverfahren ausgebildet werden. Wenn die
Isolationsschicht aus einer Siliziumnitridschicht
ausgebildet wird, wird der Schritt der Ausbildung einer
dielektrischen Schicht eines Kondensators übergangen. Nach
der Ausbildung der Isolationsschicht 95 wird die
Hochtemperaturausheilung wie bei der ersten Ausführungsform
ausgeführt.
Obwohl diese Erfindung insbesondere mit Bezug auf deren
bevorzugte Ausführungsformen gezeigt und beschrieben wurde,
wird es für Fachleute selbstverständlich sein, daß
verschiedene Änderungen in der Form und den Einzelheiten
vorgenommen werden können, ohne vom Gedanken und
Schutzbereich dieser Erfindung abzuweichen.
Claims (14)
1. Verfahren zum Ausbilden eines DRAM-Zellenkondensators
mit den Schritten:
Ausbilden einer Isolationszwischenschicht (20) auf einem Halbleitersubstrat (10);
Ausbilden eines Kontaktlochs (25) in der Isolationszwischenschicht (20) bis zu dem Halbleitersubstrat (10)
Ausbilden einer leitfähigen Schicht (27) in dem Kontaktloch (25) und auf der Isolationszwischenschicht (20);
Strukturieren der leitfähigen Schicht (27) und Ausbilden eines Speicherknotens (27a);
Ausbilden einer HSG-Schicht (80) auf einer Oberfläche des Speicherknotens (27a), wobei die HSG-Schicht einen Verengungsteil (103) aufweist, der mit dem Speicherknoten (27a) verbunden ist; und
Stabilisieren der kristallinen Phase des Verengungsteils (103) der HSG-Schicht (80) und eines Oberflächenbereichs des Speicherknotens (27a)
Ausbilden einer Isolationszwischenschicht (20) auf einem Halbleitersubstrat (10);
Ausbilden eines Kontaktlochs (25) in der Isolationszwischenschicht (20) bis zu dem Halbleitersubstrat (10)
Ausbilden einer leitfähigen Schicht (27) in dem Kontaktloch (25) und auf der Isolationszwischenschicht (20);
Strukturieren der leitfähigen Schicht (27) und Ausbilden eines Speicherknotens (27a);
Ausbilden einer HSG-Schicht (80) auf einer Oberfläche des Speicherknotens (27a), wobei die HSG-Schicht einen Verengungsteil (103) aufweist, der mit dem Speicherknoten (27a) verbunden ist; und
Stabilisieren der kristallinen Phase des Verengungsteils (103) der HSG-Schicht (80) und eines Oberflächenbereichs des Speicherknotens (27a)
2. Verfahren nach Anspruch 1, wobei der Schritt der
Stabilisierung der kristallinen Phase durch einen
thermischen Ausheilungsprozeß in einer Sauerstoffatmosphäre
ausgeführt wird.
3. Verfahren nach Anspruch 2, wobei der thermische
Ausheilungsprozeß bei einer Temperatur oberhalb 600°C
ausgeführt wird.
4. Verfahren nach Anspruch 1, welches vor dem Schritt der
Stabilisierung der kristallinen Phase ferner das Ausbilden
einer Isolationsschicht (95) auf der HSG-Schicht (80) und
dem Oberflächenbereich des Speicherknotens (27a) umfaßt.
5. Verfahren nach Anspruch 4, wobei die Isolationsschicht
(95) eine Eigenoxidschicht ist, welche durch
Vakuumunterbrechung ausgebildet wird.
6. Verfahren nach Anspruch 4, wobei die Isolationsschicht
(95) aus einer Gruppe ausgewählt wird, die aus einer
Oxidschicht, einer Nitridschicht, einer Ta2O5-Schicht und
einer TiO2-Schicht besteht.
7. Verfahren nach Anspruch 4, wobei die Isolationsschicht
(95) eine Eigenoxidschicht ist und der Schritt der
Stabilisierung der kristallinen Phase in Argon (Ar)- oder
Stickstoff (N2)-Gasatmosphäre ausgeführt wird.
8. Verfahren zum Ausbilden eines DRAM-Zellenkondensators
mit den Schritten:
Ausbilden einer Isolationszwischenschicht (20) auf einem Halbleitersubstrat (10);
Ausbilden eines Kontaktlochs (25) in der Isolationszwischenschicht (20) bis zu dem Halbleitersubstrat (10),
Ausbilden einer amorphen Siliziumschicht (27) in dem Kontaktloch (25) und auf der Isolationszwischenschicht (20);
Strukturieren der amorphen Siliziumschicht (27), um einen Speicherknoten (27a) aus amorphem Silizium auszubilden;
Ausbilden einer HSG-Schicht (80) auf einer Oberfläche des Speicherknotens (27a) aus amorphem Silizium, wobei der Speicherknoten aus amorphem Silizium mit der HSG-Schicht aus einem amorphen Siliziumvolumen, einer Oberflächenschicht aus amorphem Silizium, einem Übergangsbereich der HSG-Schicht, welcher der amorphen Oberflächenschicht gegenüberliegt, und einem kristallinen Bereich der HSG-Schicht besteht; und
Kristallisieren der amorphen Oberflächenschicht des Speicherknotens (27a) aus amorphem Silizium und des Übergangsbereichs der HSG-Schicht (80).
Ausbilden einer Isolationszwischenschicht (20) auf einem Halbleitersubstrat (10);
Ausbilden eines Kontaktlochs (25) in der Isolationszwischenschicht (20) bis zu dem Halbleitersubstrat (10),
Ausbilden einer amorphen Siliziumschicht (27) in dem Kontaktloch (25) und auf der Isolationszwischenschicht (20);
Strukturieren der amorphen Siliziumschicht (27), um einen Speicherknoten (27a) aus amorphem Silizium auszubilden;
Ausbilden einer HSG-Schicht (80) auf einer Oberfläche des Speicherknotens (27a) aus amorphem Silizium, wobei der Speicherknoten aus amorphem Silizium mit der HSG-Schicht aus einem amorphen Siliziumvolumen, einer Oberflächenschicht aus amorphem Silizium, einem Übergangsbereich der HSG-Schicht, welcher der amorphen Oberflächenschicht gegenüberliegt, und einem kristallinen Bereich der HSG-Schicht besteht; und
Kristallisieren der amorphen Oberflächenschicht des Speicherknotens (27a) aus amorphem Silizium und des Übergangsbereichs der HSG-Schicht (80).
9. Verfahren nach Anspruch 8, wobei der Schritt der
Stabilisierung durch einen thermischen Ausheilungsprozeß in
einer Sauerstoffatmosphäre ausgeführt wird.
10. Verfahren nach Anspruch 9, wobei der thermische
Ausheilungsprozeß bei einer Temperatur oberhalb 600°C
ausgeführt wird.
11. Verfahren nach Anspruch 8, welches vor dem Schritt der
Stabilisierung ferner das Ausbilden einer Isolationsschicht
(95) auf der HSG-Schicht und der Oberfläche des
Speicherknotens umfaßt.
12. Verfahren nach Anspruch 11, wobei die
Isolationsschicht (95) eine Eigenoxidschicht ist, welche
durch Vakuumunterbrechung ausgebildet wird.
13. Verfahren nach Anspruch 11, wobei die
Isolationsschicht (95) aus einer Gruppe ausgewählt wird,
die aus einer Oxidschicht, einer Nitridschicht, Ta2O5 und
TiO2 besteht.
14. Verfahren nach Anspruch 11, wobei die
Isolationsschicht (95) eine Eigenoxidschicht ist und der
Schritt der Stabilisierung in Argon (Ar)- oder Stickstoff
(N2)-Gasatmosphäre ausgeführt wird.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR98-35279 | 1998-08-28 | ||
| KR1019980035279A KR100282709B1 (ko) | 1998-08-28 | 1998-08-28 | 반구형 실리콘을 이용한 캐패시터의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE19929605A1 true DE19929605A1 (de) | 2000-03-09 |
| DE19929605B4 DE19929605B4 (de) | 2006-08-10 |
Family
ID=19548776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19929605A Expired - Fee Related DE19929605B4 (de) | 1998-08-28 | 1999-06-28 | Verfahren zur Herstellung eines Kondensators unter Verwendung von Silizium mit halbkugelförmigen Körnchen |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US6333227B1 (de) |
| JP (1) | JP3750976B2 (de) |
| KR (1) | KR100282709B1 (de) |
| CN (1) | CN1148799C (de) |
| DE (1) | DE19929605B4 (de) |
| FR (1) | FR2782844B1 (de) |
| GB (1) | GB2341725B (de) |
| NL (1) | NL1012544C2 (de) |
| TW (1) | TW418528B (de) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100360399B1 (ko) * | 2000-03-07 | 2002-11-13 | 삼성전자 주식회사 | 반구형입자(hsg)막을 구비한 반도체소자의 제조방법 |
| JP2002124650A (ja) * | 2000-10-17 | 2002-04-26 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| KR20020058295A (ko) * | 2000-12-29 | 2002-07-12 | 박종섭 | 반도체소자의 제조방법 |
| JP4282245B2 (ja) * | 2001-01-31 | 2009-06-17 | 富士通株式会社 | 容量素子及びその製造方法並びに半導体装置 |
| KR100434489B1 (ko) | 2001-03-22 | 2004-06-05 | 삼성전자주식회사 | 루테늄 산화막 씨딩층을 포함하는 루테늄막 증착 방법 |
| US7700454B2 (en) * | 2001-07-24 | 2010-04-20 | Samsung Electronics Co., Ltd. | Methods of forming integrated circuit electrodes and capacitors by wrinkling a layer that includes a high percentage of impurities |
| US20030020122A1 (en) * | 2001-07-24 | 2003-01-30 | Joo Jae Hyun | Methods of forming integrated circuit electrodes and capacitors by wrinkling a layer that includes a noble metal oxide, and integrated circuit electrodes and capacitors fabricated thereby |
| KR100464648B1 (ko) * | 2002-03-13 | 2005-01-03 | 주식회사 하이닉스반도체 | 캐패시터 형성 방법 |
| US6881622B2 (en) * | 2002-05-30 | 2005-04-19 | Taiwan Semiconductor Manufacturing Co., Ltd | Aqueous ammonium hydroxide amorphous silicon etch method for forming microelectronic capacitor structure |
| KR100505656B1 (ko) * | 2002-12-10 | 2005-08-04 | 삼성전자주식회사 | 스토리지 전극과의 접촉 면적을 보다 확보하기 위해서비트 라인 방향으로 확장된 콘택체를 포함하는 반도체소자 제조 방법 |
| JP2005064119A (ja) | 2003-08-08 | 2005-03-10 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2006073997A (ja) * | 2004-08-02 | 2006-03-16 | Tokyo Electron Ltd | 成膜方法、成膜装置及び記憶媒体 |
| JP2007053279A (ja) * | 2005-08-19 | 2007-03-01 | Elpida Memory Inc | 半導体装置の製造方法 |
| WO2010014561A2 (en) * | 2008-07-28 | 2010-02-04 | Plantronics, Inc. | Headset wearing mode based operation |
| US20100020982A1 (en) | 2008-07-28 | 2010-01-28 | Plantronics, Inc. | Donned/doffed multimedia file playback control |
| US9111775B2 (en) * | 2011-01-28 | 2015-08-18 | Semiconductor Energy Laboratory Co., Ltd. | Silicon structure and manufacturing methods thereof and of capacitor including silicon structure |
| KR101934426B1 (ko) * | 2012-11-26 | 2019-01-03 | 삼성전자 주식회사 | 반도체 장치 및 그 제조 방법 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3900345A (en) * | 1973-08-02 | 1975-08-19 | Motorola Inc | Thin low temperature epi regions by conversion of an amorphous layer |
| US4144100A (en) * | 1977-12-02 | 1979-03-13 | General Motors Corporation | Method of low dose phoshorus implantation for oxide passivated diodes in <10> P-type silicon |
| US4452645A (en) * | 1979-11-13 | 1984-06-05 | International Business Machines Corporation | Method of making emitter regions by implantation through a non-monocrystalline layer |
| US4555300A (en) * | 1984-02-21 | 1985-11-26 | North American Philips Corporation | Method for producing single crystal layers on insulators |
| US4799991A (en) * | 1987-11-02 | 1989-01-24 | Motorola, Inc. | Process for preferentially etching polycrystalline silicon |
| US5366917A (en) * | 1990-03-20 | 1994-11-22 | Nec Corporation | Method for fabricating polycrystalline silicon having micro roughness on the surface |
| JP3186077B2 (ja) * | 1991-03-08 | 2001-07-11 | 日本電気株式会社 | 多結晶シリコン膜の形成方法 |
| JP3102067B2 (ja) * | 1991-07-08 | 2000-10-23 | 日本電気株式会社 | 配線遅延時間算出方式 |
| JP3313840B2 (ja) * | 1993-09-14 | 2002-08-12 | 富士通株式会社 | 半導体装置の製造方法 |
| US5444013A (en) * | 1994-11-02 | 1995-08-22 | Micron Technology, Inc. | Method of forming a capacitor |
| JP2833545B2 (ja) * | 1995-03-06 | 1998-12-09 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5691228A (en) * | 1996-01-18 | 1997-11-25 | Micron Technology, Inc. | Semiconductor processing method of making a hemispherical grain (HSG) polysilicon layer |
| US6027970A (en) * | 1996-05-17 | 2000-02-22 | Micron Technology, Inc. | Method of increasing capacitance of memory cells incorporating hemispherical grained silicon |
| JP2795316B2 (ja) * | 1996-05-21 | 1998-09-10 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6013555A (en) * | 1996-08-30 | 2000-01-11 | United Microelectronics Corp. | Process for rounding an intersection between an HSG-SI grain and a polysilicon layer |
| US5814549A (en) * | 1996-11-18 | 1998-09-29 | Powerchip Semiconductor Corp. | Method of making porous-si capacitor dram cell |
| FR2758008B1 (fr) * | 1996-12-30 | 1999-02-19 | United Microelectronics Corp | Procede pour augmenter la capacite dans des dispositifs a circuits integres |
| US6218260B1 (en) * | 1997-04-22 | 2001-04-17 | Samsung Electronics Co., Ltd. | Methods of forming integrated circuit capacitors having improved electrode and dielectric layer characteristics and capacitors formed thereby |
| US6020260A (en) * | 1997-06-25 | 2000-02-01 | Advanced Micro Devices, Inc. | Method of fabricating a semiconductor device having nitrogen-bearing gate electrode |
| US5837582A (en) * | 1998-05-22 | 1998-11-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method to increase capacitance of a DRAM cell |
| US5877052A (en) * | 1998-06-11 | 1999-03-02 | Vanguard International Semiconductor Corporation | Resolution of hemispherical grained silicon peeling and row-disturb problems for dynamic random access memory, stacked capacitor structures |
| US6010942A (en) * | 1999-05-26 | 2000-01-04 | Vanguard International Semiconductor Corporation | Post chemical mechanical polishing, clean procedure, used for fabrication of a crown shaped capacitor structure |
-
1998
- 1998-08-28 KR KR1019980035279A patent/KR100282709B1/ko not_active Expired - Fee Related
-
1999
- 1999-04-14 TW TW088105919A patent/TW418528B/zh not_active IP Right Cessation
- 1999-04-22 GB GB9909306A patent/GB2341725B/en not_active Expired - Fee Related
- 1999-06-28 DE DE19929605A patent/DE19929605B4/de not_active Expired - Fee Related
- 1999-07-08 NL NL1012544A patent/NL1012544C2/nl not_active IP Right Cessation
- 1999-07-08 CN CNB991095480A patent/CN1148799C/zh not_active Expired - Fee Related
- 1999-07-16 FR FR9909235A patent/FR2782844B1/fr not_active Expired - Fee Related
- 1999-08-20 US US09/378,682 patent/US6333227B1/en not_active Expired - Fee Related
- 1999-08-25 JP JP23845599A patent/JP3750976B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TW418528B (en) | 2001-01-11 |
| FR2782844B1 (fr) | 2005-04-15 |
| GB9909306D0 (en) | 1999-06-16 |
| GB2341725A (en) | 2000-03-22 |
| CN1148799C (zh) | 2004-05-05 |
| KR20000015401A (ko) | 2000-03-15 |
| JP3750976B2 (ja) | 2006-03-01 |
| NL1012544C2 (nl) | 2004-05-26 |
| JP2000091542A (ja) | 2000-03-31 |
| US6333227B1 (en) | 2001-12-25 |
| CN1246726A (zh) | 2000-03-08 |
| FR2782844A1 (fr) | 2000-03-03 |
| DE19929605B4 (de) | 2006-08-10 |
| KR100282709B1 (ko) | 2001-03-02 |
| NL1012544A1 (nl) | 2000-02-29 |
| GB2341725B (en) | 2003-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69130263T2 (de) | Verfahren zum Herstellen von polykristallinem Silizium mit mikrorauher Oberfläche | |
| DE19929605B4 (de) | Verfahren zur Herstellung eines Kondensators unter Verwendung von Silizium mit halbkugelförmigen Körnchen | |
| DE69118771T2 (de) | Ladungsspeicherelektrode eines Kondensators und Methode zu deren Herstellung | |
| DE69204386T2 (de) | Verfahren zur Herstellung eines polykristallinen Siliziumfilmes. | |
| DE69030822T2 (de) | Halbleitervorrichtung und Verfahren zu ihrer Herstellung | |
| DE69125323T2 (de) | Verfahren zum Herstellen isolierender Filme, Kapazitäten und Halbleiteranordnungen | |
| DE69428444T2 (de) | Herstellungsverfahren von schichtigen supergittermateralien durch chemische abscheidung aus der dampfphase | |
| DE3856528T2 (de) | Dynamisches Speicherbauteil mit wahlfreiem Zugriff und Verfahren zu seiner Herstellung | |
| DE69033153T2 (de) | Verfahren zur Herstellung einer Halbleiterdünnschicht und damit hergestellte Halbleiterdünnschicht | |
| EP0491976B1 (de) | Verfahren zur Herstellung einer mit Arsen dotierten glatten polykristallinen Siliziumschicht für höchstintegrierte Schaltungen | |
| DE3727264C2 (de) | ||
| DE69628704T2 (de) | Verfahren zum Herstellen eines Oxidfilms auf der Oberfläche eines Halbleitersubstrats | |
| DE69804672T2 (de) | Verfahren zur selektiven ablagerung ferroelektrischer schichten auf wismut basis | |
| DE3688929T2 (de) | Verfahren zum Herstellen von IGFETs mit minimaler Übergangstiefe durch epitaktische Rekristallisation. | |
| DE60023573T2 (de) | Verfahren zur Herstellung eines Kondensators mit Tantalpentoxid in einem integrierten Schaltkreis | |
| DE69527827T2 (de) | Verfahren zur Herstellung einer Dünnschichtelektrode eines Halbleiterbauteils | |
| DE3587377T2 (de) | Verfahren zur herstellung von halbleiteranordnungen unter verwendung von silizium-auf- isolator techniken. | |
| DE69331743T2 (de) | Herstellungsverfahren von geschichteten uebergittermaterialien und von diesen enthaltenden elektronischen vorrichtungen | |
| DE69520538T2 (de) | Verfahren zur Herstellung einer dünnen polykristallinen Halbleiterschicht | |
| DE4229837C2 (de) | Verfahren zur Herstellung eines Speicherkondensators für eine Halbleiter-Speicherzelle | |
| DE1901819B2 (de) | Herstellungsverfahren für polykristalline Siliciumschichten | |
| DE19712540C1 (de) | Herstellverfahren für eine Kondensatorelektrode aus einem Platinmetall | |
| DE2636280A1 (de) | Anordnung aus einem substrat und mindestens einer darauf aufgebrachten schicht und herstellungsverfahren hierfuer | |
| DE10064068B4 (de) | Verfahren zur Herstellung von Kondensatoren von Halbleitereinrichtungen | |
| DE3300716C2 (de) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |