DE19917686A1 - Testverfahren für Schaltungen, die integrierte Schaltkreise enthalten - Google Patents

Abstract

Die Erfindung betrifft ein Testverfahren für elektronische Schaltungen, welches auf dem "Boundary Scan Test" nach dem IEEE 1149.1 Standard beruht. Mit diesem Test wird mittels einer Testsignalfolge die elektrische Verbindung der Anschlußpins von ICs zu den Leiterbahnen einer Leiterplatte überprüft. Voraussetzung hierfür ist, daß die Pegel der zu testenden Anschlußpins umschaltbar sind. Somit sind diejenigen Anschlüsse, die im Betrieb mit einem festen Signalpegel verbunden sind, mit diesem Test nicht überprüfbar. DOLLAR A Die Erfindung schlägt ein Verfahren und eine Schaltung vor, um diese Beschränkung zu überwinden. Hierzu werden die Signaleingänge, die im Normalbetrieb auf einem festen Signalpegel liegen, so angesteuert, daß diesen Pins im Testbetrieb die Testsignale zugeführt werden können.

Description

Die Erfindung betrifft ein Testverfahren für elektronische Schaltungen, insbesondere ein Testverfahren nach dem Oberbegriff des Anspruchs 1.

In der Vergangenheit sind fertiggestellte Schaltungen auf Leiterplatten mit Testvorrichtungen überprüft worden, bei denen an bestimmten Stellen der Schaltung elektrische Kontakte hergestellt wurden, um die einwandfreie Funktionsfähigkeit der Bauelemente bzw. der elektrischen Verbindungen auf der Leiterplatte zu überprüfen. Nach diesem bekannten Verfahren können z. B. fehlerhafte Lötstellen festgestellt werden. Für Schaltungen, die integrierte Schaltkreise ("Integrated Circuits", IC) enthalten, werden Testvorrichtungen benötigt, die zu jedem individuellen Anschluß eines ICs einen elektrischen Kontakt herstellen. Solche Testvorrichtungen werden häufig auch als "Nagelbett" bezeichnet. Die Entwicklung von Bauelementen mit sehr vielen Anschlußpins, sowie sog. "Surface Mounted Devices" bei denen die Anschlüsse sehr dicht beieinander liegen und schließlich Leiterplatten, bei denen beide Seiten mit Bauelementen bestückt sind, haben solche Nagelbettestvorrichtungen zunehmend aufwendig gemacht. Vielfach sind solche Testvorrichtungen aus praktischen Gründen oder wegen der hohen Kosten gar nicht mehr einsetzbar.

Eine Alternative zu dem genannten klassischen Testverfahren bietet der sog. "Boundary Scan Test" nach dem IEEE 1149.1 Standard. Weiterbildungen des Boundary Scan Tests sind z. B. in der US 5,726,999, der US 5,606,565 sowie der EPA-0 651 261 offenbart.

Die Grundidee des Boundary Scan Tests besteht darin, daß der physische Abgriff an bestimmten Stellen in einer Schaltung durch einen logischen ersetzt wird. Um dieses Verfahren zu realisieren, ist es erforderlich, daß die verwendeten ICs an einen speziellen Bus, dem sog. JTAG-Bus, anschließbar sind. Dieser Bus gibt gemäß eines Testprogramms eine Testsignalfolge an einen bestimmten IC ab und liest die Signale an einer anderen Stelle der Schaltung wieder aus. Durch Auswertung der empfangenen Signale ist es möglich, festzustellen, ob ein Defekt, beispielsweise eine Unterbrechung des elektrischen Kontakts, vorliegt oder nicht. Dieses Verfahren ist jedoch auf solche Anschlüsse beschränkt, die unterschiedliche Zustände annehmen können. Ausgenommen sind also solche Anschlüsse, die im Betrieb auf einem festen Pegel liegen, z. B. Betriebsspannung oder Masse. Bei solchen Anschlüssen kann während des Tests nur überprüft werden, auf welchem Pegel sie liegen. Es läßt sich jedoch nicht feststellen, ob eine hochohmige Verbindung vorliegt, die im Normalbetrieb der Schaltung versagt.

Hiervon ausgehend ist es Aufgabe der Erfindung, ein Testverfahren anzugeben, mit dem auch die Funktionsfähigkeit von Steuereingängen überprüfbar ist, die im Betrieb auf einem festen Pegel liegen.

Diese Aufgabe wird durch das Testverfahren nach Anspruch 1 gelöst. Der Vorteil des erfindungsgemäßen Verfahrens ist, daß auch solche Anschlüsse auf Verbindung überprüft werden können, die mit dem herkömmlichen Boundary Scan Verfahren nicht zugänglich sind. Für den erfindungsgemäßen Test ist kein spezielles Testgerät erforderlich, sondern es genügt z. B. ein Computer mit einer geeigneten Einsteckkarte, so daß er mit geringem Aufwand jederzeit wiederholbar ist, beispielsweise auch durch einen Servicebetrieb. Insbesondere ist der Test auch bei Geräten durchführbar, die bereits bei einem Kunden installiert sind.

Weiterhin ist es eine Aufgabe der Erfindung eine Schaltung zu schaffen, die zur Durchführung des erfindungsgemäßen Testverfahrens geeignet ist.

Diese Aufgabe wird durch eine Schaltung nach Anspruch 4 gelöst, die dadurch gekennzeichnet ist, daß ein Signaleingang des Schaltkreises, der im Normalbetrieb der Schaltung auf einem festen Pegel liegt, mit einem Ausgang verbunden ist und daß der Ausgang geeignet ist, um im Normalbetrieb der Schaltung einen festen Pegel und im Testbetrieb der Schaltung Testsignale abzugeben. Die Schaltung ist in der Lage, das erfindungsgemäße Testverfahren mit einem einzigen IC oder mit mehreren auszuführen.

Nach einem Ausführungsbeispiel kann die erfindungsgemäße Schaltung auch integrierte Schaltungen umfassen, die nicht Boundary-Scan-fähig sind, so daß kostengünstigere ICs ohne Einbußen bei der Testbarkeit verwendbar sind.

Bei einer Weiterbildung der Erfindung kann das während des Testbetriebs abgegebene Testsignal über einen Treiber geführt sein. Auf diese Weise ist es möglich, daß mit einem einzigen Ausgang eines Boundary-Scan-fähigen ICs mehrere Eingänge anderer ICs ansteuerbar sind. Das kann bei bestimmten Schaltungen vorteilhaft sein und dazu beitragen, die Anzahl der erforderlichen Boundary-Scan-fähigen ICs zu verkleinern, die in der Regel teurer sind als vergleichbare ICs, die nicht Boundary-Scan-fähig sind.

Weitere vorteilhafte Weiterbildungen der Erfindung sind Gegenstand von Unteransprüchen.

In der Zeichnung sind schematisch Blockschaltbilder dargestellt, welche die Ausführung des erfindungsgemäßen Verfahrens gestatten. Gleiche oder einander entsprechende Elemente der Schaltung sind mit gleichen Bezugszeichen versehen. Es zeigen:

Fig. 1 einen Ausschnitt aus einer Schaltung mit Boundary-Scan-fähigen ICs und

Fig. 2 einen Ausschnitt aus einer Schaltung, die neben Boundary-Scan-fähigen ICs auch andere enthält.

Fig. 3 einen Ausschnitt aus einer weiteren Schaltung und

Fig. 4a, 4b Ausschnitte aus Schaltungen, bei denen Ein/Ausgänge mit Pull-up bzw. Pull-down Widerständen versehen sind.

In Fig. 1 ist ein Ausschnitt aus einer Schaltung schematisch dargestellt, die Boundary-Scan ICs (BS-IC) 1 und 2 enthält, wobei der BS-IC 2 zu testen ist. Beide BS-ICs 1 und 2 sind untereinander durch einen JTAG-Bus 3 verbunden, der ein 4-Drahtbus ist. Der Eingangspin 4 des BS-ICs 2 liegt im Normalbetrieb der Schaltung auf einem festen Pegel, z. B. Betriebsspannung Vcc oder Masse. Nach dem vorliegenden Ausführungsbeispiel der Erfindung ist der Eingangspin 4 mit dem Ausgangspin 6 des Boundary-Scan ICs 1 verbunden, wobei im Normalbetrieb der Schaltung an dem Eingangspin 4 ein fester Pegel ansteht, während im Testbetrieb der Eingangspegel an dem Eingangspin 4 umschaltbar ist.

Das Signal des Ausgangspins 6 wird über einen Treiber 7 geführt, dessen Ausgang 8 an den Eingangspin 4 angeschlossen ist. Mit den gestrichelt dargestellten Leitungen 9 ist angedeutet, daß der Treiber 7 auch weitere Eingangspins ansteuern kann, die in Fig. 1 nicht dargestellt sind. Es ist aber auch möglich, daß der Treiber 7 in dem IC 1 integriert oder weggelassen ist. Die an dem Eingangspin 4 anstehenden Signale werden im Testbetrieb über den JTAG-Bus 3 abgefragt und in einer in Fig. 1 nicht dargestellten Auswerteschaltung ausgewertet. Anhand dieser Auswertung läßt sich mit Sicherheit feststellen, ob zu dem Eingangspin 4 eine einwandfreie elektrische Verbindung besteht.

In Fig. 2 ist eine weitere Schaltung dargestellt, die zur Ausführung des erfindungsgemäßen Testverfahrens geeignet ist. Die Schaltung enthält neben Boundary-Scan-fähigen ICs 11 und 12 einen weiteren IC 13, der nicht Boundary-Scan­ fähig ist. Wie bei dem in Fig. 1 dargestellten Ausführungs­ beispiel, ist der Eingangspin 14 mit dem Ausgangspin 16 des BS-ICs 11 verbunden, wobei im Normalbetrieb der Schaltung an dem Eingangspin 14 des ICs 13 ein fester Pegel ansteht, während im Testbetrieb der Pegel an dem Eingangspin 14 umschaltbar ist.

Weiterhin ist ein Treiber 17 vorgesehen, dessen Eingang an den Ausgang 16 angeschlossen ist und dessen Ausgang 18 mit dem Eingang 14 verbunden ist. Mit den gestrichelt dargestellten Leitungen 19 ist angedeutet, daß der Treiber 17 auch weitere Eingangspins ansteuern kann, die in Fig. 2 nicht dargestellt sind. Der Treiber 17 kann auch in dem IC 11 integriert oder weggelassen sein.

Bei dem Eingangspin 14 handelt es sich z. B. um einen "Output Enable"-Eingang, der einen Schalter 20 steuert, der einem Eingangspin 21 des IC 13 zugeordnet ist. Der Eingangspin 21 ist mit einem Ausgangspin 22 des IC 11 verbunden. Abhängig von dem Signal, das von dem Ausgangspin 16 des BS-ICs 11 abgegeben wird, wird das Eingangssignal des Eingangspins 21 auf einen Ausgangspin 23 des ICs 13 durchgeschaltet. Das Signal des Ausgangspins 23 wird dem Eingangspin 24 des BS-IC 12 zugeführt und über den JTAG-Bus 3 abgefragt. Auf diese Weise ist die ordnungsgemäße Funktion des Eingangspins 14 des ICs 13 feststellbar. Dabei ist zu beachten, daß hierfür beide Ausgänge 16 und 22 des IC 11 erforderlich sind.

Wie bei dem vorgenannten Ausführungsbeispiel erfolgt die Auswertung in einer in Fig. 2 nicht dargestellten Auswerteschaltung. Die Auswertung ermöglicht eine Aussage über die einwandfreie elektrische Verbindung an dem Output­ enable-Eingang 16.

Die Auswerteschaltung kann z. B. als Einsteckkarte in einem Computer realisiert sein, so daß die Untersuchung der Schaltung auf einwandfreie elektrische Verbindungen nicht nur beim Hersteller, sondern auch durch Servicetechniker ausführbar ist.

In Fig. 3 ist eine Weiterbildung der Schaltung aus Fig. 1 dargestellt. Zusätzlich zu den in Fig. 1 dargestellten Bauelementen sind bei der gezeigten Schaltung ein Pull-up Widerstand 26 sowie ein Pull-down Widerstand 27 vorgesehen. Diese beiden Widerstände stellen sicher, daß auch während des Anlaufens der Gesamtschaltung, von der in den Figuren nur ein Ausschnitt veranschaulicht ist, an den Ausgängen 28 und 29 ein definierter Pegel ansteht.

In Fig. 4a ist ein IC 31 mit einem Open-Drain- Ein/Ausgang 32 gezeigt. Der Ein/Ausgang 32 ist über einen Widerstand 33 mit einem festen positiven Pegel verbunden. Wie weiter oben erläutert ist, ist der einwandfreie Anschluß des Pins 32 einer Überprüfung mit dem herkömmlichen Boundary-Scan-Test nicht zugänglich. Alternativ dazu ist es auch möglich, daß der Ausgang 32 über einen Pull-down Widerstand 33' an Masse angeschlossen ist. Der Widerstand 33' ist in Fig. 4a gestrichelt dargestellt.

Schließlich ist in Fig. 4b eine Schaltung schematisch gezeigt, die es dennoch ermöglicht, den Ein/Ausgang 32 zu überprüfen. Darüber hinaus ist es auch überprüfbar, ob der Widerstand 33 angeschlossen ist. Zu diesem Zweck ist der Widerstand 33 über einen Treiber 34 mit einem BS-fähigen IC 36 verbunden. Im Testbetrieb gibt der IC 36 ein Testsignal mit wechselnden Pegeln an den Widerstand 33 ab. Das von dem IC 31 am Ein/Ausgang 32 empfangene Testsignal wird, wie es bereits im Zusammenhang mit den vorstehenden Ausführungsbeispielen der Erfindung beschrieben ist, über den JTAG-Bus 3 ausgelesen und in einer Auswerteschaltung ausgewertet. Auf diese Weise, ist es mit der Schaltung möglich, den Ein/Ausgang 32 auf einwandfreie Funktion zu überprüfen.

In der Schaltung können einzelne der "Open drain"- Ausgänge kurzzeitig eingeschaltet sein. Das darf aber nicht zu einer Störung des von dem Treiber 34 gelieferten Pegels führen, da sonst die weiteren an den Treiber 34 angeschlossenen Eingänge einen falschen Pegel erhalten würden. Daher weist die Schaltung einen Kondensator 37 auf, der den von dem Treiber 34 abgegebenen Pegel stabilisiert. Der Kondensator 37 ist auch in der Lage den Pegel gegenüber Spannungsspitzen zu stabilisieren, die durch Übersprechen hervorgerufen werden können. Das kann insbesondere dann der Fall sein, wenn die Zuleitungen für das Testsignal lang sind. Der Kondensator 37 erhöht somit die Funktions­ sicherheit des Testverfahrens. Bei kurzen Leitungen kann der Kondensator 37 weggelassen sein, wenn der niederohmige Treiber 34 in der Lage ist, alle Störungen auszugleichen.

Claims (11)

1. Testverfahren für Schaltungen, die wenigstens einen integrierten Schaltkreis (1, 2; 11, 12, 13; 31, 36) umfassen, um zu überprüfen, ob Anschlüsse (4, 14, 32) des Schaltkreises ordnungsgemäß angeschlossen sind, indem der Schaltkreis über eine besondere Steuerleitung (3) Befehlssignale empfängt und daraufhin entsprechende Testsignale abgibt, die an einer anderen Stelle der Schaltung empfangen und über die Steuerleitung (3) ausgelesen werden, dadurch gekennzeichnet, daß bestimmte Signaleingänge (4, 14) derart angesteuert werden, daß diese im Normalbetrieb der Schaltung mit dem festen Pegel verbunden werden, während im Testbetrieb der Schaltung diesen Signaleingängen die Testsignale zugeführt werden.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Verfahren als Boundary Scan Test nach dem IEEE 1149.1 Standard ausgeführt wird.

3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Testsignale über einen 4-Draht-Bus (JTAG) (3) zugeführt werden.

4. Schaltung mit wenigstens einem Boundary-scanfähigen integrierten Schaltkreis (1, 2; 11, 12), dadurch gekennzeichnet, daß ein Signaleingang (4; 14) des Schaltkreises (2; 13), der im Normalbetrieb der Schaltung auf einem festen Pegel liegt, mit einem Ausgang (6; 16) verbunden ist und daß der Ausgang (6; 16; 28, 29) geeignet ist, um im Normalbetrieb der Schaltung einen festen Pegel und im Testbetrieb der Schaltung Testsignale abzugeben.

5. Schaltung nach Anspruch 4, dadurch gekennzeichnet, daß der Signaleingang und der Signalausgang zu unterschiedlichen integrierten Schaltkreisen gehören.

6. Schaltung nach Anspruch 5, dadurch gekennzeichnet, daß wenigstens ein weiterer integrierter Schaltkreis (13) vorgesehen ist, der einen Eingang (14) aufweist, welcher im Normalbetrieb der Schaltung auf einem festen Pegel liegt, und an einen Ausgang (6; 16) eines Boundary-scan­ fähigen ICs angeschlossen ist, der im Testbetrieb umschaltbar ist.

7. Schaltung nach Anspruch 6, dadurch gekennzeichnet, daß der weitere integrierte Schaltkreis (13) nicht Boundary­ scan-fähig ist.

8. Schaltung nach Anspruch 4, dadurch gekennzeichnet, daß das Testsignal über einen Treiber (7; 17; 34) geführt ist.

9. Schaltung nach Anspruch 8, dadurch gekennzeichnet, daß an den Ausgang des Treibers (34) ein Kondensator (37) angeschlossen ist.

10. Schaltung nach Anspruch 4, dadurch gekennzeichnet, daß an den Ausgang (28, 29) ein Pull-up bzw Pull-down Widerstand (26, 27) angeschlossen ist, der seinerseits mit einem festen Pegel verbunden ist.

11. Schaltung nach Anspruch 4, dadurch gekennzeichnet, daß dem Signaleingang (32) im Testbetrieb der Schaltung das Testsignal über einen Pull-up bzw. Pull-down Widerstand (33, 33') zuführbar ist.