DE19907621A1 - Ätzmaskierung - Google Patents
ÄtzmaskierungInfo
- Publication number
- DE19907621A1 DE19907621A1 DE19907621A DE19907621A DE19907621A1 DE 19907621 A1 DE19907621 A1 DE 19907621A1 DE 19907621 A DE19907621 A DE 19907621A DE 19907621 A DE19907621 A DE 19907621A DE 19907621 A1 DE19907621 A1 DE 19907621A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- structuring
- etching mask
- etching
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H10P76/405—
-
- H10P50/287—
-
- H10P50/73—
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
Es wird eine Ätzmaskierung, insbesondere zur Strukturierung von Polymeren oder nichtleitenden Materialien in Plasmaätzprozessen vorgeschlagen, die mindestens eine Maskierschicht (10) auf mindestens einer Strukturierungsschicht (12) aufweist, und wobei zwischen der Maskierschicht (10) und der Strukturierungsschicht (12) zumindest eine elektrisch leitende Leitschicht (11) vorgesehen ist. Die Strukturierungsschicht (12) und die Maskierschicht (10) bestehen dabei insbesondere aus einem zumindest weitgehend elektrisch nichtleitenden Material, wie einem Photolack, einem organischen Polymer, Siliziumoxid oder einem Metalloxid. Die Leitscicht (11) besteht vorzugsweise aus einem Metall oder einer Metallegierung.
Description
Die Erfindung betrifft eine Ätzmaskierung, insbesondere zur
Strukturierung elektrisch nichtleitender Materialien mit
Plasmaätzprozessen, nach der Gattung des Hauptanspruches.
Die Verwendung von Lack-, Oxid- oder Metallschichten als
Ätzmaskierungen bei Trockenätzprozessen bzw.
Plasmaätzprozessen, insbesondere zur Strukturierung von
Polymeren wie beispielsweise Photolacken, ist in der
Mikromechanik und der Mikroelektronik vielfach bekannt. Dazu
sei auf das Buch "Ätzverfahren für die Mikrotechnik" von
Michael Köhler, Verlag Wiley-VCH, verwiesen.
Im einzelnen wird mit bekannten Ätzmasken und
Strukturierungsverfahren auf einem Substrat zunächst eine
Schicht aus einem im weiteren zu strukturierenden Material
wie beispielsweise einem Photolack, einem Polymer oder einem
Siliziumoxid abgeschieden. Auf dieser Schicht wird dann
üblicherweise eine Maskierschicht aus einem Polymer, wie
beispielsweise einem Photolack, oder einem oxidischen
Material aufgebracht. Danach wird zunächst die
Maskierschicht in an sich bekannter Weise
photolithographisch strukturiert, um anschließend,
beispielsweise über einen Plasmaätzprozeß, mit der so
erzeugten Ätzmaskierung die darunter befindliche Schicht auf
dem Substrat zu strukturieren. Abschließend wird die
Ätzmaskierung auf der fertig strukturierten Schicht wieder
entfernt.
Bei einem derartigen Strukturieren von beispielsweise
organischen Schichten oder Siliziumoxidschichten auf einem
isolierenden Substrat unter Verwendung einer Photolackmaske
oder einer oxidischen Ätzmaskierung, sind jedoch vielfach
lateral über das Substrat unterschiedliche Ätzraten zu
beobachten. Dies gilt besonders für Plasmaätzprozesse mit
einer zusätzlich anliegenden Substratelektrodenspannung.
Infolge der daraus resultierenden unterschiedlichen
Ätzzeiten muß das gesamte Substrat mit den aufgebrachten
Schichten daher solange geätzt werden, bis auch an den
Stellen mit geringer Ätzrate alle gewünschten Strukturen
freigeätzt sind. Da überdies die erzielten Ätzprofile von
der Ätzzeit abhängig sind, treten neben einer verlängerten
Gesamtätzzeit auch lateral unterschiedliche und unerwünschte
Ätzprofile über dem Substrat auf. Ein weiteres Problem bei
der Bearbeitung von isolierenden Substraten oder zu
strukturierenden Schichten in Plasmaätzprozessen ist
außerdem eine gegenüber entsprechenden leitenden Schichten
insgesamt deutlich verminderte Ätzrate.
Bei bekannten Plasmaätzanlagen auf Basis eines RIE- oder
ECR-Plasmatrockenätzprozesses liegt das zu ätzende Substrat
auf einer Elektrode auf, in die eine hochfrequente
Wechselspannung bzw. Biasspannung (beispielsweise 13,56 MHz)
eingekoppelt wird. Bei elektrisch isolierenden Substraten
wird dabei das auftretende elektrische Feld stark
geschwächt, da Freiräume zwischen der Elektrode und dem
Substrat, Durchbiegungen des Substrates, insbesondere
infolge eines Helium-Polsters zwischen dem Substrat und der
Substratelektrode zur besseren Wärmeanbindung,
Substratunebenheiten, das Substrat selbst und die darauf
aufgebrachten Schichten als Dielektrikum wirken.
Aufgrund der im Plasma vorhandenen Elektronen lädt sich die
Substratoberfläche bzw. Schichtoberfläche bei elektrisch
isolierenden Materialien zudem negativ gegenüber der
Plasmakammer auf. Die so erzeugten Ladungen sind dabei nicht
frei beweglich, so daß lokal unterschiedliche Potentiale auf
der Substratoberfläche lokal unterschiedliche Biasspannungen
bewirken, was letztlich Ursache für die erläuterten
Inhomogenitäten ist.
Die erfindungsgemäße Ätzmaskierung hat gegenüber dem Stand
der Technik den Vorteil, daß durch die zusätzliche, als
Äquipotentialfläche wirkende elektrisch leitende Leitschicht
zwischen der eigentlichen Maskierschicht und der zu
strukturierenden Strukturierungsschicht eine höhere Ätzrate
und eine homogenere Ätzratenverteilung über dem Substrat
erzielt wird, was gleichzeitig zu einer höheren
Reproduzierbarkeit und Gleichmäßigkeit der Ätzprofile führt.
Somit wird durch die erfindungsgemäße Ätzmaskierung der
Gesamtätzprozeß verkürzt und die Durchlaufzeit
beispielsweise in Plasmaätzanlagen erhöht. Zudem wird die
Qualität der erzeugten Profile bzw. Ätzstrukturen auf den
jeweiligen Substraten verbessert.
Die erfindungsgemäße Ätzmaskierung eignet sich dabei
besonders für elektrisch nichtleitende oder schwachleitende
Materialien d. h. Substrate und/oder Maskierschichten
und/oder Strukturierungsschichten, die elektrisch weitgehend
isolierend sind.
Besonders vorteilhaft kann die erfindungsgemäße
Ätzmaskierung bei an sich bekannten Plasmaätzprozessen,
insbesondere ECR- ("electron cyclotron resonance") oder RIE-
Plasmatrockenätzprozessen ("reactive ion etching")
eingesetzt werden, bei denen an einer Substratelektrode oder
dem jeweiligen Substrat eine zusätzliche Substratspannung
(Biasspannung) angelegt wird. Diese Substratspannung hat bei
solchen Prozessen - neben der Ionendichte im Plasma - einen
großen Einfluß auf die erzielte Ätzrate. Die
erfindungsgemäße Leitschicht gewährleistet als
Äquipotentialfläche in diesem Fall, daß lateral in der zu
strukturierenden Schicht keine oder nur geringe
Potentialunterschiede und somit auch keine
Ätzratenunterschiede entstehen.
Weiterhin wird durch die erfindungsgemäße Leitschicht eine
Schwächung der an dem Substrat bzw. den darauf befindlichen
Schichten über die Substratelektrode anliegenden
elektrischen Felder möglichst klein gehalten, so daß die
Ätzraten insgesamt steigen.
Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus
den in den Unteransprüchen genannten Maßnahmen.
So besteht die Leitschicht vorteilhaft aus einem Metall oder
einer Metallegierung, wie insbesondere Kupfer, Chrom,
Aluminium, Silber oder Gold, und hat vorteilhaft eine Dicke
von 5 nm bis 2 µm, vorzugsweise von 100 nm bis 1 µm.
Weiterhin ist es sehr vorteilhaft, wenn das Substrat
und/oder die über das Ätzverfahren zu strukturierende
Strukturierungsschicht auf der der Ätzmaskierung abgewandten
Seite mit einer zweiten Leitschicht versehen ist, die
vorzugsweise ebenfalls eine Metallschicht ist. Die erste
Leitschicht und/oder die zweite Leitschicht können überdies
sehr vorteilhaft in an sich bekannter Weise mit einer
Substratelektrode elektrisch leitend verbunden sein, über
die beispielsweise eine hochfrequente Wechselspannung
eingekoppelt wird, so daß die Leitschicht und die
Substratelektrode auf gleichem Potential liegen.
Die erfindungsgemäße Maskierschicht kann insbesondere zur
Strukturierung von Polymeren in Trockenätzprozessen und in
der additiven Integrationstechnik zur Erzeugung optischer
Strukturen eingesetzt werden.
Ausführungsbeispiele der Erfindung werden anhand der
Zeichnungen und in der nachfolgenden Beschreibung näher
erläutert. Es zeigen die Fig. 1 bis 3 die Strukturierung
einer Strukturierungsschicht auf einem Substrat mittels
einer Ätzmaskierung in verschiedenen Verfahrensabschnitten.
Die Fig. 1 zeigt ein Substrat 13, das beispielsweise aus
Silizium oder Siliziumdioxid besteht, auf dem eine zu
strukturierende Strukturierungsschicht 12 aus einem Polymer,
wie beispielsweise einem an sich bekannten Photolack,
abgeschieden ist. Alternativ besteht die
Strukturierungsschicht 12 beispielsweise aus einem
Siliziumoxid wie SiO2. Die Strukturierungsschicht 12 hat
eine typische Dicke von 1 bis 25 µm. Der sie in diesem
Beispiel bildende Photolack wurde bei einer Temperatur von
ca. 200°C ausgeheizt oder auf eine andere, an sich bekannte
Weise ausgehärtet. Auf der Strukturierungsschicht 12
befindet sich weiter eine elektrisch leitende Leitschicht 11
aus Kupfer mit einer Dicke von 5 nm bis 2 µm, insbesondere
von 500 nm. Auf der Leitschicht 11 ist schließlich eine
Maskierschicht 10 vorgesehen, die aus einem an sich
bekannten Photolack mit einer typischen Dicke von ca. 1,5 µm
besteht.
Die Fig. 2 zeigt, wie im ersten Verfahrensschritt die
Maskierschicht 10 zunächst über ein an sich bekanntes
photolithographisches Strukturierungsverfahren strukturiert
wird, so daß sie im weiteren als Ätzmaske für die
Strukturierung der Leitschicht 11 und der
Strukturierungsschicht 12 dient. Anschließend erfolgt dann
eine naßchemische Ätzung der Leitschicht 11 über einen an
sich bekannten Ätzprozeß. Alternativ kann die Ätzung der
Leitschicht aber auch in bekannter Weise über einen
Plasmaätzprozeß ausgeführt werden.
Nachfolgend wird gemäß Fig. 3 über einen an sich bekannten
ECR- ("electron cyclotron resonance") oder RIE-
Plasmatrockenätzprozeß ("reactive ion etching"),
beispielsweise in einem Sauerstoffplasma, eine
Strukturierung der Strukturierungsschicht 12 vorgenommen,
wobei die Struktur der Maskierschicht 10 in die
Strukturierungsschicht 12 übertragen wird.
Nach Abschluß der Strukturierung der Strukturierungsschicht
12 werden schließlich die Maskierschicht 10 und die
Leitschicht 11 wieder entfernt. Dieses Entfernen erfolgt
beispielsweise naßchemisch unter Verwendung einer wäßrigen
HNO3-Lösung.
Es sei im übrigen darauf hingewiesen, daß die
Strukturierungsschicht 12 und das Substrat 13 auch eine
Einheit bilden können d. h. der obere Teilbereich des
Substrates 13 bildet die eigentliche Strukturierungsschicht
12.
Claims (8)
1. Ätzmaskierung, insbesondere zur Strukturierung von
Polymeren oder nichtleitenden Materialien in
Plasmaätzprozessen, mit mindestens einer Maskierschicht (10)
auf mindestens einer Strukturierungsschicht (12), dadurch
gekennzeichnet, daß zwischen der Maskierschicht (10) und der
Strukturierungsschicht (12) zumindest eine elektrisch
leitende Leitschicht (11) vorgesehen ist.
2. Ätzmaskierung nach Anspruch 1, dadurch
gekennzeichnet, daß die Leitschicht (11) aus einem Metall
oder einer Metallegierung, insbesondere aus Kupfer, Chrom
Aluminium, Silber oder Gold, besteht.
3. Ätzmaskierung nach Anspruch 1, dadurch
gekennzeichnet, daß die Strukturierungsschicht (12) und die
Maskierschicht (10) aus einem zumindest weitgehend
elektrisch nichtleitenden Material, insbesondere einem
Photolack, einem organischen Polymer, einem Siliziumoxid
oder einem Metalloxid bestehen.
4. Ätzmaskierung nach Anspruch 1, dadurch
gekennzeichnet, daß die Leitschicht (11) eine Dicke von 5 nm
bis 2 µm, insbesondere von 100 nm bis 1 µm hat.
5. Ätzmaskierung nach Anspruch 1, dadurch
gekennzeichnet, daß die Strukturierungsschicht (12) auf einem
Substrat (13), insbesondere einem elektrisch zumindest
weitgehend isolierenden Substrat (13), angeordnet ist.
6. Ätzmaskierung nach Anspruch 1 oder 5, dadurch
gekennzeichnet, daß das Substrat (13) und/oder die
Strukturierungsschicht (12) auf der der Ätzmaskierung
abgewandten Seite mit einer zweiten Leitschicht versehen
ist.
7. Ätzmaskierung nach Anspruch 6, dadurch
gekennzeichnet, daß die zweite Leitschicht eine
Metallschicht ist.
8. Ätzmaskierung nach Anspruch 5 oder 6, dadurch
gekennzeichnet, daß die Leitschicht (11) mit einer
Substratelektrode und/oder mit der zweiten Leitschicht
elektrisch verbunden ist.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19907621A DE19907621B4 (de) | 1999-02-23 | 1999-02-23 | Ätzmaskierung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19907621A DE19907621B4 (de) | 1999-02-23 | 1999-02-23 | Ätzmaskierung |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE19907621A1 true DE19907621A1 (de) | 2000-08-31 |
| DE19907621B4 DE19907621B4 (de) | 2005-12-15 |
Family
ID=7898468
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19907621A Expired - Fee Related DE19907621B4 (de) | 1999-02-23 | 1999-02-23 | Ätzmaskierung |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE19907621B4 (de) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005279923A (ja) * | 2004-03-29 | 2005-10-13 | Northrop Grumman Corp | 微小電気機械システム |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4323638A (en) * | 1980-08-18 | 1982-04-06 | Bell Telephone Laboratories, Incorporated | Reducing charging effects in charged-particle-beam lithography |
| DE4201661A1 (de) * | 1991-01-22 | 1992-07-30 | Toshiba Kawasaki Kk | Verfahren zur herstellung einer halbleiteranordnung |
| US5441849A (en) * | 1988-07-11 | 1995-08-15 | Hitachi, Ltd. | Method of forming pattern and making semiconductor device using radiation-induced conductive resin bottom resist layer |
-
1999
- 1999-02-23 DE DE19907621A patent/DE19907621B4/de not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4323638A (en) * | 1980-08-18 | 1982-04-06 | Bell Telephone Laboratories, Incorporated | Reducing charging effects in charged-particle-beam lithography |
| US5441849A (en) * | 1988-07-11 | 1995-08-15 | Hitachi, Ltd. | Method of forming pattern and making semiconductor device using radiation-induced conductive resin bottom resist layer |
| DE4201661A1 (de) * | 1991-01-22 | 1992-07-30 | Toshiba Kawasaki Kk | Verfahren zur herstellung einer halbleiteranordnung |
Non-Patent Citations (1)
| Title |
|---|
| JP 61172332 A. In: Patent Abstracts of Japan * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005279923A (ja) * | 2004-03-29 | 2005-10-13 | Northrop Grumman Corp | 微小電気機械システム |
| EP1582500A3 (de) * | 2004-03-29 | 2006-04-19 | Northrop Grumman Corporation | Ableitung des Ladugsaufbaus auf einem Teil eines Wafers. |
Also Published As
| Publication number | Publication date |
|---|---|
| DE19907621B4 (de) | 2005-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69025300T2 (de) | Integrierte Schaltung mit einer planarisierten dielektrischen Schicht | |
| EP0008359B1 (de) | Verfahren zum Herstellen einer Dünnfilmstruktur | |
| EP0283546B1 (de) | Verfahren zum Herstellen beliebig geformter mikromechanischer Bauteile aus planparallelen Platten aus Polymermaterial oder beliebig geformter Duchführungsöffnungen in denselben | |
| DE2723944C2 (de) | Verfahren zum Herstellen einer Anordnung aus einer strukturierten Schicht und einem Muster | |
| DE3203898C2 (de) | ||
| DE10245179A1 (de) | Leitungen auf mehreren Ebenen mit reduziertem Rasterabstand | |
| DE2536363B2 (de) | Dünnschicht-Feldelektronenemissionsquelle und Verfahren zu ihrer Herstellung | |
| DE3706127A1 (de) | Diskontinuierliches aetzverfahren | |
| DE2953117A1 (en) | Fabrication of integrated circuits utilizing thick high-resolution patterns | |
| DE10207329A1 (de) | Verfahren zur Massenbelastung akustischer Dünnfilmvolumenresonatoren (FBARs) zum Erzeugen von Resonatoren mit unterschiedlichen Frequenzen und Vorrichtung, die das Verfahren beinhaltet | |
| EP0094528A2 (de) | Verfahren zum Herstellen von Strukturen von aus Metallsilizid und Polysilizium bestehenden Doppelschichten auf integrierte Halbleiterschaltungen enthaltenden Substraten durch reaktives Ionenätzen | |
| DE2709933C2 (de) | Verfahren zur Herstellung von leitenden Verbindungen zwischen übereinander angeordneten Metallisierungsschichten | |
| DE3140890A1 (de) | Verfahren zum herstellen einer integrierten schaltungsvorrichtung | |
| DE2636971A1 (de) | Verfahren zum herstellen einer isolierenden schicht mit ebener oberflaeche auf einem substrat | |
| DE102007031128A1 (de) | MEMS-Mikroviskosimeter und Verfahren zu seiner Herstellung | |
| DE19748274B4 (de) | Verfahren zur Herstellung eines Kondensators | |
| DE102005059905A1 (de) | Mikromechanisches Bauelement und Herstellungsverfahren | |
| DE69422234T2 (de) | Verfahren zur Herstellung einer Feldemissionsanordnung | |
| DE19732250A1 (de) | Verfahren zur Herstellung metallischer Mikrostrukturen | |
| DE3689971T2 (de) | Herstellung einer halbleiteranordnung. | |
| DE3128982C2 (de) | Verfahren zur Herstellung mindestens eines Josephson-Tunnelelementes | |
| DE10226603A1 (de) | Verfahren zum Strukturieren einer Siliziumschicht sowie dessen Verwendung zur Herstellung einer integrierten Halbleiterschaltung | |
| EP1193742A2 (de) | Verfahren zum Herstellen von integrierten Schaltungsanordnungen sowie zugehörige Schaltungsanordnungen, insbesondere Tunnelkontaktelemente | |
| EP0105189A1 (de) | Verfahren zum Herstellen von Metallelektroden unterschiedlicher Dicke für Halbleiterbauelemente, insbesondere für Leistungshalbleiterbauelemente wie Thyristoren | |
| DE3219284C2 (de) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |