[go: up one dir, main page]

DE19841473A1 - Planar semiconductor wafer production comprises forming a semiconductor wafer with bowl-like thickness distribution and converting into a planar semiconductor wafer using a double-sided polishing step - Google Patents

Planar semiconductor wafer production comprises forming a semiconductor wafer with bowl-like thickness distribution and converting into a planar semiconductor wafer using a double-sided polishing step

Info

Publication number
DE19841473A1
DE19841473A1 DE19841473A DE19841473A DE19841473A1 DE 19841473 A1 DE19841473 A1 DE 19841473A1 DE 19841473 A DE19841473 A DE 19841473A DE 19841473 A DE19841473 A DE 19841473A DE 19841473 A1 DE19841473 A1 DE 19841473A1
Authority
DE
Germany
Prior art keywords
semiconductor wafer
bowl
double
thickness distribution
polishing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19841473A
Other languages
German (de)
Inventor
Guido Wenski
Anton Huber
Bernd Passer
Thomas Altmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Wacker Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wacker Siltronic AG filed Critical Wacker Siltronic AG
Priority to DE19841473A priority Critical patent/DE19841473A1/en
Publication of DE19841473A1 publication Critical patent/DE19841473A1/en
Ceased legal-status Critical Current

Links

Classifications

    • H10P50/642
    • H10P90/126
    • H10P90/129

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

Production of planar semiconductor wafers comprises forming a semiconductor wafer with bowl-like thickness distribution, and converting into a planar semiconductor wafer during a double-sided polishing step. The semiconductor with the bowl-like thickness distribution is produced by grinding using plastic resin-bound diamond having a grain size of 300-3000 mesh, or is produced during etching or wet-chemical etching in an acidic etching solution consisting of a mixture of aqueous solutions of nitric acid and hydrofluoric acid. The double-sided polishing step is carried out using a polishing cloth of hardness of 40-120 (shore A) and a polishing sol containing 1-10 wt.% SiO2 and having a pH of 9-12. The wafer is heat treated at 400-1200 degrees C.

Description

Die Erfindung betrifft ein Verfahren zur Herstellung einer hochebenen Halbleiterscheibe. Hochebene Halbleiterscheiben bei­ spielsweise aus Silicium eignen sich für die Verwendung in der Halbleiterindustrie, insbesondere zur Fabrikation von elektro­ nischen Bauelementen mit Linienbreiten gleich oder kleiner 0,13 µm.The invention relates to a method for producing a plateau semiconductor wafer. Plateau semiconductor wafers at for example made of silicon are suitable for use in the Semiconductor industry, especially for the manufacture of electro African components with line widths equal or smaller 0.13 µm.

Eine Halbleiterscheibe für die Verwendung in der Halbleiterin­ dustrie, insbesondere zur Fabrikation von elektronischen Bau­ elementen mit Linienbreiten gleich oder kleiner 0,13 µm, muß einen maximalen lokalen Ebenheitswert SFQRmax gleich oder klei­ ner der auf dieser Scheibe möglichen Linienbreite von darauf herzustellbaren Halbleiterbauelementen aufweisen. Eine Über­ schreitung dieses Wertes führt zu Fokussierungsproblemen des Steppers im Lithographieprozeß und damit zum Verlust des be­ treffenden Bauelementes.A semiconductor wafer for use in the semiconductor industry, in particular for the manufacture of electronic components with line widths equal to or less than 0.13 µm, must have a maximum local flatness value SFQR max equal to or less than the line width possible on this wafer of semiconductor components that can be produced thereon. Exceeding this value leads to focusing problems of the stepper in the lithography process and thus to the loss of the component concerned.

Eine konventionelle Prozeßsequenz zur Herstellung einer Halb­ leiterscheibe lautet: Kantenverrunden - Läppen - Ätzen - Polieren der von einem Kristall gesägten Halbleiterscheibe. Nach dem Kantenverrunden und Läppen folgt ein naßchemischer Ätzschritt zur weitgehenden Entfernung der oberflächennahen ge­ störten Kristallschichten (Damage) auf Fläche und Kante. Das Polieren wird in der Regel als zwei- oder dreistufiger Einsei­ tenprozeß ausgeführt, wobei der jeweils letzte Schritt die end­ gültige schleierfreie Oberfläche erzeugt.A conventional process sequence for making a half conductor disc reads: Rounding edges - Lapping - Etching - Polishing the semiconductor wafer sawed by a crystal. After edge rounding and lapping, a wet chemical process follows Etching step for the extensive removal of the near-surface ge disturbed crystal layers (damage) on the surface and edge. The Polishing is usually done as a two- or three-stage one-egg process, the last step being the end valid, fog-free surface.

In der US 5,227,339 ist beschrieben, daß der Läpp- und der Ätz­ schritt in der konventionellen Prozeßsequenz durch einen Schleifschritt ersetzt werden können. In der EP 755 751 A1 wird dieses Verfahren weiter verbessert, indem der Schleifschritt als Doppelseiten-Schleifschritt ausgeführt wird, bei welchem Scheibenvorder- und -rückseite gleichzeitig geschliffen werden, gefolgt von Einseiten- oder Doppelseitenpolitur. In der EP 754 785 A1 ist eine verkürzte Linienführung umfassend Sägen - Kan­ tenverrunden - Doppelseitenpolieren - Endpolieren vorgeschla­ gen, wobei zur Erreichung akzeptabler Geometriewerte mindestens 60 bis 80 µm Silicium im Doppelseitenpolierschritt abgetragen werden müssen. In der EP 798 766 A1 wird die konventionelle Prozeßsequenz dahingehend abgeändert, daß zwischen Abtragspo­ lieren und Endpolieren ein Plasmaätzschritt eingefügt wird. In der deutschen Patentanmeldung mit dem Aktenzeichen 198 23 904.1 ist die Prozeßkette Sägen - Kantenverrunden - Schleifen - Plas­ ma-Abtragsätzen - Doppelseitenpolieren - Plasma-Lokalätzen - Endpolieren vorgeschlagen. In der deutschen Patentanmeldung mit dem Aktenzeichen 198 33 257.2 ist die Prozeßkette Sägen - Kan­ tenverrunden - Schleifen - Ätzen - Doppelseitenpolieren - End­ polieren mit einem verbesserten sauren Ätzverfahren bean­ sprucht; Plasma-Lokalätzen zwischen Doppelseiten- und Endpolie­ ren ist möglich und führt zu einer Geometrieverbesserung. Alle in den zitierten Patentanmeldungen und Patenten beschrie­ benen Prozeßsequenzen weisen Nachteile auf. Diese Nachteile liegen entweder in der Verfehlung von für die Herstellung von Halbleiter-Bauelementen mit Linienbreiten gleich oder kleiner 0,13 µm geforderten Produkteigenschaften für Halbleiterschei­ ben, beispielsweise Geometriewerte, Anzahl der Lichtstreuzen­ tren auf der Scheibenoberfläche oder Metallkontamination, die etwa in der 1997 National Technology Roadmap for Semiconducturs [NTRS], Semiconductor Industry Association [SIA], San Jose, Ta­ ble 20 auf S. 64 aufgelistet sind, oder sie sind aufgrund des Einsatzes von relativ teuren Prozeßschritten zur Realisierung eines teilweise recht hohen Materialabtrages wirtschaftlich nicht konkurrenzfähig.In US 5,227,339 it is described that the lapping and the etching step through the conventional process sequence Grinding step can be replaced. In EP 755 751 A1 This process is further improved by the grinding step is carried out as a double-sided grinding step, in which Front and back of the disc are sanded at the same time, followed by one-sided or double-sided polishing. In EP 754 785 A1 is a shortened line comprising saws - Kan  rounding - double side polishing - final polishing suggested gene, at least to achieve acceptable geometry values 60 to 80 µm silicon removed in a double-sided polishing step Need to become. EP 798 766 A1 describes the conventional one Process sequence changed in such a way that between Abtragspo a plasma etching step is inserted and final polishing. In the German patent application with the file number 198 23 904.1 is the process chain sawing - edge rounding - grinding - plas ma ablation sets - double-sided polishing - plasma local etching - Final polishing suggested. In the German patent application with the case number 198 33 257.2 is the process chain saws - can rounding - grinding - etching - double-sided polishing - end polish with an improved acid etching process speaks; Plasma local etching between double-sided and end polishing Ren is possible and leads to an improvement in geometry. All described in the cited patent applications and patents process sequences have disadvantages. These disadvantages are either in the failure to produce Semiconductor components with line widths equal or smaller 0.13 µm required product properties for semiconductor wafers ben, for example geometry values, number of light scatter on the surface of the pane or metal contamination for example in the 1997 National Technology Roadmap for Semiconductors [NTRS], Semiconductor Industry Association [SIA], San Jose, Ta ble 20 on p. 64, or because of the Use of relatively expensive process steps for implementation a partially very high material removal economically not competetiv.

Es war daher die Aufgabe gestellt, hochebene Siliciumscheiben für die Verwendung in der Halbleiterindustrie zur Fabrikation von elektronischen Bauelementen mit Linienbreiten gleich oder kleiner 0,13 µm bereitzustellen, die in ihren weiteren Eigen­ schaften mindestens genau so gut wie die nach dem Stand der Technik hergestellten Scheiben sind und die Vorteile im Hin­ blick auf ihre Herstellkosten aufweisen. It was therefore the task of high-level silicon wafers for use in the semiconductor industry for manufacturing of electronic components with line widths equal to or to provide less than 0.13 µm, which in its own at least as good as the state of the art Technically manufactured disks are and the advantages in Hin have a view of their manufacturing costs.  

Gegenstand der Erfindung ist ein Verfahren zur Herstellung ei­ ner hochebenen Halbleiterscheibe durch Verknüpfung mehrerer ma­ terialabtragender Verfahrensschritte, das dadurch gekennzeich­ net ist, daß eine Halbleiterscheibe mit schüsselförmiger Dic­ kenverteilung erzeugt wird und diese während eines Doppelsei­ tenpolierschrittes in die hochebene Halbleiterscheibe überführt wird.The invention relates to a method for producing egg ner high-level semiconductor wafer by linking several ma material-removing process steps, characterized net is that a semiconductor wafer with a bowl-shaped Dic ken distribution is generated and this during a double egg transferred into the plateau semiconductor wafer becomes.

Ausgangsprodukt des Verfahrens ist eine Halbleiterscheibe, die auf bekannte Weise von einem Kristall abgetrennt wurde, bei­ spielsweise von einem abgelängten und rundgeschliffenen Einkri­ stall aus Silicium, und deren Kante verrundet wurde. Falls dies gewünscht wird, kann der Kristall mit einem oder mehreren Ori­ entierungsmerkmalen zur Identifizierung der Kristallachsen versehen werden, beispielweise einem Notch und/oder einem Flat. Die Kante der Halbleiterscheibe wird mittels einer geeignet profilierten Schleifscheibe verrundet. Metallfreie Kunstharz­ gebundene Kantenverrundungsscheiben, insbesondere solche mit eingebetteten Diamanten, sind besonders bevorzugt.The starting product of the process is a semiconductor wafer was separated from a crystal in a known manner, at for example from a cut-to-length and round-cut single kri stall made of silicon, and whose edge has been rounded. If so if desired, the crystal can be mixed with one or more ori features to identify the crystal axes be provided, for example a notch and / or a flat. The edge of the semiconductor wafer is made suitable by means of a profiled grinding wheel rounded. Metal-free synthetic resin bound edge rounding discs, especially those with embedded diamonds are particularly preferred.

Endprodukt des Verfahrens ist eine Halbleiterscheibe, die den Anforderungen an Halbleiterscheiben als Ausgangsmaterial für Halbleiterbauelemente-Prozesse mit Linienbreiten gleich oder kleiner 0,13 µm genügt und aufgrund reduzierter Materialabträge den nach dem Stand der Technik hergestellten Halbleiterscheiben bezüglich ihrer Herstellkosten überlegen ist.The end product of the process is a semiconductor wafer, which the Requirements for semiconductor wafers as starting material for Semiconductor device processes with line widths equal to or less than 0.13 µm is sufficient and due to reduced material removal the semiconductor wafers produced according to the prior art is superior in terms of manufacturing costs.

Das Verfahren kann prinzipiell zur Herstellung eines scheiben­ förmigen Körpers eingesetzt werden, der aus einem Material be­ steht, welches mit den eingesetzten mechanischen und chemischen Methoden bearbeitet werden kann. Derartige Materialien, deren Weiterverarbeitung vorwiegend in der Halbleiterindustrie statt­ findet, jedoch nicht auf diese beschränkt ist, sind zum Bei­ spiel Silicium, Silicium/Germanium, Siliciumdioxid, Siliciumni­ trid, Galliumarsenid und weitere sogenannte III-V-Halbleiter. Silicium in einkristalliner Form, beispielsweise kristallisiert durch einen Czochralski- oder einen Zonenziehprozeß, ist bevor­ zugt. Silicium mit einer Kristallorientierung (100), (110) oder (111) ist besonders bevorzugt.In principle, the method can be used to produce a disc shaped body can be used, which be made of a material stands, which with the mechanical and chemical used Methods can be edited. Such materials, their Further processing mainly takes place in the semiconductor industry finds, but is not limited to, are included play silicon, silicon / germanium, silicon dioxide, silicon ni trid, gallium arsenide and other so-called III-V semiconductors. Silicon in single-crystalline form, for example crystallized by a Czochralski or zone pulling process is coming  moves. Silicon with a crystal orientation (100), (110) or (111) is particularly preferred.

Das Verfahren eignet sich besonders zur Herstellung von Silicium­ scheiben mit Durchmessern von 200 mm, 300 mm, 400 mm und 450 mm und Dicken von wenigen 100 µm bis einigen cm, bevorzugt von 500 µm bis 1200 µm. Die Halbleiterscheiben können entweder direkt als Ausgangsmaterial für die Herstellung von Halbleiter­ bauelementen eingesetzt werden oder nach Aufbringen von Schich­ ten wie Rückseitenversiegelungen aus Polysilicium, Siliciumoxid oder Siliciumnitrid und/oder einer epitaktischen Beschichtung der Scheibenvorderseite mit Silicium oder geeigneten weiteren Halbleitermaterialien oder aber nach Konditionierung durch eine Wärmebehandlung beispielsweise unter Wasserstoff- oder Argonat­ mosphäre ihrem Bestimmungszweck zugeführt werden. Neben der Herstellung von Scheiben aus einem homogenen Material kann die Erfindung natürlich auch zur Herstellung von mehrschichtig auf­ gebauten Halbleitersubstraten wie SOI-Scheiben (silicon-on­ insulator) und sogenannten bonded wafers eingesetzt werden.The process is particularly suitable for the production of silicon discs with diameters of 200 mm, 300 mm, 400 mm and 450 mm and thicknesses of a few 100 microns to a few cm, preferred from 500 µm to 1200 µm. The semiconductor wafers can either directly as a raw material for the production of semiconductors components are used or after applying Schich such as back seals made of polysilicon, silicon oxide or silicon nitride and / or an epitaxial coating the front of the pane with silicon or other suitable Semiconductor materials or after conditioning by a Heat treatment, for example, under hydrogen or argonate atmosphere are used for their intended purpose. In addition to the The production of disks from a homogeneous material can Invention of course also for the production of multilayer built semiconductor substrates such as SOI wafers (silicon-on insulator) and bonded wafers.

Im folgenden wird die Erfindung am Beispiel der Herstellung ei­ ner Halbleiterscheibe aus Silicium näher erläutert.The invention is based on the example of the production egg ner semiconductor wafer made of silicon explained in more detail.

Eine gesägte und kantenverrundete Halbleiterscheibe, die je nach Durchmesser und Art des Sägeprozesses ein Damage bis in eine Tiefe im Bereich von 10 bis 40 µm aufweist, wird zur ge­ zielten Einstellung der Geometrie und teilweisem Abtrag der zerstörten Kristallschichten einem Schleifschritt unterzogen. Eine bevorzugte Ausführungsform für das erfindungsgemäße Ver­ fahren ist die Methode des Oberflächen-Rotationsschleifens, wie sie beispielsweise in der EP 272 531 A1 beschrieben ist. Hier­ bei rotieren sowohl der Scheibenaufnehmer, beispielsweise ein Vakuumchuck, mit der darauf fixierten Halbleiterscheibe als auch die axial zugestellte Schleifscheibe, beispielsweise eine Tellerschleifscheibe. Es wird sinnvollerweise zunächst eine Seite der Scheibe geschliffen, die Scheibe gewendet und an­ schließend die andere Seite geschliffen. Es ist jedoch auch möglich, nur eine Scheibenseite zu schleifen. Bevorzugt zur An­ wendung kommen dabei Diamant-haltige Schleifscheiben, besonders bevorzugt Kunstharz-gebundene Schleifscheiben mit Diamanten. Die eingebetteten Diamantsplitter besitzen eine Körnung von be­ vorzugt 300 bis 3000 Mesh, besonders bevorzugt 600 bis 2000 Mesh.A sawn and rounded semiconductor wafer, each Depending on the diameter and the type of sawing process, damage up to has a depth in the range of 10 to 40 microns is ge aimed adjustment of the geometry and partial removal of the destroyed crystal layers subjected to a grinding step. A preferred embodiment for the Ver driving is the method of surface rotary grinding, like it is described for example in EP 272 531 A1. Here when rotating both the disc sensor, for example Vacuum chuck, with the semiconductor wafer fixed on it as also the axially fed grinding wheel, for example a Disc grinding wheel. It makes sense to start with one Ground the disc, turned the disc and on then sanded the other side. However, it is also possible to grind only one side of the wheel. Preferred to type  Diamond-containing grinding wheels are particularly useful prefers resin-bonded grinding wheels with diamonds. The embedded diamond chips have a grain size of be preferably 300 to 3000 mesh, particularly preferably 600 to 2000 mesh.

Die Methode des Oberflächen-Rotationsschleifens ermöglicht ge­ mäß einer in der EP 580 162 A1 offengelegten Vorgehensweise durch Einstellung des Winkels zwischen Scheibenaufnehmer und rotierender Schleifscheibe eine gezielte Formgebung der bear­ beiteten Halbleiterscheibe. Sind Scheibenaufnehmer und Schleif­ scheibe parallel angeordnet, resultiert eine nahezu planparal­ lele Form der bearbeiteten Halbleiterscheibe. Ist die Drehachse der Schleifscheibe gegenüber der Drehachse des Scheibenaufneh­ mers geneigt, entsteht eine Halbleiterscheibe mit einer rotati­ onssymmetrisch gekrümmten Oberfläche, die konkav, konvex oder kegelförmig ausgebildet sein kann. Die Krümmung der Schei­ benoberfläche ist vom Neigungswinkel, den die Drehachsen von Scheibenaufnehmer und Schleifscheibe während des Oberflächen- Rotationsschleifens ausbilden, abhängig und somit definiert einstellbar.The method of surface rotary grinding enables ge according to a procedure disclosed in EP 580 162 A1 by adjusting the angle between the disc sensor and rotating grinding wheel a targeted shaping of the bear processed semiconductor wafer. Are disc sensors and grinding disc arranged in parallel results in an almost plane-parallel lele form of the processed semiconductor wafer. Is the axis of rotation the grinding wheel opposite the axis of rotation of the wheel holder inclined, a semiconductor wafer with a rotati is created onsymmetrically curved surface that is concave, convex or can be conical. The curvature of the shit The surface is from the angle of inclination that the axes of rotation of Disc sensor and grinding wheel during the surface Form rotary grinding, dependent and thus defined adjustable.

Im Rahmen einer Ausführungsform des erfindungsgemäßen Verfah­ rens wird die Halbleiterscheibe durch Wahl eines geeigneten Winkels zwischen Scheibenaufnehmer und Schleifscheibe derart geschliffen, daß entweder die Vorderseite der Halbleiterscheibe oder deren Rückseite oder beide Scheibenseiten eine rotations­ symmetrische konkave Oberfläche besitzen. Dadurch wird eine schüsselförmige Dickenverteilung der Halbleiterscheibe erzeugt, wobei der Dickenunterschied zwischen Scheibenrand und Scheiben­ zentrum bevorzugt 1 bis 50 µm beträgt. Schleifen einer konkaven Vorder- und Rückseite der Halbleiterscheibe mit einem Dickenun­ terschied zwischen Scheibenrand und Scheibenzentrum von 2 bis 20 µm ist besonders bevorzugt.Within the scope of an embodiment of the method according to the invention The semiconductor wafer is selected by selecting a suitable one Angle between the disc sensor and grinding wheel ground that either the front of the wafer or the back or both sides of the disc a rotation have a symmetrical concave surface. This will make one bowl-shaped thickness distribution of the semiconductor wafer produced, the difference in thickness between the edge of the pane and the pane Center is preferably 1 to 50 microns. Grinding a concave Front and back of the semiconductor wafer with a thickness difference between disc edge and disc center from 2 to 20 µm is particularly preferred.

Gemäß einer weiteren Ausführungsform werden beide Scheibensei­ ten nacheinander zunächst mit einer Schleifscheibe der Körnung 300 bis 1000 Mesh und anschließend beide Scheibenseiten nach­ einander mit einer Schleifscheibe der Körnung 1500 bis 2500 Mesh geschliffen. Die mindestens eine konkave Oberfläche wird durch Wahl des Neigungswinkels zwischen Scheibenaufnehmer und Schleifscheibe entweder im Schleifschritt mit einer Schleifscheibe der Körnung 300 bis 1000 Mesh oder im Schleif­ schritt mit einer Schleifscheibe der Körnung 1500 bis 2500 Mesh oder in beiden Schritten erzeugt; bei dieser Ausführungsform ist planparalleles Schleifen mit einer Schleifscheibe der Kör­ nung 300 bis 1000 Mesh und Schleifen einer konkav geformten Vorder- und Rückseite der Halbleiterscheibe mit einer Schleif­ scheibe der Körnung 1500 bis 2500 Mesh besonders bevorzugt. Der Siliciumabtrag pro Scheibenseite beträgt beim Schleif­ schritt bevorzugt 10 bis 100 µm, besonders bevorzugt 20 bis 60 µm. Die geschliffenen Scheiben weisen je nach Ausführungs­ form des Schleifschrittes ein Damage von 1 bis 10 µm auf. Zur Entfernung des in den mechanischen Vorprozessen erzeugten Damage von Scheibenobenfläche und -kante einschließlich der ge­ gebenenfalls vorhandenen Verunreinigungen kann an dieser Stelle der Prozeßsequenz ein Ätzschritt durchgeführt werden. Unter ge­ wissen Voraussetzungen, beispielsweise der Anwendung des weiter oben beschriebenen Schleifverfahrens unter Anwendung einer Dia­ mantkörnung von 1500 bis 2500 Mesh für den letzten Abtrags­ schritt oder einer Erhöhung des Materialabtrages im weiter un­ ten beschriebenen Doppelseitenpolierprozeß, kann auf den Ätz­ schritt verzichtet werden. Eine Prozeßsequenz unter Verzicht auf den Ätzschritt ist in diesen Fällen ebenfalls bevorzugt. Wird ein Ätzschritt eingefügt, kann er entweder naßchemisch oder mit Unterstützung eines Plasmas ausgeführt werden.According to a further embodiment, both disks are first one after the other with a grinding wheel of the grit 300 to 1000 mesh and then both sides of the disc  each other with a grinding wheel of grit 1500 to 2500 mesh sanded. The at least one concave surface is determined by the choice of the angle of inclination between the disc sensor and grinding wheel either in the grinding step with a Grinding wheel with a grain size of 300 to 1000 mesh or in grinding with a 1500 to 2500 mesh grit or generated in both steps; in this embodiment is plane-parallel grinding with a grinding wheel of the body 300 to 1000 mesh and grinding a concave shaped Front and back of the semiconductor wafer with a grinding 1500 to 2500 mesh grit is particularly preferred. The silicon removal per side of the wheel during grinding step preferably 10 to 100 microns, particularly preferably 20 to 60 µm. The ground discs have depending on the version damage of 1 to 10 µm in the form of the grinding step. To remove the generated in the mechanical pre-processes Damage to the upper surface and edge of the pane including the ge Any contamination that may be present at this point an etching step can be carried out in the process sequence. Under ge know requirements, for example the application of the next grinding process described above using a slide Shell grit from 1500 to 2500 mesh for the last removal step or an increase in material removal in the further un described double-sided polishing process, can on the etch step can be dispensed with. A process sequence with waiver the etching step is also preferred in these cases. If an etching step is inserted, it can either be wet-chemical or carried out with the support of a plasma.

Naßchemisches Ätzen der Halbleiterscheibe kann entweder in al­ kalischer oder in saurer Lösung durchgeführt werden. Dem Fach­ mann ist bekannt, daß die Verwendung einer sauren Ätzlösung vor allem im Hinblick auf die Entfernung metallischer Verunreini­ gungen von der Scheibenoberfläche Vorteile gegenüber der Be­ handlung in einem alkalischen Ätzprozeß aufweist; diese Vorge­ hensweise ist daher bevorzugt. Wet chemical etching of the semiconductor wafer can either in al be carried out in a more alkaline or acidic solution. The subject man is known to use an acidic caustic solution especially with regard to the removal of metallic contaminants advantages of the disc surface compared to the loading has action in an alkaline etching process; this Vorge It is therefore preferred.  

Der saure Ätzschritt wird bevorzugt wie in DE 43 16 096 C1 und US 5,340,437 beschrieben nach dem Strömungsätzprinzip unter Ro­ tation der Scheiben während des Ätzvorganges und Einperlung ei­ nes Gases ausgeführt. Besonders bevorzugt ist eine Ätzlösung bestehend aus 60 bis 95 Gew.-% konzentrierter Salpetersäure (70 Gew.-% ig in wäßriger Lösung) und 5 bis 30 Gew.-% konzen­ trierter Flußsäure (50 Gew.-% ig in wäßriger Lösung) unter Zuga­ be eines gegenüber der Ätzmischung stabilen Tensids in geringen Konzentrationen sowie gegebenenfalls weiteren Zuschlagstoffen. Besonders bevorzugt ist eine in der deutschen Patentanmeldung mit. dem Aktenzeichen 198 33 257.2 vorgeschlagene Vorgehensweise unter Ausführung eines vierstufigen Ätzverfahrens, dessen Ein­ zelschritte unmittelbar nacheinander in vier Prozeßkammern ei­ ner modular aufgebauten Ätzanlage durchgeführt werden können:The acidic etching step is preferred as in DE 43 16 096 C1 and No. 5,340,437 describes according to the flow etching principle under Ro tion of the wafers during the etching process and bubbling egg nes gas executed. An etching solution is particularly preferred consisting of 60 to 95 wt .-% concentrated nitric acid (70% by weight in aqueous solution) and 5 to 30% by weight trated hydrofluoric acid (50 wt .-% in aqueous solution) with Zuga be a stable surfactant compared to the etching mixture Concentrations and, if necessary, other additives. One in the German patent application is particularly preferred With. the procedure proposed in file number 198 33 257.2 using a four-step etching process, the Ein individual steps in succession in four process chambers A modular etching system can be carried out:

(1) Eintauchen der Halbleiterscheibe in eine wäßrige Flußsäure­ lösung und Herausbringen der Halbleiterscheibe aus der Flußsäu­ relösung in einen Ozon enthaltenden Gasraum;(1) Immersion of the semiconductor wafer in an aqueous hydrofluoric acid solution and removal of the semiconductor wafer from the river acid solution in a gas space containing ozone;

(2) Ätzen der Halbleiterscheibe in einer sauren Ätzlösung;(2) etching the wafer in an acidic etching solution;

(3) Spülen der Halbleiterscheibe in Reinstwasser; und(3) rinsing the semiconductor wafer in ultrapure water; and

(4) Eintauchen der Halbleiterscheibe in eine wäßrige Flußsäure­ lösung und Herausbringen der Halbleiterscheibe aus der Flußsäu­ relösung in einen Ozon enthaltenden Gasraum.(4) immersing the semiconductor wafer in an aqueous hydrofluoric acid solution and removal of the semiconductor wafer from the river acid solution in a gas space containing ozone.

Die geschädigten oberflächennahen Kristallbereiche nach dem Schleifen können auch durch Trockenätzen mit Unterstützung ei­ nes Plasmas entfernt werden. Beim Trockenätzen werden in einem Plasma, welches eine Temperatur von 5000 bis 10 000°C be­ sitzt, beispielsweise einem Argonplasma, reaktive Teilchen, be­ vorzugt neutrale Halogenradikale wie Fluor*, Chlor* oder Brom*, erzeugt, die mit der Oberfläche des zu ätzenden Substrates rea­ gieren und diese abtragen. Besonders bevorzugt sind Fluorradi­ kale, die aus fluorhaltigen Verbindungen wie beispielsweise CF4, NF3, SF6 oder CNF erzeugt werden können; auch Gemische aus ver­ schiedenen fluorhaltigen Verbindungen können problemlos einge­ setzt werden. Bevorzugte Ausführungsweisen des Plasma- Abtragsätzschrittes sind ein Vakuumprozeß gemäß DE 195 02 777 A1 in Gegenwart eines sauerstoffhaltigen Gases mit Unterstüt­ zung durch einen Mikrowellengenerator sowie das unter Atmosphä­ rendruck und thermischer Zersetzung der Ausgangsverbindungen arbeitende Plasmajet-Verfahren, das beispielsweise in WO 93/16573, WO 97/45856, US 5,310,456 und US 5,474,642 be­ schrieben ist. Derartige Plasmaätzverfahren lassen sich auf ei­ ne Scheibenseite oder bevorzugt auf beide Scheibenseiten anwen­ den. Um einen gleichmäßigen Siliciumabtrag im Plasma- Abtragsätzschritt zu gewährleisten, kann es sinnvoll sein, die Scheiben unmittelbar vor diesem Schritt beispielsweise durch Behandlung in einem alkalischen Bad in Gegenwart eines oxidie­ renden Agens' oder durch Ozonbehandlung nach Behandlung in wäß­ riger Flußsäurelösung gezielt zu hydrophilieren.The damaged near-surface crystal areas after grinding can also be removed by dry etching with the help of a plasma. In dry etching, reactive particles, preferably neutral halogen radicals such as fluorine *, chlorine * or bromine *, are generated in a plasma which is at a temperature of 5000 to 10,000 ° C., for example an argon plasma, and are neutral with the surface of the substance to be etched React substrates and remove them. Fluoro radicals which can be produced from fluorine-containing compounds such as CF 4 , NF 3 , SF 6 or CNF are particularly preferred; Mixtures of various fluorine-containing compounds can also be used without any problems. Preferred embodiments of the plasma ablation etching step are a vacuum process according to DE 195 02 777 A1 in the presence of an oxygen-containing gas with the assistance of a microwave generator, and the plasma jet process which works under atmospheric pressure and thermal decomposition of the starting compounds, for example in WO 93/16573, WO 97/45856, US 5,310,456 and US 5,474,642. Such a plasma etching process can be used on egg ne disk side or preferably on both disk sides. In order to ensure a uniform silicon removal in the plasma removal etching step, it may be useful to specifically hydrophilize the wafers immediately before this step, for example by treatment in an alkaline bath in the presence of an oxidizing agent or by treatment with ozone after treatment in aqueous hydrofluoric acid solution.

Im naßchemischen Ätzschritt oder im Plasmaätzschritt werden von beiden Seiten der Halbleiterscheibe bevorzugt zwischen 0 und 30 µm Material, besonders bevorzugt zwischen 0 und 20 µm Mate­ rial abgetragen. Bei Abtrag von mindestens 10 µm Material pro Scheibenseite liegt in der Regel ein Damage mit einer Tiefe von weniger als 1 µm vor.In the wet chemical etching step or in the plasma etching step both sides of the semiconductor wafer preferably between 0 and 30 µm material, particularly preferably between 0 and 20 µm mate rial removed. When removing at least 10 µm material per The disc side is usually a damage with a depth of less than 1 µm.

Wurde im Schleifschritt des erfindungsgemäßen Verfahren bereits eine Halbleiterscheibe mit schüsselförmiger Dickenverteilung erzeugt, kann der Ätzschritt nach dem Stand der Technik unter Erhalt der vorgegebenen Scheibengeometrie durchgeführt werden. Es ist im Rahmen der Erfindung jedoch ebenso möglich, die Halb­ leiterscheiben planparallel zu schleifen und die schüsselförmi­ ge Dickenverteilung im Ätzschritt zu erzeugen. Dazu bestehen verschiedene durch die Wahl der Prozeßparameter definierte Mög­ lichkeiten; die Auswirkung der Prozeßparameter auf die Schei­ bengeometrie wird dabei in der Regel durch Prozessierung und Messung von Testscheiben bestimmt, was zu einem optimierten Pa­ rametersatz führt, der geätzte Scheiben mit definierter schüs­ selförmiger Dickenverteilung liefert. Im Falle des bevorzugten Sauerätzens nach dem Rotationsprinzip unter Gaseinspeisung las­ sen sich Scheiben mit schüsselförmiger Dickenverteilung bei­ spielsweise durch Reduktion der Wärmeabführung, Erhöhung der Terisidkonzentration oder Verringerung der eingespeisten Gasmen­ ge herstellen. Im Falle des ebenfalls bevorzugten Plasmaätzens lassen sich Scheiben mit schüsselförmiger Dickenverteilung bei­ spielsweise durch Steuerung der Plasmabewegung auf der zu ät­ zenden Halbleiterscheibe erzeugen, wobei die gewünschte Schei­ benendgeometrie von der Verweilzeit des Plasmas auf jedem Ober­ flächenbereich der Scheibe bestimmt wird. Nach dem Ätzen liegt eine schüsselförmige Dickenverteilung der Halbleiterscheibe vor, wobei der Dickenunterschied zwischen Scheibenrand und Scheibenzentrum bevorzugt 1 bis 50 µm, besonders bevorzugt 2 bis 20 µm beträgt.Was already in the grinding step of the method according to the invention a semiconductor wafer with a bowl-shaped thickness distribution generated, the etching step according to the prior art Receiving the specified disk geometry can be carried out. However, it is also possible within the scope of the invention to use the half to grind conductor disks plane-parallel and the bowl-shaped to generate ge thickness distribution in the etching step. To exist various possibilities defined by the choice of process parameters opportunities; the effect of the process parameters on the Schei Bengeometry is usually through processing and Measurement of test slices determines what leads to an optimized Pa parameter set leads, the etched disks with defined wefts self-shaped thickness distribution. In the case of the preferred Read acid etching according to the rotation principle under gas feed slices with bowl-shaped thickness distribution for example by reducing the heat dissipation, increasing the Teriside concentration or reduction in the gas quantities fed in manufacture. In the case of the likewise preferred plasma etching  slices with bowl-shaped thickness distribution can be added for example, by controlling the plasma movement on the ät zenden semiconductor wafer, the desired Schei benendgeometrie of the residence time of the plasma on each waiter area of the disc is determined. After etching lies a bowl-shaped thickness distribution of the semiconductor wafer before, the difference in thickness between the disc edge and Disc center preferably 1 to 50 μm, particularly preferably 2 is up to 20 µm.

Die schüsselförmige Dickenverteilung der geschliffen/geätzten oder geschliffenen Halbleiterscheibe, die mit einem Dickenun­ terschied zwischen Scheibenrand und Scheibenzentrum besonders bevorzugt 2 bis 20 µm zum Doppelseitenpolierschritt angeliefert wird, kann somit im Rahmen der Erfindung auf folgende Arten realisiert werden:The bowl-shaped thickness distribution of the ground / etched or ground semiconductor wafer with a thickness particularly different between the edge of the pane and the center of the pane preferably 2 to 20 µm for the double-side polishing step is thus within the scope of the invention in the following ways will be realized:

(1) Beide Scheibenoberflächen werden konkav geschliffen; der Ätzschritt erfolgt unter Erhalt der schüsselförmigen Geometrie.(1) Both disc surfaces are ground concave; the Etching step takes place while maintaining the bowl-shaped geometry.

(2) Eine Scheibenoberfläche wird eben, die andere konkav ge­ schliffen; der Ätzschritt erfolgt unter Erhalt der schüsselför­ migen Geometrie.(2) One disc surface becomes flat, the other concave grind; the etching step is carried out while preserving the bowl moderate geometry.

(3) Beide Scheibenoberflächen werden konkav geschliffen; es findet kein Ätzschritt statt.(3) Both disc surfaces are ground concave; it there is no etching step.

(4) Eine Scheibenoberfläche wird eben, die andere konkav ge­ schliffen; es findet kein Ätzschritt statt.(4) One disc surface becomes flat, the other concave grind; there is no etching step.

(5) Beide Scheibenoberflächen werden eben geschliffen; die schüsselförmige Dickenverteilung wird im Ätzschritt erzeugt.(5) Both disc surfaces are ground; the bowl-shaped thickness distribution is generated in the etching step.

(6) Beide Scheibenoberflächen werden konkav geschliffen; die schüsselförmige Dickenverteilung wird im Ätzschritt verstärkt.(6) Both disc surfaces are ground concave; the bowl-shaped thickness distribution is reinforced in the etching step.

(7) Eine Scheibenoberfläche wird eben, die andere konkav ge­ schliffen; die schüsselförmige Dickenverteilung wird im Ätz­ schritt verstärkt.(7) One disc surface becomes flat, the other concave grind; the bowl-shaped thickness distribution is in the etch step reinforced.

Die Vorgehensweisen (1), (3), (5) und (6) sind besonders bevor­ zugt. Die Vorgehensweisen (2) und (4) können in Anlehnung an das in der EP 580 162 A2 beanspruchte Verfahren dann von Vor­ teil sein, wenn nach dem Doppelseitenpolieren einseitig aufge­ brachte Beschichtungen zu einer spannungsbedingten, rotations­ symmetrischen Verformung der Halbleiterscheibe führen würden, denen durch das Vorliegen einer hochebenen Scheibe mit gerich­ teter rotationssymmetrischer Verformung nach dem Doppelseiten­ polieren entgegengewirkt würde.Procedures (1), (3), (5) and (6) are particularly imminent moves. The procedures (2) and (4) can be based on the method claimed in EP 580 162 A2 then from Vor be part if one-sided after double-side polishing brought coatings to a tension-related, rotation would cause symmetrical deformation of the semiconductor wafer,  to those due to the presence of a plateau with dish teter rotationally symmetrical deformation after the double page polishing would be counteracted.

Die Halbleiterscheiben mit schüsselförmiger Dickenverteilung werden anschließend einem Doppelseitenpolierschritt zugeführt. Ein geeignetes Verfahren zur Doppelseitenpolitur ist beispiels­ weise in der EP 776 030 A2 veröffentlicht. Dabei werden mehrere Halbleiterscheiben gleichzeitig durch eine von mobilen Halte­ rungsscheiben (Template) gesteuerten Zykloidenbahn zwischen ei­ nem oberen und einem unteren mit Poliertuch bespannten Polier­ teller poliert. Eine bevorzugte Ausführungsform des Doppelsei­ tenpolierschrittes ist die Verwendung eines Poliertuches auf Polyurethanbasis mit eingearbeiteten Polyethylenfasern mit ei­ ner bevorzugten Härte von 40 bis 120 (Shore A) und einer beson­ ders bevorzugten Härte von 60 bis 90 (Shore A) in Gegenwart ei­ nes Poliersols mit einem pH-Wert von bevorzugt 9 bis 12, beson­ ders bevorzugt 10 bis 11, aus bevorzugt 1 bis 10 Gew.-%, beson­ ders bevorzugt 1 bis 5 Gew.-% SiO2 in Wasser, wobei der Polier­ druck bevorzugt 0,1 bis 0,5 bar, besonders bevorzugt 0,15 bis 0,3 bar beträgt.The semiconductor wafers with a bowl-shaped thickness distribution are then fed to a double-side polishing step. A suitable method for double-sided polishing is published, for example, in EP 776 030 A2. Several semiconductor wafers are polished simultaneously by a cycloidal path controlled by mobile holding disks (template) between an upper and a lower polishing plate covered with a polishing cloth. A preferred embodiment of the double-sided polishing step is the use of a polishing cloth based on polyurethane with incorporated polyethylene fibers with a preferred hardness of 40 to 120 (Shore A) and a particularly preferred hardness of 60 to 90 (Shore A) in the presence of a polishing sol with a pH value of preferably 9 to 12, particularly preferably 10 to 11, preferably 1 to 10% by weight, particularly preferably 1 to 5% by weight of SiO 2 in water, the polishing pressure preferably 0.1 to 0.5 bar, particularly preferably 0.15 to 0.3 bar.

Im Rahmen des erfindungsgemäßen Verfahren wird der Doppelsei­ tenpolierschritt dabei so ausgeführt, daß geschliffen/geätzte oder geschliffene Scheiben mit einer schüsselförmigen Dicken­ verteilung, deren Dickenunterschied zwischen Scheibenrand und -zentrum bevorzugt 1 bis 50 µm, besonders bevorzugt 2 bis 20 µm beträgt, in hochebene Scheiben mit polierter Vorder- und Rück­ seite und einer Dickenvariation von bevorzugt gleich oder klei­ ner 0,5 µm überführt werden. Auch hier bestehen über die Wahl der Prozeßparameter Möglichkeiten, die Scheibengeometrie nach der Doppelseitenpolitur wunschgemäß einzustellen, die in der Regel anhand der Politur von Testscheiben überprüft wird. Dabei kann die Dickenverteilung der Scheibe beispielsweise über die Härte des Poliertuches beeinflußt werden. Aus der EP 754 785 A1 ist bekannt, daß vor allem harte Poliertücher mit einer Härte von gleich oder größer 80 (Shore A) im Doppelseitenpolierprozeß zu einer höheren Ebenheit der Scheiben führen als weichere Po­ liertücher. Poliertücher sind am Markt in einer großen Band­ breite von Härteabstufungen erhältlich. Die Dickenverteilung der Scheiben kann ebenso durch die Menge des zudosierten Po­ liersols gesteuert werden. In gewissen Grenzen, die im wesent­ lichen von der Konstruktion der Doppelseitenpoliermaschine und der Anzahl der in einer Polierfahrt bearbeiteten Scheiben ab­ hängt, gilt, daß planparallele Halbleiterscheiben desto ebener poliert werden, je höher das zudosierte Volumen an Poliersol ist.In the context of the method according to the invention, the double egg tenpolishing step carried out so that ground / etched or ground disks with a bowl-shaped thickness distribution, the difference in thickness between the disc edge and Center preferably 1 to 50 microns, particularly preferably 2 to 20 microns is, in plateaus with polished front and back side and a thickness variation of preferably the same or small ner 0.5 µm are transferred. Again, there are choices the process parameter possibilities according to the disc geometry the double - sided polish to be set as desired, which in the Rule is checked based on the polish of test discs. Here can the thickness distribution of the disc, for example, over the Hardness of the polishing cloth can be influenced. From EP 754 785 A1 it is known that especially hard polishing cloths with a hardness equal to or greater than 80 (Shore A) in the double-sided polishing process lead to a higher flatness of the panes than softer buttocks  curls. Polishing cloths are on the market in a large band Wide range of hardness levels available. The thickness distribution the slices can also be determined by the amount of bottom added liersols can be controlled. Within certain limits, which are essentially Lichen of the construction of the double-sided polishing machine and the number of disks processed in a polishing run depends on the fact that plane-parallel semiconductor wafers the more flat be polished, the higher the metered volume of polishing sol is.

Die erfindungsgemäß hergestellten geschliffen/geätzten oder ge­ schliffenen Halbleiterscheiben mit einer schüsselförmigen Dik­ kenverteilung werden durch eine geeignete Wahl der Prozeßpara­ meter im Doppelseitenpolierprozeß, beispielsweise der Verwen­ dung eines weicheren Poliertuchs und/oder der Reduktion des zu­ dosierten Volumens an Poliersol, zu hochebenen Scheiben po­ liert, die in ihren Geometriewerten die nach dem Stand der Technik hergestellten polierten Scheiben übertreffen können. Dabei muß in der Regel im Doppelseitenpolierschritt deutlich weniger Material abgetragen werden als gemäß Patentanmeldungen nach dem Stand der Technik, nämlich bevorzugt 5 bis 40 µm pro Scheibenseite, besonders bevorzugt 10 bis 20 µm pro Scheiben­ seite. Dies führt zu einer Reduktion der Herstellkosten und da­ mit zu einer verbesserten Wirtschaftlichkeit des Verfahrens, zumal auf eine der Doppelseitenpolitur nachgeschaltete Geome­ triekorrektur durch Plasmaätzen mit lokaler Geometriekorrektur etwa nach dem PACE-Verfahren, wie sie beispielsweise in den Prozeßsequenzen der EP 798 766 A1 und der deutschen Patentan­ meldungen mit den Aktenzeichen 198 23 904.1 und 198 33 257.2 vorgeschlagen wird, verzichtet werden kann.The ground / etched or ge produced according to the invention ground semiconductor wafers with a bowl-shaped dik ken distribution through a suitable choice of the process para meters in the double-sided polishing process, for example the Verwen a softer polishing cloth and / or the reduction of the dosed volume of polishing sol, to high-level slices po liert, which in their geometry values according to the state of the Technology manufactured polished discs can surpass. As a rule, it must be clear in the double-sided polishing step less material is removed than according to patent applications according to the prior art, namely preferably 5 to 40 microns per Disc side, particularly preferably 10 to 20 µm per disc page. This leads to a reduction in manufacturing costs and there with an improved economy of the process, especially on a geome downstream of the double-sided polish Correction by plasma etching with local geometry correction for example according to the PACE procedure, as used for example in the Process sequences of EP 798 766 A1 and the German patent reports with the file numbers 198 23 904.1 and 198 33 257.2 is proposed, can be dispensed with.

Anschließend wird die Scheibenvorderseite, um zu einem ver­ kaufsfähigen Endprodukt zu gelangen, zur Erzielung einer schleierfreien Oberfläche endpoliert, gereinigt und getrocknet. Die Endpolitur kann nach dem Stand der Technik mit einem wei­ chen Poliertuch unter Zuhilfenahme eines alkalischen Poliersols durchgeführt werden; zum Erhalt der bis zu diesem Schritt er­ zeugten guten Scheibengeometrie liegt der Siliciumabtrag von der Scheibe dabei relativ niedrig, bevorzugt 0,05 bis 1,5 µm, besonders bevorzugt 0,1 bis 0,7 µm. Eine bevorzugte Ausfüh­ rungsform des Schleierfreipolierschrittes ist die Verwendung eines Poliertuches auf Polyurethanbasis mit einer Poliersole mit einem pH-Wert von 9 bis 10 aus 1 bis 5 Gew.-% SiO2 in Was­ ser, wobei der Polierdruck 0,1 bis 0,3 bar beträgt. Die Reini­ gung erfolgt ebenfalls nach dem Stand der Technik und kann ent­ weder als Batchprozeß unter gleichzeitiger Reinigung einer Vielzahl von Scheiben in Bädern oder mit einem Sprühverfahren oder als Einzelscheibenprozeß ausgeführt werden. Für die Trocknung der Halbleiterscheiben stehen handelsübliche Batch- oder Einzelscheibensysteme zur Verfügung, die beispielsweise nach dem Schleuder-, Heißwasser-, Isopropanol- oder Marangoni­ prinzip arbeiten.The front of the pane is then polished, cleaned and dried in order to achieve a salable end product in order to achieve a haze-free surface. The final polishing can be carried out according to the prior art with a white polishing cloth with the help of an alkaline polishing sol; In order to obtain the good disk geometry generated up to this step, the silicon removal from the disk is relatively low, preferably 0.05 to 1.5 μm, particularly preferably 0.1 to 0.7 μm. A preferred embodiment of the fog-free polishing step is the use of a polishing cloth based on polyurethane with a polishing brine with a pH of 9 to 10 from 1 to 5% by weight of SiO 2 in water, the polishing pressure being 0.1 to 0.3 bar is. The cleaning also takes place according to the prior art and can be carried out either as a batch process with simultaneous cleaning of a large number of panes in baths or with a spraying process or as a single pane process. Commercially available batch or single-wafer systems are available for drying the semiconductor wafers.

Hinsichtlich der weiteren üblicherweise zur Scheibencharakteri­ sierung herangezogenen, dem Fachmann wohlbekannten Parameter wie Anzahl an Lichtstreuzentren, Rauhigkeit, Haze, Metallkonta­ minationen, Lebensdauer, Magic-Mirror-Defekte usw. weisen die erfindungsgemäß hergestellten, nach dem Stand der Technik end­ polierten und gereinigten Halbleiterscheiben keine Nachteile gegenüber den nach dem Stand der Technik hergestellten Scheiben auf.With regard to the other, usually the character of the disc parameters used which are well known to the person skilled in the art such as number of light scattering centers, roughness, haze, metal contact Minations, lifespan, magic mirror defects, etc. indicate the produced according to the invention, end according to the prior art polished and cleaned semiconductor wafers no disadvantages compared to the disks produced according to the prior art on.

Falls notwendig, kann an einer beliebigen Stelle der erfin­ dungsgemäßen Prozeßkette ein Wärmebehandlungsschritt der Schei­ ben eingeführt werden, beispielsweise um thermische Donatoren zu vernichten oder um eine Störung von oberflächennahen Kri­ stallschichten auszuheilen. Ebenfalls gewünscht sein könnten eine Laserbeschriftung zur Scheibenidentifizierung oder ein Kantenpolierschritt, die sich an geeigneter Stelle einfügen lassen. Eine Reihe weiterer, für bestimmte Produkte erforderli­ che Prozeßschritte wie beispielsweise die Aufbringung von Rück­ seitenbeschichtungen aus Polysilicium, Siliciumoxid oder Sili­ ciumnitrid und/oder die Aufbringung einer Epitaxieschicht aus Silicium oder weiteren halbleitenden Materialien auf die Vor­ derseite der Siliciumscheibe läßt sich ebenfalls nach dem Fach­ mann bekannten Verfahren an den geeigneten Stellen in den Pro­ zeßfluß einbauen. Je nach Art der Prozeßverknüpfung kann es notwendig oder hilfreich sein, die Scheiben vor oder nach ein­ zelnen Prozeßschritten einer Batch- oder Einzelscheibenreini­ gung nach dem Stand der Technik zu unterziehen. Der Gegenstand der Erfindung, die kostengünstige Bereitstellung hochebener Halbleiterscheiben, wird weder durch Endpolitur und Reinigung noch durch zusätzliche Schritte wie Wärmbehandlung, Laserbe­ schriftung oder Kantenpolitur berührt. Im Falle des Aufbringens von Beschichtungen kann das erfindungsgemäße Verfahren durch Verringerung oder Eliminierung spannungsbedingter, rotations­ symmetrischer Verformung der Halbleiterscheibe sogar von Vor­ teil sein.If necessary, the inventor can at any point Process chain according to the invention a heat treatment step of the Schei ben are introduced, for example around thermal donors annihilate or disrupt near-surface kri Heal stable layers. Might also be desired a laser marking for disc identification or a Edge polishing step, which fit in a suitable place to let. A number of other, required for certain products che process steps such as the application of re side coatings made of polysilicon, silicon oxide or sili cium nitride and / or the application of an epitaxial layer Silicon or other semiconducting materials on the front the side of the silicon wafer can also be after the compartment known methods in the appropriate places in the Pro  Install the zeßfluss. Depending on the type of process link, it can be necessary or helpful, the discs before or after one individual process steps of a batch or single disk cleaning under the state of the art. The object of the invention, the cost-effective provision of high levels Semiconductor wafers, is neither through final polishing and cleaning through additional steps such as heat treatment, laser treatment writing or edge polish touched. In case of application The method according to the invention can be used for coatings Reduction or elimination of tension-related, rotation symmetrical deformation of the semiconductor wafer even from before be part of.

Alle im folgenden aufgeführten Vergleichsbeispiele und Beispie­ le betreffen die Herstellung von Siliciumscheiben mit einem Durchmesser von (300±0,2) mm, einer Dicke von (775±25) µm, ei­ ner schleierfrei polierten Vorderseite und einer polierten Rückseite, einem Sauerstoffgehalt von (6±1).1017 Atomen/cm3 und einer Bor-Dotierung, die zu einem Widerstand im Bereich von 10 bis 20 Ωcm führt. Die dazu benötigten Kristalle werden nach dem Stand der Technik gezogen, abgelängt, rundgeschliffen, auf ei­ ner handelsüblichen Drahtsäge in Scheiben zersägt und kanten­ verrundet. Die verwendeten Geometriekennzahlen GBIR (global backsurface-referenced ideal plane; früher als TTV bezeichnet) als Maß für die globale und SFQR (site front-surface referenced least squares / range) als Maß für die lokale Ebenheit sind in der SEMI-Norm M1-94 von 1994, Seiten 17-21 definiert. Die Größe SFQRmax gibt den höchsten SFQR-Wert für alle Bauelementeflächen auf einer bestimmten Scheibe an. Die Beispiele sind exempla­ risch für die Erfindung, schränken deren Umfang jedoch in kei­ ner Weise ein.All the comparative examples and examples listed below relate to the production of silicon wafers with a diameter of (300 ± 0.2) mm, a thickness of (775 ± 25) µm, a fog-free polished front and a polished back, an oxygen content of ( 6 ± 1) .10 17 atoms / cm 3 and a boron doping, which leads to a resistance in the range from 10 to 20 Ωcm. The crystals required for this are drawn according to the state of the art, cut to length, rounded, sawn into slices on a commercially available wire saw and rounded edges. The used geometry indicators GBIR (global backsurface-referenced ideal plane; formerly known as TTV) as a measure of the global and SFQR (site front-surface referenced least squares / range) as a measure of the local flatness are in the SEMI standard M1-94 from 1994, pages 17-21. The size SFQR max specifies the highest SFQR value for all component areas on a specific pane. The examples are exemplary of the invention, but do not limit the scope thereof in any way.

Vergleichsbeispiel 1Comparative Example 1

Es wird wie in einer in der deutschen Patentanmeldung mit dem Aktenzeichen 198 33 257.2 als bevorzugt beschriebenen Ausfüh­ rungsform vorgegangen: Die kantenverrundeten Scheiben werden auf einer Rotationsschleifmaschine mit einer Kunstharz­ gebundenen Schleifscheibe mit Diamanten der Körnung 600 Mesh geschliffen, wobei nacheinander von der Scheibenvorder- und -rückseite je 30 µm Silicium unter Wahl eines Maschinenparame­ tersatzes abgetragen werden, der zu möglichst ebenen Scheiben führt. Die Scheiben werden noch in der Schleifmaschine durch Absprühen mit Reinstwasser von groben Verunreinigungen befreit und mittels Einzelscheibenschleudern getrocknet. Mit einem nach dem kapazitiven Meßprinzip arbeitenden Geometriemeßgerät werden nach Zerstörung der thermischen Sauerstoffdonatoren nach dem RTA-Verfahren GBIR-Werte gleich oder kleiner 1 µm gemessen. Das Sauerätzen wird in vier Schritten ausgeführt, die von je 26 Scheiben in einem Magazin aus PVDF nacheinander durchlaufen werden:It is like in a German patent application with the File number 198 33 257.2 as the preferred version form: The edge-rounded panes are  on a rotary grinder with a synthetic resin bonded grinding wheel with 600 mesh diamond ground, being successively from the disc front and -backside 30 µm silicon each by choosing a machine parameter tere replacement be removed, to as flat as possible disks leads. The discs are still in the grinding machine Spraying with ultrapure water removes coarse impurities and dried using a single-disc centrifuge. With one after the capacitive measuring principle working geometry measuring device after destruction of the thermal oxygen donors after the RTA method GBIR values equal to or less than 1 µm measured. The Acid etching is carried out in four steps, each of 26 Run through discs in a PVDF magazine one after the other become:

(1) Das Scheibenpaket wird in eine 0,5 Gew.-%ige wäßrige Ozon­ haltige Flußsäurelösung bei einer Temperatur von 50°C einge­ taucht, dort für 1 min belassen, trocken und hydrophob aus der Lösung entnommen und durch 1-minütige Kontaktierung mit dem im Gasraum über der Flußsäurelösung befindlichen, aus der Lösung ausgetretenen Ozon hydrophiliert.(1) The disk pack is placed in a 0.5 wt% aqueous ozone containing hydrofluoric acid solution at a temperature of 50 ° C. dips, leave there for 1 min, dry and hydrophobic from the Solution removed and by contacting the im Gas space above the hydrofluoric acid solution from the solution leaked ozone hydrophilized.

(2) Das Scheibenpaket wird nach dem Strömungsätzverfahren in einer Mischung aus 90 Gew.-% konzentrierter Salpetersäure (70 Gew.-% in wäßriger Lösung), 10 Gew.-% konzentrierter Flußsäure (50 Gew.-% in wäßriger Lösung) und 0,1 Gew.-% Ammoniumlauryl­ sulfat geätzt, wobei die Ätzmischung auf 20°C temperiert, mit 100 l/h Stickstoffgas durchströmt und mit 100 l/min umgewälzt wird und unter Rotieren der Scheiben pro Scheibenseite gleich­ zeitig je 10 µm Silicium abgetragen werden.(2) The disk package is made according to the flow etching process in a mixture of 90% by weight of concentrated nitric acid (70 % By weight in aqueous solution), 10% by weight of concentrated hydrofluoric acid (50% by weight in aqueous solution) and 0.1% by weight ammonium lauryl sulfate etched, the etching mixture tempered to 20 ° C, with Flows through 100 l / h of nitrogen gas and circulates at 100 l / min becomes the same, while rotating the discs on each disc side 10 µm silicon are removed in time.

(3) Das Scheibenpaket wird in eine mit Reinstwasser gefüllte Spüle überführt, die anschließend je zweimal entleert und mit Reinstwasser aufgefüllt wird.(3) The disc package is filled with ultrapure water Transferred to the sink, which was then emptied twice and with Ultrapure water is filled up.

(4) Schritt (1) wird in einem separaten Prozeßmodul zur Trocknung der Scheiben wiederholt.(4) Step (1) is carried out in a separate process module Drying of the slices is repeated.

Kapazitive Messungen ergeben für die Scheiben eine GBIR- Erhöhung durch den Ätzprozeß von gleich oder kleiner 0,5 µm. Ein Doppelseitenpolierschritt wird mit einem Polyurethan- Poliertuch der Härte 70 (Shore A) unter Verwendung eines Po­ liersols mit einem SiO2-Feststoffgehalt von 4 Gew.-% und einem pH-Wert von 11 bei einer Soldosierung von 4,5 l/min unter einem Anpreßdruck von 0,3 bar durchgeführt, wobei gleichzeitig je 20 µm Silicium pro Scheibenseite bei einer Polierfahrtgröße von 15 Scheiben abgetragen werden. Es folgt eine Endpolitur der Scheibenvorderseiten nach dem Stand der Technik unter Abtrag von 0,5 µm Silicium sowie eine Endreinigung nach dem RCA- Verfahren, gefolgt von einer Trocknung unter Zuhilfenahme von Isopropanol.Capacitive measurements for the wafers result in a GBIR increase by the etching process of 0.5 µm or less. A double-sided polishing step is carried out with a polyurethane polishing cloth of hardness 70 (Shore A) using a polishing sol with an SiO 2 solids content of 4% by weight and a pH of 11 at a rate of 4.5 l / min a contact pressure of 0.3 bar carried out, at the same time removing 20 µm silicon per side of the wheel with a polishing run size of 15 wheels. This is followed by a final polishing of the front of the pane according to the prior art with removal of 0.5 μm silicon and a final cleaning by the RCA process, followed by drying with the aid of isopropanol.

Vergleichsbeispiel 2Comparative Example 2

Es wird wie in einer weiteren, in der deutschen Patentanmeldung mit dem Aktenzeichen 198 33 257.2 als bevorzugt beschriebenen Ausführungsform vorgegangen: Alle Prozeßschritte werden wie in Vergleichsbeispiel 1 durchlaufen; zusätzlich wird zwischen der Doppelseitenpolitur und der Endpolitur ein Plasma-Ätzschritt mit lokaler Geometriekorrektur nach dem PACE-Verfahren unter Vakuum mit SF6 als Reaktionsgas und Elektronenanregung durchge­ führt, wobei im Mittel 2 µm Silicium abgetragen werden.The procedure is as in another embodiment described as preferred in the German patent application with the file number 198 33 257.2: all process steps are carried out as in Comparative Example 1; In addition, a plasma etching step with local geometry correction according to the PACE method is carried out under vacuum with SF 6 as reaction gas and electron excitation between the double-sided polishing and the final polishing, with an average of 2 μm silicon being removed.

Beispiel 1example 1

Es wird vorgegangen wie in Vergleichsbeispiel 1 beschrieben mit zwei Ausnahmen: Der Schleifprozeß auf Scheibenvorder- und -rückseite wird dergestalt durchgeführt, daß durch Neigung der Drehachse der Schleifscheibe gegenüber der Drehachse des Schei­ benaufnehmers konkave, d. h. schüsselförmige Scheibenoberflä­ chen auf Vorder- und Rückseite erzeugt werden, wobei der Dic­ kenunterschied zwischen Scheibenrand und Scheibenzentrum (4,0±0,5) µm beträgt. Der Doppelseitenpolierschritt wird mit einer Solzudosierung von 2,5 l/min unter Abtrag von 15 µm Sili­ cium pro Scheibenseite durchgeführt.The procedure is as described in Comparative Example 1 with two exceptions: the grinding process on the disc front and -back is carried out in such a way that by inclining the Axis of rotation of the grinding wheel relative to the axis of rotation of the wheel concave, d. H. bowl-shaped disc surface Chen on the front and back, the Dic Difference between disc edge and disc center (4.0 ± 0.5) µm. The double side polishing step is done with a sol dosage of 2.5 l / min with removal of 15 µm sili cium per side of the pane.

Beispiel 2Example 2

Es wird vorgegangen wie in Vergleichsbeispiel 1 beschrieben mit zwei Ausnahmen: Der Ätzprozeß wird dergestalt durchgeführt, daß durch Reduzierung der Umwälzung des Ätzgemisches auf 50 l/min Scheiben mit konkaven Oberflächen erzeugt werden, wobei der Dickenunterschied zwischen Scheibenrand und Scheibenzentrum (4,0±0,5) µm beträgt. Der Doppelseitenpolierschritt wird wie in Beispiel 1 beschrieben mit einer Solzudosierung von 2,5 l/min unter Abtrag von 15 µm Siliciüm pro Scheibenseite durchgeführt.The procedure is as described in Comparative Example 1 with Two exceptions: The etching process is carried out in such a way that  by reducing the circulation of the etching mixture to 50 l / min Disks with concave surfaces are created, the Difference in thickness between the edge of the pane and the center of the pane (4.0 ± 0.5) µm. The double side polishing step is as in Example 1 described with a sol metering of 2.5 l / min carried out with the removal of 15 microns silicon per side of the disc.

Beispiel 3Example 3

Es wird vorgegangen wie in Beispiel 1 beschrieben mit zwei Aus­ nahmen: Der vierstufige Ätzschritt entfällt. Der Doppelseiten­ polierschritt wird mit einer Solzudosierung von 3,0 l/min unter Abtrag von 20 µm Silicium pro Scheibenseite durchgeführt.The procedure is as described in Example 1 with two offs took: The four-stage etching step is omitted. The double pages polishing step is carried out with a sol dosage of 3.0 l / min Removal of 20 µm silicon per side of the pane.

Geometriewerte der hergestellten ScheibenGeometry values of the disks produced

Je 15 nach den oben aufgeführten Vergleichsbeispielen und Bei­ spielen hergestellte 300-mm-Siliciumscheiben werden mit einem handelsüblichen nach dem kapazitiven Prinzip arbeitenden Meßin­ strument hinsichtlich ihrer Geometrie charakterisiert, wobei 3 mm Randausschluß und eine Halbleiterbauelementgröße von 25 mm x 25 mm zugrunde gelegt werden. Die nachfolgende Tabelle gibt den arithmetischen Durchschnitt und die Standardabweichung Sig­ ma für den globalen Ebenheitswert GBIR und den lokalen Eben­ heitswert SFQRmax an:
Depending on 15 according to the above-mentioned comparative examples and in games manufactured 300 mm silicon wafers are characterized with a commercially available measuring instrument working according to the capacitive principle with regard to their geometry, whereby 3 mm edge exclusion and a semiconductor component size of 25 mm x 25 mm are taken as a basis. The following table shows the arithmetic mean and the standard deviation Sig ma for the global flatness value GBIR and the local flatness value SFQR max :

Weitere Charakterisierung der hergestellten ScheibenFurther characterization of the disks produced

Die Vorderseiten der nach den oben aufgeführten Vergleichsbei­ spielen und Beispielen hergestellten 300-mm-Siliciumscheiben werden mit den üblichen Methoden hinsichtlich Lichtstreuzentren (LLS, localized light scatterers), Rauhigkeit, Haze und Metall­ kontaminationen sowie die Scheiben in ihrer Gesamtheit hin­ sichtlich Magic-Mirror-Defekten, Minoritätsträger-Lebenszeiten und Metallkontaminationen charakterisiert. Es werden keine sta­ tistisch relevanten Abweichungen zwischen den einzelnen Gruppen beobachtet.The front sides of the comparison according to the above play and examples made 300 mm silicon wafers  are using the usual methods regarding light scattering centers (LLS, localized light scatterers), roughness, haze and metal contamination and the panes in their entirety Visible magic mirror defects, minority carrier lifetimes and metal contamination. There will be no sta statistically relevant deviations between the individual groups observed.

Herstellkosten der hergestellten ScheibenManufacturing costs of the disks produced

Die Herstellkosten der nach den oben aufgeführten Vergleichs­ beispielen und Beispielen hergestellten 300-mm-Siliciumscheiben werden für den Rahmen einer Massenfertigung mit dem SEMATECH- COOL2-Kostenrechnungsprogramm (gemäß SEMI Standards Ballot #2214.0; D. W. Jiminez & Associates, 1992-94) berechnet. Die nachfolgende Tabelle gibt die relativen Herstellungskosten für die Prozeßsequenz Schleifen - Ätzen - Doppelseitenpolieren (DSP) - ggfs. Plasma-Lokalätzen (PACE) an, bezogen auf die Ko­ sten der nach Beispiel 1 hergestellten Scheiben (* = Erzeugen einer schüsselförmigen Dickenverteilung).
The manufacturing costs of the 300 mm silicon wafers produced according to the comparison examples and examples listed above are calculated for the scope of mass production using the SEMATECH-COOL2 cost accounting program (according to SEMI Standards Ballot # 2214.0; DW Jiminez & Associates, 1992-94). The table below gives the relative production costs for the process sequence grinding - etching - double-sided polishing (DSP) - possibly plasma local etching (PACE), based on the costs of the wafers produced according to Example 1 (* = generating a bowl-shaped thickness distribution).

Claims (15)

1. Verfahren zur Herstellung einer hochebenen Halbleiterscheibe durch Verknüpfung mehrerer materialabtragender Verfahrens­ schritte, dadurch gekennzeichnet, daß eine Halbleiterscheibe mit schüsselförmiger Dickenverteilung erzeugt wird und diese während eines Doppelseitenpolierschrittes in die hochebene Halbleiterscheibe überführt wird.1. A method for producing a high-level semiconductor wafer by linking several material-removing process steps, characterized in that a semiconductor wafer is produced with a bowl-shaped thickness distribution and this is transferred to the high-level semiconductor wafer during a double-side polishing step. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Halbleiterscheibe mit schüsselförmiger Dickenverteilung während eines Schleifschrittes erzeugt wird.2. The method according to claim 1, characterized in that the Semiconductor wafer with bowl-shaped thickness distribution during a grinding step is generated. 3. Verfahren nach Anspruch 1 oder Anspruch 2, dadurch gekenn­ zeichnet, daß die Halbleiterscheibe mit schüsselförmiger Dic­ kenverteilung durch Rotationsschleifen von mindestens einer Scheibenseite erzeugt wird.3. The method according to claim 1 or claim 2, characterized records that the semiconductor wafer with bowl-shaped Dic ken distribution by rotary grinding of at least one Disk side is generated. 4. Verfahren nach Anspruch 2 oder Anspruch 3, dadurch gekenn­ zeichnet, daß die Halbleiterscheibe mit schüsselförmiger Dik­ kenverteilung durch Schleifen mit Schleifscheiben aus Kunst­ harz-gebundenen Diamanten mit einer Körnung von 300 mesh bis 3000 mesh erzeugt wird.4. The method according to claim 2 or claim 3, characterized records that the semiconductor wafer with bowl-shaped Dik edge distribution by grinding with art grinding wheels resin-bonded diamond with a grain size of 300 mesh up 3000 mesh is generated. 5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Halbleiterscheibe mit schüsselförmiger Dickenverteilung während eines Ätzschrittes erzeugt wird.5. The method according to claim 1, characterized in that the Semiconductor wafer with bowl-shaped thickness distribution during an etching step is generated. 6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die Halbleiterscheibe mit schüsselförmiger Dickenverteilung während eines naßchemischen Ätzschrittes erzeugt wird.6. The method according to claim 5, characterized in that the Semiconductor wafer with bowl-shaped thickness distribution during a wet chemical etching step is generated. 7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß der naßchemische Ätzschritt in einer sauren Ätzlösung durchgeführt wird, die im wesentlichen aus einer Mischung wäßriger Lösungen von Salpetersäure und Flußsäure besteht. 7. The method according to claim 6, characterized in that the wet chemical etching step carried out in an acidic etching solution is made up essentially of a mixture of aqueous solutions of nitric acid and hydrofluoric acid.   8. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die Halbleiterscheibe mit schüsselförmiger Dickenverteilung während eines Plasma-unterstützten Ätzschrittes erzeugt wird.8. The method according to claim 5, characterized in that the Semiconductor wafer with bowl-shaped thickness distribution during a plasma-assisted etching step is generated. 9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekenn­ zeichnet, daß die Halbleiterscheibe mit schüsselförmiger Dic­ kenverteilung der während eines Schleifschrittes und während eines Ätzschrittes erzeugt wird.9. The method according to any one of claims 1 to 8, characterized records that the semiconductor wafer with bowl-shaped Dic ken distribution during and during a grinding step an etching step is generated. 10. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekenn­ zeichnet, daß die Halbleiterscheibe mit schüsselförmiger Dic­ kenverteilung einen Dickenunterschied zwischen Scheibenrand und Scheibenzentrum von 1 µm bis 50 µm vor dem Doppelseitenpolier­ schritt und von gleich oder kleiner 0,5 µm nach dem Doppelsei­ tenpolierschritt besitzt.10. The method according to any one of claims 1 to 9, characterized records that the semiconductor wafer with bowl-shaped Dic a thickness difference between the edge of the pane and Disc center from 1 µm to 50 µm before double-side polishing step and equal or less than 0.5 µm after the double egg tenpolishing step. 11. Verfahren nach einem der Ansprüche 1 bis 10, dadurch ge­ kennzeichnet, daß der Doppelseitenpolierschritt mit einem Po­ liertuch der Härte 40 bis 120 (Shore A) und einem Poliersol mit einem SiO2-Feststoffgehalt von 1 bis 10 Gew.-% und einem pH-Wert von 9 bis 12 durchgeführt wird.11. The method according to any one of claims 1 to 10, characterized in that the double-sided polishing step with a polishing cloth with a hardness of 40 to 120 (Shore A) and a polishing sol with an SiO 2 solids content of 1 to 10% by weight and one pH from 9 to 12 is carried out. 12. Verfahren nach einem der Ansprüche 1 bis 11, dadurch ge­ kennzeichnet, daß das Überführen der Halbleiterscheibe mit schüsselförmiger Dickenverteilung in die hochebene Halbleiter­ scheibe dadurch erreicht wird, daß eine bestimmte Menge an Po­ liersol während des Doppelseitenpolierschrittes zudosiert wird.12. The method according to any one of claims 1 to 11, characterized ge indicates that the transfer of the semiconductor wafer with bowl-shaped thickness distribution in the plateau semiconductor disk is achieved in that a certain amount of Po liersol is metered in during the double-side polishing step. 13. Verfahren nach einem der Ansprüche 1 bis 11, dadurch ge­ kennzeichnet, daß das Überführen der Halbleiterscheibe mit schüsselförmiger Dickenverteilung in die hochebene Halbleiter­ scheibe dadurch erreicht wird, daß ein Poliertuch mit bestimm­ ter Härte während des Doppelseitenpolierschrittes verwendet wird.13. The method according to any one of claims 1 to 11, characterized ge indicates that the transfer of the semiconductor wafer with bowl-shaped thickness distribution in the plateau semiconductor disc is achieved in that a polishing cloth with certain ter hardness used during the double-side polishing step becomes. 14. Verfahren nach einem der Ansprüche 1 bis 13, dadurch ge­ kennzeichnet, daß jeweils pro Scheibenseite beim Schleifschritt 10 bis 100 µm, beim Ätzschritt 0 bis 30 µm und beim Doppelsei­ tenpolierschritt 5 bis 40 µm Material von der Halbleiterscheibe abgetragen wird.14. The method according to any one of claims 1 to 13, characterized ge indicates that per wheel side in the grinding step 10 to 100 µm, 0 to 30 µm for the etching step and double-sided  Ten polishing step 5 to 40 µm material from the semiconductor wafer is removed. 15. Verfahren nach einem der Ansprüche 1 bis 14, dadurch ge­ kennzeichnet, daß die Halbleiterscheibe nach einem der Verfah­ rensschritte einer Wärmebehandlung bei einer Temperatur von 400°C bis 1200°C unterzogen wird.15. The method according to any one of claims 1 to 14, characterized ge indicates that the semiconductor wafer according to one of the steps of a heat treatment at a temperature of 400 ° C to 1200 ° C is subjected.
DE19841473A 1998-09-10 1998-09-10 Planar semiconductor wafer production comprises forming a semiconductor wafer with bowl-like thickness distribution and converting into a planar semiconductor wafer using a double-sided polishing step Ceased DE19841473A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19841473A DE19841473A1 (en) 1998-09-10 1998-09-10 Planar semiconductor wafer production comprises forming a semiconductor wafer with bowl-like thickness distribution and converting into a planar semiconductor wafer using a double-sided polishing step

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19841473A DE19841473A1 (en) 1998-09-10 1998-09-10 Planar semiconductor wafer production comprises forming a semiconductor wafer with bowl-like thickness distribution and converting into a planar semiconductor wafer using a double-sided polishing step

Publications (1)

Publication Number Publication Date
DE19841473A1 true DE19841473A1 (en) 2000-03-23

Family

ID=7880552

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19841473A Ceased DE19841473A1 (en) 1998-09-10 1998-09-10 Planar semiconductor wafer production comprises forming a semiconductor wafer with bowl-like thickness distribution and converting into a planar semiconductor wafer using a double-sided polishing step

Country Status (1)

Country Link
DE (1) DE19841473A1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10210023A1 (en) * 2002-03-07 2003-05-28 Wacker Siltronic Halbleitermat Silicon wafer used in the production of integrated electronic components has a haze-free polished front surface and a polished rear surface
DE102009006397B4 (en) * 2008-01-30 2011-03-17 Tokyo Electron Limited Polysilicon layer removal method and storage medium
DE102009051008A1 (en) * 2009-10-28 2011-05-05 Siltronic Ag Method for producing a semiconductor wafer

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4579760A (en) * 1985-01-08 1986-04-01 International Business Machines Corporation Wafer shape and method of making same
EP0750967A2 (en) * 1995-06-26 1997-01-02 Motorola, Inc. Method for preshaping a semiconductor substrate for polishing and structure
EP0776030A2 (en) * 1995-11-27 1997-05-28 Shin-Etsu Handotai Company Limited Apparatus and method for double-side polishing semiconductor wafers
EP0798405A2 (en) * 1996-03-25 1997-10-01 Shin-Etsu Handotai Co., Ltd. Method of manufacturing semiconductor wafers

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4579760A (en) * 1985-01-08 1986-04-01 International Business Machines Corporation Wafer shape and method of making same
EP0750967A2 (en) * 1995-06-26 1997-01-02 Motorola, Inc. Method for preshaping a semiconductor substrate for polishing and structure
EP0776030A2 (en) * 1995-11-27 1997-05-28 Shin-Etsu Handotai Company Limited Apparatus and method for double-side polishing semiconductor wafers
EP0798405A2 (en) * 1996-03-25 1997-10-01 Shin-Etsu Handotai Co., Ltd. Method of manufacturing semiconductor wafers

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JP 8-274050 A. In: Patent Abstracts of Japan *
JP 9-094757 A. In: Patent Abstracts of Japan *
ZHANG, Y. et.al.: Wafer Shape measurements and its influence on chemical mechanical planariza- tion. In: Proceedings of the First Int.Symp. on Chem.Mech. Planarization, Electrochem.Soc., 1997, pp. 91-6. In: Host STN, Datenbank 4 INSPEC, AN 97:5678056 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10210023A1 (en) * 2002-03-07 2003-05-28 Wacker Siltronic Halbleitermat Silicon wafer used in the production of integrated electronic components has a haze-free polished front surface and a polished rear surface
DE102009006397B4 (en) * 2008-01-30 2011-03-17 Tokyo Electron Limited Polysilicon layer removal method and storage medium
DE102009051008A1 (en) * 2009-10-28 2011-05-05 Siltronic Ag Method for producing a semiconductor wafer
DE102009051008B4 (en) * 2009-10-28 2013-05-23 Siltronic Ag Method for producing a semiconductor wafer
US8685270B2 (en) 2009-10-28 2014-04-01 Siltronic Ag Method for producing a semiconductor wafer

Similar Documents

Publication Publication Date Title
DE19905737C2 (en) Method for producing a semiconductor wafer with improved flatness
DE19833257C1 (en) Semiconductor wafer production process especially to produce a silicon wafer for fabricating sub-micron line width electronic devices
DE102009051008B4 (en) Method for producing a semiconductor wafer
DE19938340C1 (en) Production of semiconductor wafer comprises simultaneously polishing the front and rear sides of wafer between rotating polishing plates using an alkaline polishing sol and then an alcohol, cleaning, drying and applying an epitaxial layer
DE10159833C1 (en) Process for the production of a large number of semiconductor wafers
DE102010005904B4 (en) Method for producing a semiconductor wafer
EP1209727B1 (en) Process for polishing the surface of a silicon wafer
DE102009038941B4 (en) Method for producing a semiconductor wafer
DE102008053610B4 (en) Method for polishing both sides of a semiconductor wafer
DE69716367T2 (en) Manufacture of silicon substrates
DE19956250C1 (en) Production of a number of semiconductor wafers comprise simultaneously polishing a front side and a rear side of each wafer and evaluating each wafer for further processing according to quality criteria
DE112017006401T5 (en) METHOD FOR POLISHING A SILICON WAFERS AND METHOD FOR PRODUCING A SILICON WAFERS
DE19823904A1 (en) Plateau silicon wafer and method for manufacturing semiconductor wafers
EP1146551A1 (en) Process for reclaiming a semiconductor wafer
DE102005046726B4 (en) Non-polished monocrystalline silicon wafer and process for its production
DE3148957C2 (en) Method for producing rear-surface-impaired semiconductor wafers
DE10012840C2 (en) Process for the production of a large number of polished semiconductor wafers
DE10143741A1 (en) Coated silicon wafer and process for its manufacture
DE19841473A1 (en) Planar semiconductor wafer production comprises forming a semiconductor wafer with bowl-like thickness distribution and converting into a planar semiconductor wafer using a double-sided polishing step
DE10064081C2 (en) Process for the production of a semiconductor wafer
DE10027103A1 (en) Method for converting a return disk into a semiconductor wafer
DE10009656A1 (en) Production of a semiconductor wafer sucking a test wafer with known topology with its reverse side against the film of the support and measuring a front side of the test wafer topologically
DE10210023A1 (en) Silicon wafer used in the production of integrated electronic components has a haze-free polished front surface and a polished rear surface
DE102007021729B3 (en) Method for processing semiconductor wafer, for manufacturing semiconductor wafer with revised edge geometry, involves carrying out material removing process of edge of semiconductor wafer
DE10159832A1 (en) Semiconductor wafer made from silicon used in the production of electronic components comprises a polished front side and a polished rear side

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection