DE19803852A1

DE19803852A1 - Two-side oxidized silicon wafer for production of SOI devices, optical waveguide structures and micro-systems

Info

Publication number: DE19803852A1
Application number: DE19803852A
Authority: DE
Inventors: Franz Dr Laermer; Wilhelm Dr Frey; Hans Artmann
Original assignee: Robert Bosch GmbH
Current assignee: Robert Bosch GmbH
Priority date: 1998-01-31
Filing date: 1998-01-31
Publication date: 1999-08-12
Anticipated expiration: 2018-02-01
Also published as: DE19803852C2

Abstract

Thick oxide layers are produced on a silicon wafer by electrochemical etching to form front and back face porous silicon layers, oxidation of the porous silicon and relaxation treatment. Independent claims are also included for the following: (a) an optical waveguide structure with a waveguide provided on a thick silicon dioxide layer produced by the above method; and (b) an active optical component comprising one or more optical waveguide structures as above.

Description

State of the art

Aus der internationalen Anmeldung mit der Veröffentlichungs nummer WO 91/10931 ist ein Verfahren zur Herstellung eines Wellenleiters bekannt, bei dem poröses Silizium einem Oxida tionsprozeß ausgesetzt wird. Dabei ist das poröse Silizium auf einer Seite des Siliziumwafers angeordnet. Dies kann zu Schichtspannungen führen.From the international application with the publication number WO 91/10931 is a method for producing a Waveguide known in the porous silicon an oxide tion process is suspended. Here is the porous silicon arranged on one side of the silicon wafer. This can be too Lead to layer stresses.

Advantages of the invention

Das erfindungsgemäße Verfahren des unabhängigen Verfah rensanspruchs hat demgegenüber den Vorteil, daß mit ihm dic ke Siliziumdioxidschichten bis hin zu einer Dicke von 100 µ hergestellt werden können, wobei die gesamte Anordnung von Siliziumwafer sowie auf der Vorder- und der Rückseite des Wafers angeordneten dicken Siliziumdioxidschichten eine mi nimale Gesamtschichtspannung aufweist. Die beidseitige Her stellung einer dicken porösen Siliziumschicht auf dem Sili ziumwafer ermöglicht zudem ein schnelles Durchoxidieren der Waferoberfläche, wodurch das Verfahren kostengünstig ist. Derart beidseitig mit einer Oxidschicht versehene Silizium wafer können in vorteilhafter Weise in optischen Wellenlei teranordnungen bzw. aktiven optischen Komponenten eingesetzt werden bzw. zum Aufbau von "Silicon-on-Insulator"-Bau elementen eingesetzt werden, bei denen die Substratkapa zität minimiert sein muß.The inventive method of the independent process rens demand has the advantage that dic with him ke silicon dioxide layers down to a thickness of 100 µ can be made, the entire arrangement of Silicon wafer as well as on the front and back of the Wafers arranged thick silicon dioxide layers a mi has nominal total layer tension. The bilateral Her position of a thick porous silicon layer on the sili Ziumwafer also enables a quick oxidation of the Wafer surface, which makes the process inexpensive. Silicon provided on both sides with an oxide layer Wafers can advantageously in optical waveguide ter arrangements or active optical components used be or to build "Silicon-on-Insulator" construction elements are used in which the substrate Kapa must be minimized.

Durch die in den abhängigen Ansprüchen aufgeführten Maßnah men sind vorteilhafte Verbesserungen des im unabhängigen Verfahrensanspruch angegebenen Verfahrens möglich. Besonders vorteilhaft ist die Durchführung des elektrochemischen Ätz vorganges in einem Ätzbecken und einem wechselseitigen Ätz vorgang durch Umpolen der angelegten Spannungsquelle. Da durch wird eine homogene dicke poröse Siliziumschicht her stellbar, unter Vermeidung von Gesamtschichtspannungen, da sich die Schichtspannungen auf der Vorderseite und der Rück seite des Wafers jeweils kompensieren, auch während der Her stellung der porösen Siliziumschicht, da diese wechselseitig erfolgt. Überdies wird durch wechselseitiges Ätzen die Poro sität erhöht, da, wenn beispielsweise die Vorderseite des Wafers gerade elektrochemisch geätzt wird, auf der Rückseite durch das Flußsäurebad ein isotropes Flußsäureätzen erfolgt, wodurch sich die Poren etwas vergrößern.By the measure listed in the dependent claims Men are advantageous improvements of the independent Procedure specified procedure possible. Especially It is advantageous to carry out the electrochemical etching process in an etching basin and a mutual etching process by reversing the polarity of the applied voltage source. There is a homogeneous thick porous silicon layer adjustable, while avoiding total layer tensions, because the layer tensions on the front and the back Compensate each side of the wafer, even during manufacture position of the porous silicon layer, since this is mutual he follows. Furthermore, by mutual etching, the poro sity increased because, for example, if the front of the Wafers currently being electrochemically etched on the back an isotropic hydrofluoric acid etching takes place through the hydrofluoric acid bath, which causes the pores to enlarge somewhat.

Überdies wird ein unerwünschtes Anwachsen der Porosität mit zunehmendem Ätzen vermieden. Im laufenden Ätzprozeß verklei nert sich nämlich die Flußsäurekonzentration, wodurch sich die Porosität erhöht. Durch wechselseitiges Ätzen wird dies vermieden, da Flußsäure nachfließen kann, bevor wieder ein anodischer Ätzvorgang erfolgt. Ein weiterer Vorteil des wechselseitigen Ätzvorgangs liegt in der homogenen Porosi tät. Durch gepulstes beidseitiges Ätzen wird die Erhöhung der Porosität gleichmäßiger und auf der Vorder- und Rücksei te annähernd gleich. Die Porosität auf der Vorderseite ent spricht der Porosität auf der Rückseite des Wafers, da die Seite des Wafers, die beim wechselseitigen Ätzvorgang momen tan nicht anodisch geätzt wird, jeweils nur für diese kurze Zeitspanne im Flußsäurebad liegt. Würde eine Seite sehr lan ge im Flußsäurebad liegen ohne anodisch geätzt zu werden, würde sich im Anschluß an den Ätzprozeß auf einer Seite des Wafers poröses Silizium mit einer höheren Porosität als auf der anderen Seite befinden.In addition, an undesirable increase in porosity is associated with increasing etching avoided. Reduced in the current etching process namely the hydrofluoric acid concentration changes, whereby the porosity increases. By mutual etching this becomes Avoided, as hydrofluoric acid can flow in before turning on again anodic etching takes place. Another advantage of mutual etching process lies in the homogeneous Porosi act. The increase is achieved by pulsed etching on both sides the porosity more evenly and on the front and back side almost the same. The porosity on the front ent speaks of the porosity on the back of the wafer since the Side of the wafer that occurs during the mutual etching process tan is not anodically etched, only for this short Time period is in the hydrofluoric acid bath. Would a page very long lie in the hydrofluoric acid bath without being anodically etched, would follow the etching process on one side of the Wafers porous silicon with a higher porosity than on the other side.

Wird die Porosität der porösen Siliziumschicht mit zunehmen der Ätztiefe variert, so kann eine spannungsarmer Übergang zwischen dem Bulksilizium und dem porösen Silizium einge stellt werden. Ein weiterer Vorteil ist, daß ein vorzeitiges Verschließen der Oberflächenporen des porösen Siliziums beim nachfolgenden Oxidationsprozeß vermieden wird.The porosity of the porous silicon layer will increase the etching depth varies, so a low-tension transition can occur inserted between the bulk silicon and the porous silicon be put. Another advantage is that premature Closing the surface pores of the porous silicon during subsequent oxidation process is avoided.

Wird ein Wafer verwendet, dessen Dotierung eine Tiefenabhän gigkeit aufweist, so kann in weiterer vorteilhafter Weise gezielt das Tiefenprofil der Porosität der porösen Silizium schichten eingestellt werden.If a wafer is used, the doping of which depends on the depth ability, so can in a further advantageous manner targeted the depth profile of the porosity of the porous silicon layers can be set.

Insbesondere durch Variation der Stromdichte mit zunehmender Ätztiefe können gezielt Porositätsgradienten eingestellt werden, beispielsweise eine hohe Porosität an der Oberfläche des Wafers bis zu kleinen Porositätsgraden am Übergang zum Bulksilizium. Durch den geeigneten einstellbaren Porositäts gradienten über die Stromdichte kann so im nachfolgenden Oxidationsprozeß die Oxidationsgeschwindigkeit in die Tiefe des Wafers optimiert werden.In particular by varying the current density with increasing Porosity gradients can be set in a targeted manner high porosity on the surface of the wafer up to small degrees of porosity at the transition to Bulk silicon. With the appropriate adjustable porosity Gradients across the current density can be found in the following Oxidation process the rate of oxidation in depth of the wafer can be optimized.

In vorteilhafter Weise ist mit zunehmender Ätzdauer die Kon zentration der Flußsäure im Ätzbad varierbar, beispielsweise durch zeitgesteuerte Zuführung zusätzlicher Flußsäure mit zunehmender Ätzdauer.In an advantageous manner, the con concentration of hydrofluoric acid in the etching bath can be varied, for example by time-controlled addition of additional hydrofluoric acid increasing etching time.

Insbesondere vorteilhaft ist auch eine Zweitemperaturbehand lung zur Relaxation, die eine gezielte Erhitzung der oxi dierten Schicht umfaßt, so daß unterschiedliche thermische Ausdehnungskoeffizienten von Siliziumdioxid und Silizium durch unterschiedliche Temperaturen, von denen ausgehend ei ne Abkühlung nach dem Relaxationsschritt erfolgt, kompen siert werden.A two-temperature treatment is also particularly advantageous relaxation for a targeted heating of the oxi dated layer, so that different thermal Expansion coefficients of silicon dioxide and silicon by different temperatures, from which egg ne cooling after the relaxation step, compensate be settled.

drawing

Die einzige Figur zeigt ein im erfindungsgemäßen Herstel lungsverfahren eingesetztes Ätzbecken. Dieses Ätzbecken wird in der nachfolgenden Beschreibung näher erläutert.The only figure shows one in the manufacture according to the invention etching basin used. This etching basin will explained in more detail in the following description.

Description of the embodiments

Die einzige Figur zeigt ein Ätzbecken 1 in Querschnittssei tenansicht. Das Ätzbecken 1 weist eine Halterung 2 auf, durch die eine Befestigung eines Siliziumwafers 3 erfolgt, der geätzt werden soll, um poröses Silizium an seiner Vor derseite 4 und an seiner Rückseite 5 zu erzeugen. Der Sili ziumwafer teilt das Ätzbecken in ein erstes Teilbecken 11 und in ein zweites Teilbecken 12 auf. Das erste Teilbecken 11 ist über die erste Elektrode 9 mit einem Pol, hier dem Minuspol 6, einer Spannungsquelle verbunden. Der Pluspol 7 dieser Spannungsquelle ist mit der zweiten Elektrode 10 elektrisch verbunden, die sich im zweiten Teilbecken befin det. Erstes wie zweites Teilbecken sind mit einer Ätzlösung 8 aufgefüllt, beispielsweise ein ethanolhaltiges Flußsäure gemisch. Die Elektroden sind flächig den Oberflächen des Si liziumwafers gegenüberstehende Elektroden aus einer Palladi um-Platin-Legierung, besser noch aus reinem Platin. Die Spannungsquelle liefert eine Spannung im Bereich von 1 bis 30 Volt und Stromdichten durch die Ätzlösung zwischen 10 mA/cm² bis 250 mA/cm².The single figure shows an etching basin 1 in cross-sectional side view. The etching basin 1 has a holder 2 , by means of which a silicon wafer 3 is fastened, which is to be etched in order to produce porous silicon on its front side 4 and on its rear side 5 . The silicon wafer divides the etching basin into a first sub-basin 11 and a second sub-basin 12 . The first partial basin 11 is connected via the first electrode 9 to a pole, here the negative pole 6 , of a voltage source. The positive pole 7 of this voltage source is electrically connected to the second electrode 10 , which is located in the second sub-basin. The first and second partial pools are filled with an etching solution 8 , for example a mixture of hydrofluoric acid containing ethanol. The electrodes are flat electrodes facing the surfaces of the silicon wafer made of a palladium-platinum alloy, better still made of pure platinum. The voltage source supplies a voltage in the range from 1 to 30 volts and current densities through the etching solution between 10 mA / cm ² to 250 mA / cm ² .

Zunächst wird beim erfindungsgemäßen Herstellungsverfahren beidseitig auf dem Wafer eine poröse Siliziumschicht er zeugt. Dies geschieht in dem zuvor beschriebenen Ätzbecken durch elektrochemisches Ätzen. Die Elektrode, die mit dem Pluspol der Spannungsquelle verbunden ist, wird im folgenden als Anode bezeichnet. Auf der kathodischen Seite, also in dem in der Figur gezeigten Beispiel im Teilbecken 11 erfolgt nun ein anodischer Ätzvorgang, der zur Erzeugung porösen Si liziums auf der Vorderseite 4 des Wafers führt. Auf der Rückseite erfolgt während dieses Zeitraums nur ein sehr schwaches anisotropes Flußsäureätzen (0,5 A/min), wohinge gen das auf der anodischen Seite stattfindende elektroche mische Ätzen hoch anisotrop ist und poröses Silizium er zeugt. Zum elektrochemischen, anodischen Ätzen zur Herstel lung Porösen Siliziums sind dabei Defektelektronen (Löcher an der Grenzfläche zwischen dem Silizium und dem Elektrolyt) notwendig, die durch den fließenden Strom bereitgestellt werden. Ist die Stromdichte kleiner als eine kritische Stromdichte, so diffundieren Löcher durch das anliegende elektrische Feld an in der Oberfläche liegende Vertiefungen, in denen ein bevorzugtes Ätzen stattfindet. Bei p-dotiertem Silizium werden die Bereiche zwischen den Vertiefungen bis zu einer minimalen Dicke lateral geätzt, bis durch Quan teneffekte (Bandkantenverschiebung zu höheren Energien) kei ne Löcher mehr in diese Bereiche eindringen können und der Ätzvorgang gestoppt wird. Auf diese Weise entsteht eine schwammartige Skelettstruktur aus Silizium und freigeätzen Poren. Der weitere Ätzvorgang findet nur im Bereich der Po renspitzen statt und nicht an der schon geätzten Schwamm struktur. Dadurch bleibt die Porosität und die damit verbun dene Porengröße in den bereits geätzten Bereichen nahezu un verändert. Die Porengröße kann je nach Flußsäurekonzentrati on, Dotierung und Stromdichte in einem Bereich von einigen Nanometern bis 50 nm Durchmesser eingestellt werden. Ebenso ist die Porosität in einem Bereich von ca. 10 bis über 90% einstellbar. Als Dotierung kann eine p-Dotierung oder eine starke n-Dotierung gewählt werden, um das für den nachfol genden Oxidationsprozeß günstige nano- bzw. mesoporöse Sili zium zu erhalten. Bei Porengrößen bis 10 bzw. 20 nm nämlich findet die Oxidation besonders schnell statt. Die für den nachfolgenden Oxidationsprozeß erforderlichen Porositäten an der Oberfläche des Wafers von <56% werden beispielsweise durch folgende Parameter erzielt:
p-Dotierung des Wafers: 0,02 Ωcm,
Flußsäurekonzentration: 15 bis 20%,
Stromdichte: 50 bis 150 mA/cm².First, a porous silicon layer is created on both sides of the wafer in the manufacturing method according to the invention. This is done in the etching basin described above by electrochemical etching. The electrode which is connected to the positive pole of the voltage source is referred to below as the anode. On the cathodic side, that is to say in the example shown in the figure in the partial basin 11 , an anodic etching process now takes place, which leads to the production of porous silicon on the front 4 of the wafer. During this period, only a very weak anisotropic hydrofluoric acid etching (0.5 A / min) takes place on the back, whereas the electrochemical etching taking place on the anodic side is highly anisotropic and produces porous silicon. Defect electrons (holes at the interface between the silicon and the electrolyte), which are provided by the flowing current, are necessary for the electrochemical, anodic etching for the production of porous silicon. If the current density is less than a critical current density, holes diffuse through the applied electrical field to depressions in the surface in which a preferred etching takes place. In the case of p-doped silicon, the areas between the depressions are laterally etched to a minimum thickness until no holes can penetrate into these areas due to quantum effects (band edge shift to higher energies) and the etching process is stopped. This creates a sponge-like skeleton structure made of silicon and etched pores. The further etching process only takes place in the area of the pore tips and not on the sponge structure that has already been etched. As a result, the porosity and the associated pore size remain virtually unchanged in the areas that have already been etched. The pore size can be set in a range from a few nanometers to 50 nm in diameter, depending on the hydrofluoric acid concentration, doping and current density. The porosity can also be set in a range from approx. 10 to over 90%. A p-type doping or a strong n-type doping can be selected in order to obtain the nano- or mesoporous silicon which is favorable for the subsequent oxidation process. With pore sizes up to 10 or 20 nm, the oxidation takes place particularly quickly. The porosities on the surface of the wafer required for the subsequent oxidation process of <56% are achieved, for example, by the following parameters:
p-doping of the wafer: 0.02 Ωcm,
Hydrofluoric acid concentration: 15 to 20%,
Current density: 50 to 150 mA / cm ² .

Daraus resultiert eine Ätzrate zur Erzeugung porösen Silizi ums von 8 µm/Min., d. h. in ca. 2 Minuten wird eine ge wünschte Schichtdicke von ca. 15 µm erreicht, bei einer sich einstellenden Porosität von <60%. Ein anderes Beispiel ist folgender Parametersatz:
p-Dotierung des Wafers: 8 Ωcm,
Flußsäurekonzentration: 25 bis 35%,
Stromdichte: 50 mA/cm².This results in an etching rate for the production of porous silicon of 8 µm / min., Ie a desired layer thickness of approx. 15 µm is achieved in approx. 2 minutes, with an established porosity of <60%. Another example is the following parameter set:
p-doping of the wafer: 8 Ωcm,
Hydrofluoric acid concentration: 25 to 35%,
Current density: 50 mA / cm ² .

Daraus resultiert eine Ätzrate von 3 µm/Min., so daß in ca. 4 Minuten die gewünschte Ätztiefe erreicht ist und dies auch bei Oberflächenporosität von <65%. In vorteilhafter Weise wird der Ätzprozeß wechselseitig durch Umpolen der Span nungsquelle durchgeführt, wodurch sich die eingangs genann ten Vorteile ergeben. Durch dieses Vorgehen ist auch eine vollständige Umwandlung des Siliziumwafers in poröses Sili zium erzielbar, also 100% des Wafers sind dann in poröses Silizium mit einer Porosität von beispielsweise 65% umge wandelt. Der Porositätsgradient in die Tiefe des Wafers ist einstellbar über eine variierende Stromdichte. Der Wafer wird wechselseitig anodisch geätzt, dabei mit zunehmender Zeit und mehrfachem Wechsel zwischen vorderseitigem und rückseitigem anodischen Ätzgang die Stromdichte verringert, so daß beispielsweise an der Oberfläche eine Porosität von <56% erzielt wird, die in die Tiefe des Wafers hinein ab nimmt, dort aber immer noch <56% sein kann. Alternativ oder in Kombination mit einer Variation der Stromdichte und dem Wechsel von vorderseitigem und rückseitigem anodischen Ätzen kann die Flußsäurekonzentration mit zunehmender Zeit erhöht werden bzw. es kann ein Wafer verwendet werden, des sen p-Dotierung ins Waferinnere zunimmt. Bei sehr dicken zu erzielenden porösen Schichten kann es vorteilhaft sein, die Porosität nicht mit der Tiefe abnehmen zu lassen, sondern mit der Tiefe zu vergrößern, um Schichtspannungen bei der Oxidation am Übergangsbereich zwischen porösem Silizium und Bulksilizium zu minimieren. Bei dicken porösen Silizium schichten ist außerdem die Diffusion von Oxidationsgasen (O₂, H₂O . . .) durch die Poren in die Tiefe behindert. Da durch steht in der Tiefe, auch durch den Gasverbrauch durch Oxidation in dem darüberliegenden Porösen Silizium, weniger Oxidationsgas zur Verfügung. Mit zunehmender Porosität in der Tiefe kann so trotz abnehmender Oxidationsgasmenge das Poröse Silizium durchoxidiert werden.This results in an etching rate of 3 µm / min., So that the desired etching depth is reached in about 4 minutes, even with surface porosity of <65%. In an advantageous manner, the etching process is carried out alternately by reversing the polarity of the voltage source, which results in the advantages mentioned at the outset. With this procedure, a complete conversion of the silicon wafer into porous silicon can also be achieved, ie 100% of the wafer is then converted into porous silicon with a porosity of, for example, 65%. The porosity gradient in the depth of the wafer can be adjusted via a varying current density. The wafer is mutually anodically etched, the current density being reduced with increasing time and multiple changes between the front and rear anodic etching path, so that, for example, a porosity of <56% is achieved on the surface, which decreases in the depth of the wafer there but can still be <56%. Alternatively or in combination with a variation of the current density and the alternation of front and back anodic etching, the hydrofluoric acid concentration can be increased with increasing time or a wafer can be used whose p-doping increases inside the wafer. In the case of very thick porous layers to be achieved, it may be advantageous not to let the porosity decrease with the depth, but rather to increase it with the depth in order to minimize layer tensions during the oxidation at the transition area between porous silicon and bulk silicon. In the case of thick porous silicon layers, the diffusion of oxidizing gases (O ₂ , H ₂ O...) Through the pores is also hindered. As a result, less oxidizing gas is available in depth, also due to the gas consumption due to oxidation in the porous silicon above. With increasing porosity in depth, the porous silicon can be oxidized in spite of the decreasing amount of oxidizing gas.

Nach der Herstellung der porösen Siliziumschicht auf Vorder- und Rückseite des Siliziumwafers erfolgt in einem weiteren Schritt ein Oxidationsschritt, der dazu dient, das Skelett des porösen Siliziums zu oxidieren und schließlich vollstän dig in ein Oxidskelett umzuwandeln. Bei diesem Vorgang wach sen auch teilweise die Poren zu, daher ist es wichtig, im Normalfall an der Oberfläche eine hohe Porosität zu haben, damit die vollständige Oxidation bis an die Grenze zum Bulk silizium erfolgen kann; ansonsten besteht die Gefahr, daß das poröse Silizium an der Oberfläche quasi mit Oxid zu wächst und die darunterliegenden Schichten porösen Siliziums nur noch unvollständig oxidiert werden. Wahlweise kann die ser Oxidationsschritt in einer sogenannten trockenen Oxida tion erfolgen, wobei unter Zufuhr von Sauerstoff der Wafer über mehrere Stunden auf 700 bis 1000°C erhitzt wird. Vor teilhafter jedoch ist die Anwendung eines feuchten Oxidati onsschritts, da dieser schneller zur vollständigen Oxidation des porösen Siliziums führt: Dabei wird Stickstoff durch 90°C warmes Wasser geführt und dieses feuchte Stickstoffgas auf Vorder- und Rückseite des Wafers gerichtet, oder O₂ und 2H₂ werden in einem Brenner zu 2H₂O verbrannt, welches dann an der Siliziumoberfläche zu SiO₂ reagiert. In durchschnittlich ca. 1 Std. ist dieser feuchte Oxidationsschritt abgeschlos sen: Bei einer Porosität von <80% dauert die Oxidation bei einer 8 Ωcm-Dotierung einige Minuten, bei einer Porösität von 60-70% und einer 0,02 Ωcm-Dotierung einige Stunden. Als vorteilhaft erweist sich eine "gepulste" Oxidation. Durch mehrere hintereinanderfolgende kurze Oxidationsschrit te mit anschließender Abkühlung in O₂-haltiger Umgebung (z. B. Luft, O₂, . . .) kann die Oxidation von Porösem Silizium durch O₂, H₂O, . . .-Diffusion in die tieferen Poren deutlich beschleunigt werden.After the production of the porous silicon layer on the front and back of the silicon wafer, an oxidation step is carried out in a further step, which serves to oxidize the skeleton of the porous silicon and finally to convert it completely into an oxide skeleton. During this process, the pores also partially grow, so it is important to have a high porosity on the surface, so that the complete oxidation can take place to the limit of the bulk silicon; otherwise there is a risk that the porous silicon grows on the surface with oxide and the layers below of porous silicon are only incompletely oxidized. This water oxidation step can optionally be carried out in a so-called dry oxidation, the wafer being heated to 700 to 1000 ° C. over several hours with the addition of oxygen. However, the use of a moist oxidation step is more advantageous since this leads to the complete oxidation of the porous silicon more quickly: nitrogen is passed through water at 90 ° C. and this moist nitrogen gas is directed onto the front and back of the wafer, or O ₂ and 2H ₂ are burned to 2H ₂ O in a burner, which then reacts to SiO ₂ on the silicon surface. This moist oxidation step is completed in an average of approx. 1 hour: with a porosity of <80%, the oxidation takes a few minutes with an 8 Ωcm doping, with a porosity of 60-70% and a 0.02 Ωcm doping it takes a few minutes Hours. A "pulsed" oxidation has proven to be advantageous. Through several successive short oxidation steps with subsequent cooling in an O ₂ -containing environment (e.g. air, O ₂ ,...), The oxidation of porous silicon by O ₂ , H ₂ O,. . Diffusion into the deeper pores can be significantly accelerated.

In einem weiteren Schritt erfolgt nach dem Oxidationsschritt ein Temperschritt, der dazu dient, das entstandene poröse Oxid zu verdichten. Dabei wird der Wafer beispielsweise auf 1100°C in einer Stickstoffatmosphäre eine 1/2 Std. lang er hitzt. Dabei wird das Oxid zähflüssig, das Oxidskelett fällt zusammen, das Oxid verdichtet sich und nimmt nach dem Tem perschritt abhängig von der Porosität bspw. nur noch ca. 2/3 des zuvor beanspruchten Volumens ein. Schließlich erhält man eine Siliziumdioxidschicht, die dick ist und vergleichbar gute Eigenschaften zu dünnen, rein thermisch hergestellten Siliziumdioxidschichten hat. Somit sind die so erzielten dicken Siliziumdioxidschichten auch für optische und elek trische Anwendungen einsetzbar. Als Relaxationsschritt kann anstatt des Temperschritts auch eine sogenannte Zweitempera turerwärmung eingesetzt werden. Diese Zweitemperaturerwär mung gewährleistet eine Kompensation der unterschiedlichen thermischen Ausdehnungskoeffizienten von Silizium und Sili ziumdioxid (Verhältnis 10/1), wodurch das Entstehen von mechanischen Spannungen beim Abkühlen vermieden wird. Diese Kompensation wird dadurch erzielt, daß das Siliziumdioxid im Gegensatz zum Silizium auf 1100°C erhitzt wird; das Innere des Wafers, das aus kristallinem Silizium besteht, weist nur eine Temperatur von ca. 110°C bei diesem sogenannten Zweitemperaturerwärmungsschritt auf. Der Wafer wird z. B. über eine Heizplatte auf die gewünschte Temperatur gebracht. Ziel ist es also, die Siliziumdioxidschicht separat auf ca. 1100°C zu erwärmen, ohne daß sich der Wafer weiter erwärmt. Folgende Methoden sind anwendbar:
In a further step, a tempering step takes place after the oxidation step, which serves to compress the porous oxide formed. For example, the wafer is heated to 1100 ° C. in a nitrogen atmosphere for 1/2 hour. The oxide becomes viscous, the oxide skeleton collapses, the oxide densifies and, depending on the porosity, only takes up approx. 2/3 of the previously used volume after the temperature step. Finally, a silicon dioxide layer is obtained which is thick and has comparable properties to thin, purely thermally produced silicon dioxide layers. The thick silicon dioxide layers thus obtained can also be used for optical and electrical applications. As a relaxation step, a so-called two-temperature heating can also be used instead of the tempering step. This two-temperature heating ensures compensation for the different thermal expansion coefficients of silicon and silicon dioxide (ratio 10/1), thereby avoiding the occurrence of mechanical stresses during cooling. This compensation is achieved by heating the silicon dioxide to 1100 ° C in contrast to silicon; the inside of the wafer, which consists of crystalline silicon, only has a temperature of approx. 110 ° C. in this so-called two-temperature heating step. The wafer is e.g. B. brought to the desired temperature via a hot plate. The aim is therefore to separately heat the silicon dioxide layer to approximately 1100 ° C. without the wafer heating up further. The following methods can be used:

1. Heating the silicon dioxide layer by laser bombardment (local or flat, usually pulsed). The wavelength of the laser is on one of the absorption bands heating layer tuned to a targeted heating to reach.
2. Heating of the silicon dioxide layer by rapid thermal annealing. Here, the wafer (silicon wafer) is brought to high temperatures (<1000 ° C) by lamps within a few seconds. By simultaneously tempering the underside of the wafer, the single-crystalline silicon part of the wafer is kept, for example, at 110 ° C., while the upper SiO 2 layer is heated by the lamps to 1100 ° C. in order to adapt the temperatures of the individual layers to the different expansion coefficients of the materials .

Dieser Schritt der Zweitemperaturerwärmung kann nicht nur als Ersatz des zuvor beschriebenen Temperschritts eingesetzt werden, sondern auch nachträglich ergänzend zum Temper schritt angewendet werden, um einen Abbau der Schichtspan nungen zu erzielen. Auch ist diese Idee der Erwärmung auf unterschiedliche Temperaturen bei einem einseitig mit einer dicken Siliziumdioxidschicht bedeckten Siliziumwafer anwend bar oder allgemein bei Schichtsystemen, bei denen die Mate rialien, die diese Schichten bilden, unterschiedliche ther mische Ausdehnungskoeffizienten aufweisen.This step of two temperature heating can not only used as a replacement for the previously described tempering step be, but also subsequently to the temper step can be applied to break down the layer chip achievements. This is also the idea of warming up different temperatures at one sided with one use a thick silicon dioxide layer covered silicon wafer bar or in general for layer systems in which the mate rialies that form these layers, different ther have mixed expansion coefficients.

Nach dem Abkühlen erhält man so beidseitig mit einer dicken Siliziumdioxidschicht bedeckte Siliziumwafer, wobei die Si liziumdioxidschicht eine Dicke von bis zu 100 µm aufweisen kann, vorzugsweise eine Dicke jedoch von ca. 10 bis 15 µm. Diese oxidbedeckten Wafer sind für Wellenleiteranordnungen bzw. aktive optische Bauelemente einsetzbar, aufgrund der guten optischen Eigenschaften der solcher Art hergestellten dicken Siliziumdioxidschicht. Da die mit dem erfindungsgemä ßen Verfahren hergesellte Siliziumdioxidschicht auch gute elektrische Eigenschaften aufweist, sind solcher Art herge stellte Wafer für SOI-Bauelemente verwendbar. Ferner sind die resultierenden Siliziumdioxidschichten als Opferschich ten in der Mikrosystemtechnik einsetzbar.After cooling, you get a thick on both sides Silicon dioxide layer covered silicon wafers, the Si silicon dioxide layer have a thickness of up to 100 microns can, but preferably a thickness of about 10 to 15 microns. These oxide covered wafers are for waveguide assemblies or active optical components can be used due to the good optical properties of such a type thick silicon dioxide layer. Since the with the The silicon dioxide layer produced by the process is also good has electrical properties, are of such a type made wafers usable for SOI devices. Furthermore are the resulting silicon dioxide layers as a sacrificial layer can be used in microsystem technology.

Claims

1. A method for producing thick oxide layers on a silicon wafer, wherein

a layer of porous silicon is produced in an electrochemical etching process on the front and on the back of the wafer,
in a further step, the porous silicon layer is thoroughly oxidized,
- And in a further step, a relaxation treatment is carried out.

2. The method according to claim 1, characterized in that the electrochemical etching process in an etching tank ( 1 ) it follows, which is separated by the introduction of the wafer to be etched ( 3 ) in two sub-tanks ( 11 , 12 ), so that a rear side contact of the wafer via the contact with the etching medium, in particular an ethanolic hydrofluoric acid bath ( 8 ), depending on the polarity of the applied voltage in one of the two partial pools ( 11 , 12 ), and that by reversing the polarity of the voltage source ( 6 , 7 ) mutual etching takes place.

3. The method according to any one of the preceding claims, since characterized in that the porosity of the layer of po Rosy silicon is varied, so that with increasing Depth decreases.

4. The method according to any one of the preceding claims characterized in that a wafer is used whose Doping has a depth dependency.

5. The method according to any one of the preceding claims characterized in that one in electrochemical etching current density used varies with increasing etching depth is.

6. The method according to any one of the preceding claims, since characterized in that the concentration of one in the elec acid used in the chemical etching process, in particular Hydrofluoric acid, is varied with increasing depth of etching.

7. The method according to any one of the preceding claims characterized in that the through-oxidation of the porous Layer is made by a moist oxidation.

8. The method according to any one of the preceding claims characterized in that the oxidation of the porous layer through successive oxidation steps followed by cooling.

9. The method according to any one of the preceding claims, since characterized in that the relaxation treatment a Annealing process includes.

10. The method according to any one of the preceding claims characterized in that the relaxation treatment is an Er heating the oxidized wafer, the oxidized Layer is heated more than the crystalline wafer mate rial.

11. Optical waveguide arrangement, characterized in that that a waveguide on a thick silicon dioxide layer is arranged according to one of the preceding claims has been manufactured.

12. An active optical component that has at least one op table waveguide arrangement according to claim 11.

13. Use of one according to one of the preceding procedures claims on both sides of oxidized silicon wafers as sili con-on-insulator wafer in the manufacture of SOI semiconductor devices.