DE19802365A1

DE19802365A1 - Übertragungsverfahren und Übertragungssystem

Info

Publication number: DE19802365A1
Application number: DE19802365A
Authority: DE
Inventors: Thomas Dipl Ing Zellerhoff
Original assignee: Siemens AG; Siemens Corp
Current assignee: Siemens AG; Siemens Corp
Priority date: 1998-01-22
Filing date: 1998-01-22
Publication date: 1999-08-05
Anticipated expiration: 2018-01-23
Also published as: US6836482B1; WO1999038349A1; AU2264099A; EP1050182A1; DE19802365C2; ZA99392B; CN1124770C; CA2318186A1; CN1284253A; AU764446B2

Description

Die vorliegende Erfindung betrifft ein Verfahren zum Übertra gen von Daten in einem ATM-Übertragungssystem sowie ein ATM-Über tragungssystem, insbesondere ein ATM-Breitband-Über tragungssystem.

Im Laufe der schnellen Entwicklung der Nachrichtentechnik in den letzten Jahren wurden viele neue Übertragungs- bzw. Ver mittlungsprinzipien für verschiedene Übertragungsarten in di gitalen Kommunikationsnetzen entwickelt. Bei dem sogen. STM-Über mittlunsprinzip (Synchronous Transfer Mode) handelt es sich um ein synchrones Übertragungs- bzw. Übermittlungsverfah ren. Dabei werden die Daten verschiedener Datenkanäle inner halb verschiedener Zeitschlitze (Time Slots) seriell übertra gen, wobei die einzelnen Zeitschlitze zu Rahmen zusammengefaßt sind. Jedem Datenkanal ist ein bestimmter Zeitschlitz inner halb eines Rahmens zugeordnet. Zur Synchronisation eines jeden Rahmens wird ein Rahmensynchronwort übertragen, so daß jeder einem bestimmten Datenkanal zugeordnete Zeitschlitz eines Rah mens einen festen zeitlichen Abstand zum Rahmensynchronwort aufweist. Jeder Zeitschlitz kann eine relativ kleine Anzahl von Bits, z. B. 8 Bits, enthalten und erscheint zeitlich in gleichbleibenden Abständen. Mit Hilfe dieses STM-Prinzips las sen sich jedoch stark unterschiedliche Bitraten nicht einheit lich beherrschen, d. h. bei Anwendung des STM-Prinzips müßten insbesondere bei der derzeit angestrebten Breitband-Sig nalübertragung unterschiedliche Kommunikationsnetze für un terschiedliche Bitratenbereiche vorgesehen werden. Ein ein heitliches digitales Breitband-Kommunikationsnetz (Broadband Integrated Services Digital Network, BISDN) läßt sich mit Hil fe des STM-Prinzips nicht realisieren.

Wesentlich flexibler ist dagegen das sogen. ATM-Übertragungs- bzw. Vermittlungsprinzip (Asynchronous Transfer Mode). Gemäß diesem ATM-Prinzip werden anstelle der Zeitschlitze des STM-Prin zips nunmehr Zellen übertragen, die normgemäß 53 Oktetts bzw. Bytes als Nutzinformationen enthalten. Diese ATM-Zellen werden abhängig von der Bandbreite des Übertragungsmediums mit konstanter Übertragungsgeschwindigkeit übertragen. Sollen kei ne Nachrichten übertragen werden, werden Leerzellen benutzt. Dem Informationsfeld jeder Zelle, welches die eigentliche Nutzinformation enthält, wird ein sogen. "Header" hinzugefügt, der Steuer- bzw. Adreßinformationen für die entsprechende Zel le enthält.

Fig. 3a zeigt eine Darstellung zur Erläuterung des ATM-Prinzips. Wie in Fig. 3a gezeigt ist, werden mehrere Zellen Z nacheinander (in Pfeilrichtung) von einem Sender zu einem Emp fänger übertragen. Jede Zelle umfaßt dabei, wie bereits be schrieben worden ist, einen Header mit Adreß- oder Steuerin formationen sowie ein Informationsfeld mit der eigentlichen Nutzinformation. Gemäß der festgelegten Norm umfaßt das Infor mationsfeld 48 Oktetts, während der Header 5 Oktetts aufweist, so daß jede Zelle durch 53 Oktetts bzw. Bytes gebildet ist. Diesem Zellenformat können zusätzliche (Header)-Oktetts hinzu gefügt werden, die bei der Übertragung der Zelle von einem sendenden Teilnehmer zu einem empfangenden Teilnehmer für das Routing der Zelle verwendet werden können.

Bei neueren ATM-Breitband-Übertragungssystemen bzw. -Kommunikationsnetzen werden die Datenströme zwischen den ein zelnen Sende- und Empfangsbaugruppen optisch über Lichtwellen leiter übertragen. Dabei erlauben diese ATM-Breitband-Kommu nikationsnetze einen sehr hohen Datendurchsatz, der je doch nicht von den dabei verwendeten Koppelelementen, die in der Regel in der CMOS-Technik ausgebildet sind, aufgrund tech nologischer Beschränkungen verarbeitet werden kann. Daher wer den die zu übertragenden Daten Sendebausteinen parallel über mehrere Datenleitungen zugeführt und von den Sendebausteinen seriell gemultiplext über den Lichtwellenleiter an Empfangs bausteine übertragen, die den seriellen ATM-Datenstrom wieder ausgangsseitig zur weiteren Verarbeitung auf entsprechende pa rallele Datenkanäle aufteilen.

Dieses Prinzip ist in Fig. 3b dargestellt. Ein als Sender die nendes sogen. optisches ATM-Link empfängt digitale Daten meh rerer Datenkanäle K₀-K_n. Des weiteren wird dem Sender S ein Taktsignal T zugeführt. Der Sender S liest somit abhängig von dem Taktsignal T jeweils parallel n + 1 Bits ein und setzt diese Bits in einen seriellen gemultiplexten ATM-Datenstrom D mit einer entsprechend höheren Datenübertragungsrate um, wobei dieser Datenstrom D optisch an einen Empfänger E übertragen wird. Dieser Empfänger E parallelisiert den empfangenen seri ellen Datenstrom D und gibt ihn wieder parallel über ausgangs seitige Datenkanalleitungen K₀-K_n zusammen mit einem Takt signal T aus.

Anhand der vorhergehenden Beschreibung ist offensichtlich, daß das Demultiplexen des seriellen Datenstroms D in dem Empfänger E ein besonderes Problem darstellt. Zum Demultiplexen des Da tenstromes D muß der Empfänger E wissen, welches Bit des seri ellen Datenstroms D welchem ausgangsseitigen Datenkanal K₀-K_n zuzuordnen ist. Bekannte Lösungen sehen hierzu vor, sendersei tig dem eigentlichen seriellen Datenstrom D zusätzliche Syn chronisierinformationen hinzuzufügen, die im Empfänger E aus gewertet werden und die Zuordnung der in dem seriellen Daten strom D übertragenen digitalen Informationen zu den einzelnen ausgangsseitigen Datenkanälen K₀-K_n definieren. So können bei spielsweise zusätzliche Synchronisierinformationen mit Hilfe einer im Sender S durchgeführten Kodierung, insbesondere einer Blockkodierung, hinzugefügt werden. Durch die Blockkodierung im Sender S wird dem eigentlichen seriellen Datenstrom D eine Redundanz hinzugefügt, wodurch die serielle Datenrate des Da tenstromes D ansteigt. Zum anderen ist im Empfänger E ein re lativ hoher Schaltungsaufwand erforderlich, um die dem seriel len Datenstrom D hinzugefügten Synchronisierinformationen aus werten zu können. Dies alles hat zur Folge, daß zur Übertra gung der Daten der eingangsseitigen Datenkanäle K₀-K_n bei spielsweise keine billigen Standardlaser eingesetzt werden können.

Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, ein Übertragungsverfahren für ein ATM-Übertragungssystem sowie ein entsprechendes ATM-Übertragungssystem zu schaffen, wobei mit relativ einfachem schaltungstechnischen Aufwand eine emp fängerseitige Demultiplexierung des seriell übertragenen Da tenstromes möglich ist. Insbesondere soll eine korrekte Demul tiplexierung des seriellen Datenstromes ohne Hinzufügen zu sätzlicher Synchronisierinformationen und damit ohne Hinzufü gen von Redundanz möglich sein.

Diese Aufgabe wird gemäß der vorliegenden Erfindung durch ein Verfahren mit den Merkmalen des Anspruches 1 sowie ein ATM-Über tragungssystem mit den Merkmalen des Anspruches 14 gelöst. Die Unteransprüche beschreiben jeweils vorteilhafte und bevor zugte Ausführungsbeispiele der vorliegenden Erfindung, die ih rerseits zu einer möglichst einfachen Datenübertragung beitra gen.

Gemäß der vorliegenden Erfindung werden in Übereinstimmung mit dem Stand der Technik weiterhin die digitalen Daten der sen derseitig vorliegenden parallelen Datenkanäle bitweise in ei nen seriellen ATM-Datenstrom umgesetzt, d. h. gemultiplext, wo bei die seriellen Daten des ATM-Datenstromes in Form der ein gangs beschriebenen ATM-Zellen übertragen werden. Innerhalb jeder Zelle wird jedoch gemäß der vorliegenden Erfindung eine charakteristische Bit folge übertragen, mit deren Hilfe empfän gerseitig der Beginn der entsprechenden ATM-Zelle in dem seri ellen Datenstrom erfaßt werden kann. Bei dieser charakteristi schen Bitfolge handelt es sich vorzugsweise um ein ohnehin mit jeder ATM-Zelle übertragenes Synchronoktett, so daß durch Überwachen des empfangenen Datenstromes auf das Auftreten die ses Synchronoktetts hin der Beginn der entsprechenden ATM-Zelle erkannt und somit korrekt die Informationen des seriel len Datenstromes parallelisiert und auf entsprechende aus gangsseitige Datenkanäle aufgeteilt werden können.

Hierzu werden die digitalen Daten der eingangsseitig parallel zugeführten Datenkanäle bitweise in Dateneinheiten zusammenge faßt, die die jeweils zu übertragene ATM-Zelle bilden. Jede mit Hilfe des seriellen Datenstromes übertragene ATM-Zelle enthält somit mehrere Dateneinheiten, die jeweils eine identi sche Anzahl von Bits eines jeden parallelen Datenkanales um fassen. Im Prinzip ist denkbar, daß mit jeder Dateneinheit von jedem Datenkanal zwei oder mehr Bits übertragen werden. In der Praxis werden jedoch die eingangsseitig anliegenden parallelen Datenkanäle bitweise abgetastet, so daß jede Dateneinheit von jedem Datenkanal lediglich ein Bit aufweist. Innerhalb jeder Dateneinheit befindet sich das entsprechende Bit eines Daten kanales stets an derselben Stelle, so daß empfangsseitig nach Feststellen des Beginns einer Dateneinheit die einzelnen Bits leicht auf die parallelen ausgangsseitigen Datenkanäle aufge teilt werden können. Besonders vorteilhaft ist die Verwendung von jeweils vier eingangsseitigen und ausgangsseitigen Daten kanälen, da somit die Daten der Datenkanäle vier-Bit-weise in Halbbytes zusammengefaßt werden können, wobei jedes Halbbyte eine zuvor beschriebene Dateneinheit der zu übertragenden ATM-Zelle bildet. Jedes Oktett einer ATM-Zelle umfaßt demnach zwei dieser Halbbytes. Die Daten jeder ATM-Zelle werden somit halb byteweise seriell von dem Sender zu dem Empfänger übertragen.

Die erfindungsgemäß vorgeschlagene Auswertung der charakteri stischen Bitfolge der Zelle, die ohnehin mit der Zelle über tragen wird und in der Regel durch das erste Byte jeder ATM-Zelle gebildet ist, ermöglicht, daß für die empfängerseitige Demultiplexierung des seriellen Datenstroms keine zusätzlichen Signale oder Synchronisierinformationen für die Kanalzuordnung erforderlich sind. Somit kann eine Erhöhung der Datenrate des optisch übertragenen seriellen Datenstromes mit den zuvor be schriebenen damit verbundenen Nachteilen vermieden werden. Die Erfindung ermöglicht somit eine Datenübertragung gemäß dem ATM-Übertragungsprinzip mit relativ geringem Schaltungsaufwand und erlaubt die Verwendung kleinerer Modulgrößen für die Sen der- bzw. Empfängerbausteine. Des weiteren ist die Übertragung mit einer geringeren Verlustleistung möglich, und aufgrund des geringeren Schaltungsaufwandes können die Kosten reduziert werden.

Die Erfindung betrifft insbesondere die Übertragung von Daten innerhalb eines ATM-Vermittlungssystems.

Die Erfindung wird nachfolgend unter Bezugnahme auf die beige fügte Zeichnung anhand eines bevorzugten Ausführungsbeispiels näher erläutert. Dabei zeigt:

Fig. 1 eine schematische Darstellung eines bevorzugten Ausführungsbeispiels des erfindungsgemäßen ATM-Breitband- Übertragungssystems,

Fig. 2 den internen Aufbau einer ATM-Zelle, die über den in Fig. 1 gezeigten seriellen Datenfluß von einem Sender zu einem Empfänger übertragen wird,

Fig. 3a eine Darstellung des prinzipiellen Datenflusses gemäß dem ATM-Übertragungsprinzip, und

Fig. 3b eine schematische Darstellung eines bekannten ATM-Breitband-Übertragungssystems.

Fig. 1 zeigt schematisch den Aufbau eines bevorzugten Ausfüh rungsbeispiels des erfindungsgemäßen ATM-Übertragungssystems. Von außen betrachtet entspricht dieser Aufbau im wesentlichen dem in Fig. 3 dargestellten bereits bekannten Aufbau. Eine Sendeeinrichtung S empfängt mehrere Datenkanäle K₀-K₃ sowie ein Taktsignal T und wandelt die an ihr parallel anliegenden digitalen Daten dieser Datenkanäle in einen seriellen Daten strom D um, der aus einer Vielzahl von nacheinander übertrage nen ATM-Zellen besteht. Dieser serielle Datenstrom D wird von einer Empfangseinrichtung E empfangen und ausgewertet und aus gangsseitig den ausgangsseitigen Datenkanälen K₀-K₃ zugewie sen. Eine Besonderheit des in Fig. 1 dargestellten Ausfüh rungsbeispiels ist jedoch die Tatsache, daß der Sendeeinrich tung S vier Datenkanäle K₀-K₃ zugeführt werden, deren digitale Daten vier-Bit-weise parallel erfaßt und in den seriellen Da tenstrom D umgesetzt, d. h. gemultiplext werden. Die Sendeein richtung S überträgt den seriellen Datenstrom optisch über ei ne Lichtwellenleiteranordnung an die Empfangseinwichtung E. Die einzelnen Datenkanäle K₀-K₃ können beispielsweise eine Übertragungsrate von 830 Mbit/s aufweisen, während der seriel le ATM-Datenstrom dementsprechend mit einer Datenrate von 3,3 Gbit/s optisch übertragen wird.

Das vier-Bit-weise parallele Einlesen der digitalen Daten der vier Datenkanäle K₀-K₃ ist, wie nachfolgend noch näher erläu tert wird, insbesondere deshalb vorteilhaft, da die parallel eingelesenen vier Bits der einzelnen Datenkanäle K₀-K₃ in der Sendeeinrichtung S besonders einfach zu Dateneinheiten in Form von Halbbytes zusammengefaßt werden können, die in Form von ATM-Zellen von der Sendeeinrichtung S zur Empfangseinrichtung E übertragen werden. Jede zu übertragende ATM-Zelle des seriellen Datenstromes D umfaßt demnach gemäß dem in Fig. 1 gezeigten Ausführungsbeispiel eine Vielzahl von seriell übertragenen Halbbytes, die jeweils von jedem Datenkanal K₀-K₃ ein parallel eingelesenes Bit umfassen.

Nachfolgend soll der Aufbau der von der Sendeeinrichtung S zu der Empfangseinrichtung E übertragenen ATM-Zellen des seriel len Datenstromes D unter Bezugnahme auf Fig. 2 näher erläutert werden. Dabei handelt es sich um ein bevorzugtes Beispiel ei nes von der Anmelderin für einen Multicastbetrieb verwendeten Zellenformats. Selbstverständlich sind auch andere ATM-Zellen formate möglich.

Die in Fig. 2 gezeigte ATM-Zelle umfaßt den bereits eingangs beschriebenen normgemäßen ATM-Zellenaufbau mit 53 Oktetts bzw. Bytes, die in Fig. 2 durch die Oktetts Nr. 10-62 gebildet sind. Dieser normgemäße Zellenaufbau ist in Fig. 2 als "externe ATM-Zelle" bezeichnet und umfaßt zum einen einen "externen" Header sowie das bereits zuvor erwähnte Informati onsfeld, in dem die eigentliche Nutzinformation (Payload) ent halten ist. Der "externe" Header umfaßt 5 Oktetts, während das Informationsfeld 48 Oktetts aufweist.

Gemäß Fig. 2 werden diesem normgemäßen ATM-Zellenaufbau mit 5 Header-Oktetts und 48 Informationsfeld-Oktetts von der in Fig. 1 gezeigen Sendeeinrichtung zusätzliche Adreß- bzw. Steuerok tetts hinzugefügt, welche interne Routinginformationen für die Übertragung der ATM-Zellen zwischen den einzelnen Koppelbau steinen umfassen. Diese internen Adreß- bzw. Steuerinformatio nen umfassen gemäß Fig. 2 einen "internen" Header mit zusätz lichen 10 Oktetts sowie einen die ATM-Zelle abschließenden "internen" Trailer mit einem Oktett, so daß die insgesamt von dem Sender S zu dem Empfänger E übertragenen ATM-Zellen gemäß Fig. 2 insgesamt 64 Oktetts bzw. Bytes umfassen. Wie bereits anhand von Fig. 3 erläutert worden ist, ist es im Prinzip be reits bekannt, den normgemäß vorgeschriebenen 53 Oktetts zu sätzliche Adreß- oder Steueroktetts mit Routinginformationen für die Übertragung hinzuzufügen.

Erfindungsgemäß wird jedoch nunmehr vorgeschlagen, innerhalb der ATM-Zelle eine charakteristische Bit folge zu übertragen, die innerhalb jeder ATM-Zelle empfängerseitig eindeutig iden tifiziert werden kann. Der Empfänger überwacht den ihm zuge führten seriellen Datenstrom auf das Auftreten dieser charak teristischen Bit folge hin und kann nach Erkennen dieser cha rakteristischen Bit folge den Anfang der entsprechenden ATM- Zelle innerhalb des seriell übertragenen Datenstroms ermitteln und feststellen. Dies ist gemäß der vorliegenden Erfindung insbesondere deshalb möglich, da senderseitig die parallel eingelesenen Bits der digitalen Datenkanäle K₀-K₃ (vgl. Fig. 1) in Dateneinheiten zusammengefaßt werden, wobei jede Daten einheit von jedem Datenkanal eine identische Anzahl von Bits aufweist. Die Bits jedes Datenkanals haben innerhalb der ein zelnen Dateneinheiten stets dieselbe Position, so daß nach Feststellen der charakteristischen Bit folge im Empfänger der Beginn der ersten Dateneinheit der entsprechenden ATM-Zelle, d. h. die Lage der einzelnen Dateneinheiten im seriellen opti schen Datenstrom, ermittelt und die einzelnen Bits der einzel nen Dateneinheiten korrekt ausgangsseitig auf die einzelnen Datenkanäle K₀-K₃ aufgeteilt werden können.

Im Prinzip wäre es möglich, daß die einzelnen seriell übertra genen Dateneinheiten jeder ATM-Zelle von jedem Datenkanal K₀- K₃ zwei oder mehr Bits aufweisen, wobei beispielsweise die Bits 0 und 1 dem Datenkanal K₀, die Bits 2 und 3 dem Datenka nal K₁ usw. zugewiesen sind. In diesem Fall würden die zu übertragenen Dateneinheiten jeweils durch ein volles Byte ge bildet werden, wobei jede ATM-Zelle entsprechend byteweise von dem Sender zu dem Empfänger übertragen werden würde.

Es ist jedoch vorteilhaft, senderseitig abhängig von dem zuge führten Taktsignal T (vgl. Fig. 1) von jedem Datenkanal K₀-K₃ jeweils nur ein Bit parallel einzulesen und zu multiplexen, so daß die von dem in Fig. 1 gezeigten Sender S zu dem Empfänger E übertragenen Dateneinheiten des seriellen Datenstromes je weils durch Halbbytes mit vier Bits gebildet sind, wobei gemäß Fig. 2 128 seriell übertragene Halbbytes eine ATM-Zelle des seriellen Datenstromes D bilden. In anderen Worten bedeutet dies, daß jedes Oktett der in Fig. 2 gezeigten ATM-Zelle be vorzugt halbbyteweise durch Übertragen eines Halbbytes HB0 und eines nachfolgenden zweiten Halbbytes HB1 von dem Sender S zu dem Empfänger E übertragen werden. Der in Fig. 2 gezeigte Pfeil entspricht dabei der Übertragungsreihenfolge der einzel nen Halbbytes HB0 und HB1.

Damit die in den einzelnen Halbbytes enthaltenen Bits empfän gerseitig korrekt erfaßt und auf die ausgangsseitigen Datenka näle K₀-K₃ aufgeteilt werden können, muß der Empfänger E in dem ihm zugeführten seriellen Datenstrom D mit nacheinander übertragenen Halbbytes zum einen jeweils den Beginn der ein zelnen ATM-Zellen und zum anderen innerhalb jeder ATM-Zelle den Beginn jedes Halbbytes ermitteln.

Zu diesem Zweck wird, wie bereits zuvor erläutert worden ist, innerhalb jeder ATM-Zelle des seriellen Datenstromes D eine charakteristische Bitfolge übertragen, die empfängerseitig auf ihr Auftreten hin überwacht wird. Diese charakteristische Bit folge wird in jeder der übertragenen ATM-Zellen stets an der selben Stelle, d. h. im selben Oktett und auf dieselben Halb bytes aufgeteilt, übertragen. Erkennt somit der Empfänger das Auftreten dieser charakteristischen Bitfolge in dem ihm zuge führten seriellen Datenstrom D, kann er, da ihm der Zusammen hang zwischen der Position der charakteristischen Bitfolge in nerhalb der ATM-Zelle und dem Beginn der ATM-Zelle, d. h. der Lage der ATM-Zelle innerhalb des seriellen Datenstroms D, be kannt ist, den Beginn der entsprechenden ATM-Zelle und somit das erste Halbbyte dieser ATM-Zelle in dem seriellen Daten strom ermitteln und die einzelnen Bits dieses ersten Halbbytes sowie der nachfolgenden Halbbytes der entsprechenden ATM-Zelle korrekt nacheinander auf die einzelnen ausgangsseitigen Daten kanäle K₀-K₃ aufteilen, so daß diese entsprechend parallel ausgegeben werden.

Aufgrund der Tatsache, daß als charakteristische Bitfolge je der ATM-Zelle eine ohnehin in dem in Fig. 2 gezeigten ATM-Zellen format enthaltene und übertragene Bitfolge verwendet wird, entsteht für die empfängerseitige Synchronisierung, d. h. Zuordnung der einzelnen Bits des seriellen Datenstroms zu den entsprechenden ausgangsseitigen Datenkanälen K₀-K₃ kein zu sätzlicher Datenaufwand, d. h., es müssen keine zusätzlichen Synchronisierinformationen dem eigentlich zu übertragenden se riellen Datenstrom D hinzugefügt werden, so daß keine Redun danz auftritt.

Vorteilhafterweise kann als die zuvor beschriebene charakteri stische Bitfolge das erste Oktett einer jeden ATM-Zelle ver wendet werden. Dieses in Fig. 2 dargestellte Oktett 0 wird bei Verwendung des in Fig. 2 gezeigten Zellenformats in den in Fig. 1 und 3 dargestellten ATM-Breitband-Übertragungssystemen standardmäßig zur Auswertung und Ermittlung der entsprechenden ATM-Zelle in den einzelnen Koppelbausteinen (Sender, Empfän ger) benötigt und als Synchron-Oktett bezeichnet. Dieses Syn chron-Oktett umfaßt in Fig. 2 mit 0 bis 6 durchnumerierte Bits, die für jede zu übertragende ATM-Zelle denselben Wert besitzen und somit fest sind. Das höherwertigste Bit 7 dieses Synchron-Oktetts, welches in Fig. 2 mit T bezeichnet ist, ist ein "Togglebit", welches von dem Sender von ATM-Zelle zu ATM-Zelle alternierend gesetzt wird. Vorteilhafterweise wird die ses mit dem in Fig. 2 gezeigten ATM-Zellenformat ohnehin über tragene Synchron-Oktett als charakteristische Bitfolge verwen det, deren Auftreten in dem seriellen Datenstrom von dem Emp fänger überwacht wird. Sobald der in Fig. 1 gezeigte Empfänger E das Auftreten dieser Bitfolge des Synchron-Oktetts in dem seriellen Datenstrom D erkannt hat, schließt er auf den Beginn einer neuen ATM-Zelle, die insgesamt einschließlich des Syn chron-Oktetts 64 Oktetts umfaßt, so daß der Empfänger E die einzelnen halbbyteweise übertragenen Oktetts der entsprechen den ATM-Zelle auswerten kann. Wie in Fig. 2 gezeigt ist, wird gemäß dem bevorzugten Ausführungsbeispiel selbstverständlich auch das Synchron-Oktett halbbyteweise übertragen, d. h. die vier niederwertigen Bits 0-3 des Synchron-Oktetts werden in nerhalb eines ersten Halbbytes HB0 und die vier höherwertigen Bits 4-7 in einem nachfolgenden Halbbyte HB1 seriell über tragen.

Des weiteren ist in Fig. 2 auch der Zusammenhang der in den Halbbytes HB0 bzw. HB1 zusammengefaßten Bits und der entspre chenden Datenkanäle dargestellt. Wie bereits erläutert worden ist, werden die einzelnen Oktetts 0-63 jeder ATM-Zelle halb bytesweise durch die aufeinanderfolgende Übertragung eines er sten Halbbytes HB0 und eines zweiten Halbbytes HB1 von dem Sender zu dem Empfänger übertragen. Jedes dieser Halbbytes HB0, HB1 umfaßt vier parallel eingelesene Bits der an dem Sen der S anliegenden Datenkanäle K₀-K₃ (vgl. Fig. 1). Dabei ist innerhalb jedes Halbbytes HB0, HB1 eine Bitposition einem fe sten Datenkanal zugeordnet. So entspricht beispielsweise gemäß Fig. 2 das Bit 0 jedes Halbbytes HB0 oder HB1 stets dem Daten kanal K₀, während beispielsweise das Bit 2 dem Datenkanal K₂ entspricht. Somit kann der Empfänger E die ihm zugeführte se rielle Bitfolge einfach demultiplexen, da ihm nach Erkennung des Auftretens des Synchron-Oktetts in dem seriellen Daten strom der Beginn des ersten Halbbytes der entsprechenden ATM-Zelle bekannt ist, so daß er gemäß der in Fig. 2 gezeigten Zu ordnung einfach nacheinander jeweils ein Bit auf die ausgangs seitigen Datenkanäle K₀-K₃ verteilen muß, so daß die eingangs seitig anliegenden parallelen Datenkanäle wieder korrekt am Ausgang des Empfängers auftreten.

Nachfolgend soll ergänzend die Funktion der einzelnen Bestand teile des in Fig. 2 gezeigten ATM-Zellenformats kurz erläutert werden.

Der dem normgemäßen ("externen") ATM-Zellenformat mit insge samt 53 Oktetts hinzugefügte "interne" Header umfaßt, wie be reits erläutert worden ist, insgesamt 10 Oktetts 0-9. Die einzelnen Oktetts dieses "internen" Headers umfassen Routin ginformationen für die Übermittlung der entsprechenden ATM-Zellen. Innerhalb dieses internen Headers sind einige derzeit noch nicht benutzte und damit reservierte Bits R vorhanden. Die mit SSN (Switching State Number) bezeichneten Bits dienen dazu, die entsprechende ATM-Zelle gezielt zu einem bestimmten Koppelelement zu übermitteln. So kann beispielsweise ein be stimmtes Koppelelement anhand der Informationen dieses SSN-Bit feldes erkennen, ob die jeweilige ATM-Zelle für das ent sprechende Koppelelement bestimmt ist. Die mit CF bezeichneten Bits definieren ein derzeit noch nicht genutztes Flag (Congestion Flag). Des weiteren enthält der interne Header ein Paritätsbit P zur Paritätsprüfung der in dem internen Header enthaltenen Routinginformationen. Mit AUX sind Hilfsbits (Auxiliary Bits) bezeichnet. Die Bits MCRA bezeichnen die in terne Routingadresse der entsprechenden ATM-Zelle (Multicast Routing Address). Die Bits HK (House Keeping) dienen zur Klas sifizierung der Zelle (Leerzelle usw.). Die Bits ADI (Address Identifier) dienen zur Definierung von Adressen für einen phy sikalischen Multicastbetrieb in den einzelnen Koppelelementen. Mit Hilfe der Bits CDP (Cell Delay Priority) können Verzöge rungsprioritäten für die einzelnen ATM-Zellen festgelegt wer den. Die mit SN (Sequence Number) bezeichneten Oktetts des in ternen Headers dienen zur Durchnumerierung der einzelnen seri ell übertragenen ATM-Zellen. Die mit RMS (Redundant Module Sender) und RMR (Redundant Module Receiver) bezeichneten Bits sind Spezialbits für eine weitergehende Redundanzklassifizie rung der einzelnen ATM-Zellen. Dies ist insbesondere deshalb sinnvoll, da grundsätzlich alle ATM-Zellen aus Sicherheits gründen zweimal übertragen werden.

Der ebenfalls dem normgemäßen Zellenformat (Oktett 10-62) abschließend hinzugefügte interne Trailer umfaßt eine mit FCS2 (Frame Check Sequence) bezeichnete Prüfbitfolge für die in dem Informationsfeld übertragenen Nutzinformationen (Payload).

Der Aufbau des "externen" Headers mit den normgemäß vorge schriebenen 5 Oktetts 10-14 ist allgemein bekannt, so daß an dieser Stelle nicht weiter darauf eingegangen werden soll. Allgemein enthält dieser externe Header Adreßinformationen MCI (Multicast Connection Identifier) und VCI (Virtual Channel Identifier). Des weiteren wird der Typ der in dem Informati onsfeld übertragenen Nutzinformation bezeichnet (PTI (Payload Type Identification) und der entsprechenden ATM-Zelle eine be stimmte Zellenpriorität (CLP, Cell Loss Priority) zugeordnet. Schließlich enthält der externe Header ein weiteres Prüfoktett (FCSI, Frame Check Sequence), der sowohl zur Überprüfung des externen Headers (Oktett 10-14) als auch der Oktetts 2-9 des internen Headers dient.

Bezugszeichenliste

S Sendeeinrichtung
E Empfangseinrichtung
D serieller Datenstrom
K₀

-K₃

parallele Datenkanäle
T Taktsignal
Z ATM-Zelle

Claims

1. Verfahren zum Übertragen von Daten in einem ATM-Über tragungssystem, umfassend die Schritte:

a) Umwandeln von digitalen Daten einer bestimmten Anzahl von parallel zugeführten eingangsseitigen Datenkanälen (K₀-K₃) in Dateneinheiten (HB0, HB1), die jeweils von jedem Datenkanal (K₀-K₃) eine identische Anzahl von Bits umfassen,
b) serielles Übertragen der einzelnen Dateneinheiten (HB0, HB1) in Form von Zellen, die jeweils aus einer bestimmten An zahl dieser Dateneinheiten (HB0, HB1) bestehen, wobei jede Zelle eine bestimmte charakteristische Bitfolge umfaßt,
c) Empfangen der seriell übertragenen Dateneinheiten (HB0, HB1),
d) Überwachen der empfangenen Dateneinheiten (HB0, HB1) auf das Auftreten der charakteristischen Bitfolge hin und, nach Feststellen der charakteristischen Bitfolge, Ermitteln der er sten Dateneinheit (HB0) der der charakteristischen Bitfolge entsprechenden Zelle, und
e) beginnend mit der ersten Dateneinheit (HB0) der der charak teristischen Bitfolge entsprechenden Zelle, Aufteilen der ein zelnen Bits jeder Dateneinheit (HB0, HB1) der entsprechenden Zelle nacheinander auf eine der Anzahl der eingangsseitigen Datenkanäle (K₀-K₃) entsprechende Anzahl von parallelen aus gangsseitigen Datenkanälen (K₀-K₃) und paralleles Ausgeben der Bits jeder Dateneinheit (HB0, HB1) über die entsprechenden ausgangsseitigen Datenkanäle (K₀-K₃).

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die innerhalb jeder Zelle übertragene charakteristische Bitfolge 8 Bits umfaßt.

3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß im Schritt b) vor der Übertragung der charakteristischen Bit folge das höherwertigste Bit der charakteristischen Bitfolge von Zelle zu Zelle alternierend gesetzt wird.

4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die restlichen Bits der charakterischen Bitfolge für jede Zelle gleich sind.

5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Anzahl der parallelen eingangsseitigen Datenkanäle (K₀-K₃) vier ist, wobei im Schritt a) die digitalen Daten der vier eingangsseitigen Datenkanäle (K₀-K₃) synchron in paral leler Form zugeführt werden.

6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß im Schritt a) die Daten der eingangsseitigen Datenkanäle (K₀-K₃) derart in die seriell zu übertragenden Dateneinhei ten (HB0, HB1) umgewandelt werden, daß jede zu übertragende Dateneinheit (HB0, HB1) von jedem Datenkanal (K₀-K₃) ein synchron eingelesenes Bit umfaßt, wobei in jeder Dateneinheit (HB0, HB1) das Bit eines bestimmten Datenkanals (K₀-K₃) an derselben Stelle angeordnet ist.

7. Verfahren nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß im Schritt b) die charakteristische Bitfolge in Form von zwei aufeinanderfolgenden Dateneinheiten (HB0, HB1) mit je weils vier Bits übertragen wird.

8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß im Schritt b) die charakteristische Bitfolge vor einer er sten die Bits der eingangsseitigen Datenkanäle (K₀-K₃) auf weisenden Dateneinheit der entsprechenden Zelle übertragen wird.

9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß im Schritt b) die einzelnen Dateneinheiten (HB0, HB1) über ein optisches Übertragungsmedium übertragen werden.

10. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet,
daß im Schritt a) die digitalen Daten der einzelnen parallelen eingangsseitigen Datenkanäle (K₀-K₃) getaktet in die seriell zu übertragenden Dateneinheiten (HB0, HB1) umgewandelt werden, und
daß im Schritt e) die einzelnen Bits jeder seriell übertrage nen Dateneinheit (HB0, HB1) getaktet auf die einzelnen aus gangsseitigen parallelen Datenkanäle (K₀-K₃) aufgeteilt und ausgegeben werden.

11. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß jede Zelle einschließlich der charakteristischen Bitfolge 64 Bytes umfaßt, die im Schritt b) in 128 Dateneinheiten (HB0, HB1) mit jeweils vier Bits übertragen werden.

12. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß jede Zelle eine erste Gruppe von Dateneinheiten, welche Steuerinformationen aufweisen, und eine zweite Gruppe von Da teneinheiten, welche Nutzinformationen aufweisen, umfaßt, wobei die erste Gruppe die charakteristische Bitfolge für die entsprechende Zelle aufweist.

13. Verfahren nach Anspruch 11 und 12, dadurch gekennzeichnet, daß die erste Gruppe 16 Bytes und die zweite Gruppe 48 Bytes umfaßt.

14. ATM-Übertragungssystem,
mit einer Sendeeinrichtung (S), welche digitale Daten einer bestimmten Anzahl von ihr parallel zugeführten eingangsseiti gen Datenkanälen (K₀-K₃) in Dateneinheiten (HB0, HB1) der art umwandelt, daß jede Dateneinheit (HB0) von jedem Datenka nal (K₀-K₃) eine identische Anzahl von Bits umfaßt, und die einzelnen Dateneinheiten (HB0, HB1) seriell in Form von Zellen über ein Übertragungsmedium (D) überträgt, wobei jede Zelle aus einer bestimmten Anzahl von Dateneinheiten (HB0, HB1) be steht und jeweils eine bestimmte charakteristische Bitfolge umfaßt, und
mit einer Empfangseinrichtung (E), die die von der Sendeein richtung (S) seriell übertragenen Dateneinheiten (HB0, HB1) empfängt und auf das Auftreten der charakteristischen Bit folge hin überwacht, wobei die Empfangseinrichtung (E) nach Fest stellen der charakteristischen Bitfolge in den seriell über tragenen Dateneinheiten (HB0, HB1) die erste Dateneinheit der der charakteristischen Bitfolge entsprechenden Zelle ermittelt und beginnend mit dieser ersten Dateneinheit die einzelnen Bits jeder Dateneinheit (HB0, HB1) der entsprechenden Zelle nacheinander auf eine der Anzahl der eingangsseitigen Datenka näle (K₀-K₃) entsprechende Anzahl von parallelen ausgangssei tigen Datenkanälen (K₀-K₃) aufteilt und parallel ausgibt.

15. ATM-Übertragungssystem nach Anspruch 14, dadurch gekennzeichnet, daß die Sendeeinrichtung (S) und die Empfangseinrichtung (E) derart ausgestaltet sind, daß die digitalen Daten der der Sen deeinrichtung (S) zugeführten parallelen Datenkanäle (K₀-K₃) gemäß dem Verfahren nach einem der Ansprüche 2-13 von der Sendeeinrichtung (S) zu der Empfangseinrichtung (E) übertragen und dort über die parallelen ausgangsseitigen Datenkanäle (K₀-K₃) ausgegeben werden.

16. ATM-Übertragungssystem nach Anspruch 14 oder 15, dadurch gekennzeichnet, daß die der Sendeeinrichtung (S) zugeführten parallelen Daten kanäle (K₀-K₃) und/oder die mit der Empfangseinrichtung (E) verbundenen parallelen ausgangsseitigen Datenkanäle (K₀-K₃) eine Datenübertragungsrate von ca. 830 Mbit/s aufweisen, und daß die Sendeeinrichtung (S) die einzelnen Dateneinheiten (HB0, HB1) seriell mit einer Datenrate von ca. 3,3 Gbit/s op tisch zu der Empfangseinrichtung (E) überträgt.