DE19755675A1 - Halbleitergehäuse und Verfahren zu dessen Herstellung - Google Patents

Description

Die Erfindung betrifft ein Halbleitergehäuse sowie ein Ver­ fahren zu dessen Herstellung.

Beim Herstellen eines Halbleitergehäuses werden im allgemei­ nen aufeinanderfolgende Prozeßschritte ausgeführt, nämlich ein Zerteilen zum Abtrennen von auf einem Wafer hergestell­ ten Chips, Chipbonden zum Aufsetzen der abgetrennten Chips auf freie Montageplätze in einem Leiterrahmen, Drahtbonden zum elektrischen Verbinden von Bond-Kontaktflecken auf den Chips und Innenleitern der Leiterrahmen sowie Vergießen der Schaltung zum Schutz nach dem Herstellen integrierter Schal­ tungen auf dem Wafer.

Nachfolgend wird unter Bezugnahme auf Fig. 1, die den Schnittaufbau eines herkömmlichen Halbleitergehäuses mit Drahtbondtechnik veranschaulicht, ein derartiges herkömmli­ ches Gehäuse erläutert.

Gemäß Fig. 1 umfaßt das herkömmliche Halbleitergehäuse einen Chip 11 mit einer eingebauten Halbleiterschaltung, einen Leiterrahmen 12, der den Chip 11 trägt und mit diesem verbunden ist, ein beidseitiges Klebeband 13 zum Fixieren des Chips 11 und des Leiterrahmens 12, untere Kontaktflecken 15 unter dem Leiterrahmen 12 zum Verbinden einer PCB (Prin­ ted Circuit Board) 14 und des Leiterrahmens 12, Bondkontakt­ flecke 16 in oberen Abschnitten des Chips 11, die als Elek­ troden wirken, Drähte 17 zum elektrischen Verbinden der Bondkontaktflecken 16 und des Leiterrahmens 12 sowie einen Körper 18 aus EMC (Epoxy Mold Compound = Epoxid-Gießverbin­ dung) zum Schützen des Bauteils gegen Umgebungseinflüsse.

Beim obengenannten herkömmlichen Halbleitergehäuse bestehen die folgenden Probleme:

• - Erstens bewirkt der Drahtbondprozeß für die elektrische Verbindung des Chips mit dem Leiterrahmen, daß der Herstellprozeß kompliziert ist, und es ist ein komplizierter Lötprozeß folgend auf das Aufstapeln der Chips erforder­ lich.
• - Zweitens sind keine Wärmesenken vorhanden, um während des Betriebs des Bauteils erzeugte Wärme abzuführen.
• - Drittens hat ein Stapel von Gehäusen, die jeweils aufein­ andergestapelt sind, kein gutes Aussehen.

Der Erfindung liegt die Aufgabe zugrunde, ein Halbleiterge­ häuse und ein Verfahren zu dessen Herstellung zu schaffen, die für verbesserte Zuverlässigkeit sorgen, wobei insbeson­ dere für verbesserte Wärmeabfuhr gesorgt ist.

Diese Aufgabe ist hinsichtlich des Gehäuses durch die Lehre des beigefügten Anspruchs 1 und hinsichtlich des Verfahrens durch die Lehre des beigefügten Anspruchs 6 gelöst.

Zusätzliche Merkmale und Aufgaben der Erfindung werden in der folgenden Beschreibung dargelegt und gehen teilweise aus dieser hervor, ergeben sich aber andererseits auch beim Aus­ üben der Erfindung. Die Aufgaben und andere Vorteile der Er­ findung werden durch die Maßnahmen erzielt, wie sie speziell in der Beschreibung, den Ansprüchen und den beigefügten Zeichnungen dargelegt sind.

Es ist zu beachten, daß sowohl die vorstehende allgemeine Beschreibung als auch die folgende detaillierte Beschreibung beispielhaft und erläuternd für die beanspruchte Erfindung sind.

Die Zeichnungen, die beigefügt sind, um das Verständnis der Erfindung zu fördern, veranschaulichen Ausführungsbeispiele der Erfindung und dienen zusammen mit der Beschreibung dazu, deren Prinzipien zu erläutern.

Fig. 1 zeigt den Aufbau eines herkömmlichen Halbleitergehäu­ ses mit Drahtbondtechnik im Schnitt;

Fig. 2 ist eine perspektivische Ansicht des Aufbaus eines Halbleitergehäuses gemäß einem bevorzugten Ausführungsbei­ spiel der Erfindung;

Fig. 3a-3d sind perspektivische Ansichten, die Schritte eines Herstellprozesses für ein Halbleitergehäuse gemäß einem bevorzugten Ausführungsbeispiel der Erfindung veran­ schaulichen;

Fig. 4a und 4b sind Schnitte, die das Halbleitergehäuse ent­ lang der Linie I-I' in Fig. 3b zeigen;

Fig. 5a und 5b sind Schnitte, die das Halbleitergehäuse ent­ lang der Linie II-II' in Fig. 3b zeigen;

Fig. 6 ist eine Schnittansicht eines auf einer PCB montier­ ten Halbleitergehäuses;

Fig. 7 ist eine Schnittansicht aufeinandergestapelter Halbleitergehäuse gemäß einem bevorzugten Ausführungsbeispiel der Erfindung; und

Fig. 8 ist eine Schnittansicht eines Halbleitergehäuses mit einer angebrachten Wärmesenke gemäß einem bevorzugten Aus­ führungsbeispiel der Erfindung.

Das Halbleitergehäuse von Fig. 2 gemäß einem bevorzugten Ausführungsbeispiel der Erfindung umfaßt eine Struktur 22 mit Leiterteilen 21, die in ein jeweiliges Durchgangsloch eingebettet sind, die mit regelmäßigem Intervall von oben nach unten in der Struktur ausgebildet sind, eine Befesti­ gungseinrichtung zum Befestigen von Zuleitungen, die sich in vier Richtungen von ihr ausgehend erstrecken, und eine Be­ festigungsanordnung TAB 24 (Klebstreifenfahne mit aufgekleb­ ten Zuleitungen) für elektrischen Anschluß von Zuleitungen an die Leiterteile 21.

Die Struktur 22 verfügt über eine Bodenplatte zum Montieren von Chips auf ihrer Oberseite, wobei diese Bodenplatte ent­ weder aus einer Quaderstruktur für Bodenplatten, die vorab nur mit den Löchern zum Einbetten der Leiterteile 21 verse­ hen ist und die in Bodenplatteneinheiten zerteilt und ge­ schliffen wird, oder aus einer Quaderstruktur für Bodenplat­ ten hergestellt, die vorab mit den Löchern zum Einbetten der Leiterteile 21 sowie mit Durchgangslöchern zum Montieren der Chips versehen ist und die in Bodenplatteneinheiten zerteilt wird, an denen Montageplatzstrukturen angebracht werden. Die Befestigungseinrichtung kann ein Band zum Fixieren der Zu­ leitungen 23 sein. Eine Zuleitung 23 und ein Leiterteil 21, wie in die Struktur 22 eingebettet, werden elektrisch über Kontakthöcker angeschlossen.

Unter den Fig. 3a-3d zum Veranschaulichen von Schritten eines Herstellprozesses zeigt Fig. 3a eine Befestigungsan­ ordnung TAB, d. h. eine Klebstreifenfahne mit einer Anzahl an ihr befestigter Zuleitungen 23, die sich in vier Richtungen erstrecken. Jede Zuleitung 23 ist elektrisch mit einem der Leiterteile 21 verbunden, wie später mittels Kontakthöckern auszubilden.

Fig. 3b ist eine perspektivische Ansicht einer Struktur, die entsprechend der Form eines Gehäuses ausgebildet ist, mit einer Aussparung im Zentrum der Struktur und mehreren Lö­ chern, die mit regelmäßigem Intervall um die Aussparung her­ um in der Struktur 22 ausgebildet sind, wobei in jedem der Löcher eines der Leiterteile 21 eingebettet ist. Durch An­ bringen von Waferchips und der Befestigungsanordnung TAB an der Struktur 22 mit den so eingebetteten Leiterteilen 21 kann ein vollständiges Gehäuse erhalten werden.

Fig. 3c ist eine perspektivische Ansicht eines Gehäuses mit Waferchips und der Befestigungsanordnung TAB, die an der Struktur angebracht sind. Jede der an der Befestigungsanord­ nung TAB vorhandenen Zuleitungen 23 ist elektrisch mit ei­ nem der in der Struktur eingebetteten Leiterteile 21 verbun­ den.

Fig. 3d ist eine perspektivische Ansicht eines fertigge­ stellten Gehäuses nach dem Vergießen, bei dem keine Probleme hinsichtlich der Zuverlässigkeit und einer Oxidation beste­ hen. Beim Vergießen existiert der Fall, daß nur die Ober­ seite der Struktur vergossen wird, und der andere Fall, daß die gesamte Struktur vergossen wird, nachdem die Struktur auf einer PCB montiert wurde. In diesem Fall wird, um für einfache Wärmeabfuhr zu sorgen, eine Wärmesenke (nicht dar­ gestellt) vor dem Vergießen an der Befestigungsanordnung TAB angebracht.

Nun wird unter Bezugnahme auf die Schnittansichten ein Ver­ fahren zum Herstellen eines derartigen Halbleitergehäuses erläutert.

Gemäß Fig. 4a wird eine Befestigungsanordnung TAB so an ei­ ner Struktur 22 befestigt, daß mehrere Zuleitungen 23 elek­ trisch mit jeweiligen, in die Struktur 22 eingebetteten Lei­ terteilen 23 verbunden werden. Der Zwischenraum zwischen jeder der Zuleitungen 23 wird bei einem Vergießprozeß ver­ gossen. Fig. 4b zeigt den Querschnitt durch das Halbleiter­ gehäuse nach Abschluß des Vergießvorgangs. Wie dargestellt, ist nur der obere Teil der Struktur unter Verwendung eines Epoxidharzes 24 vergossen.

Gemäß Fig. 5a, die einen Schnitt durch das fertiggestellte Gehäuse zeigt, umfaßt das Gehäuse die Leiterteile 21, die an seinen beiden Seiten vorhanden sind, den Waferchip 25 auf der Struktur 22 und die Befestigungsanordnung TAB mit den an ihr angebrachten Zuleitungen 23 auf der Struktur 22. Die Zuleitungen 23 erstrecken sich ausgehend vom Waferchip 21 zu beiden Seiten desselben zu den Halbleiterteilen 21. Ein an den Leiterteilen 21 vorhandener Kontakthöcker (nicht darge­ stellt) verbindet diese elektrisch mit den Zuleitungen 23.

Gemäß Fig. 5b, die einen Schnitt durch das fertiggestellte Gehäuse nach dem Vergießen zeigt, also nachdem die Oberseite der Struktur 22 mit dem Epoxidharz 24 vergossen wurde, er­ streckt sich der Verguß bis zum Rand des Waferchips 25 im mittleren Teil der Struktur 22.

Die mit den Zuleitungen 23 der Befestigungsanordnung TAB verbundenen, mit Kontakthöckern versehenen Leiterteile 21 erleichtern die Haftung zwischen den Leiterteilen 21 und den Zuleitungen 23 auf einfache Weise nur durch Rückflußlöten. Auch dann, wenn ein derartiges Halbleitergehäuse auf einer PCB montiert wird, die mit Lötmittelperlen oder Kontakthö­ ckern unter den Halbleiterteilen versehen ist, können die PCB und das Gehäuse leicht aneinander befestigt werden.

Fig. 6 zeigt einen Schnitt durch das vergossene, an der PCB 26 befestigte Gehäuse, wobei unter den Leiterteilen 21 vor­ handene Lötmittelperlen 27 eine elektrische Verbindung zwi­ schen der PCB 26 und den Leiterteilen 21 vornehmen. Ein er­ neutes Vergießen der Struktur 22 in solcher Weise, daß sie vollständig durch Epoxidharz 24 vergossen wird, nachdem die­ ses Aufsetzen des Gehäuses auf die PCB erfolgte, kann die Gehäusezuverlässigkeit weiter verbessern.

Das vorstehend erläuterte Verfahren zum Herstellen eines Halbleitergehäuses weist einen einfachen Herstellprozeß auf, da kein Drahtbondprozeß zum Verbinden des Waferchips mit den Leiterteilen erforderlich ist, und die Nützlichkeit ist verbessert, da das Aufstapeln der Gehäuse einfach ist.

Fig. 7 veranschaulicht einen Schnitt durch aufgestapelte Halbleitergehäuse gemäß einem bevorzugten Ausführungsbeispiel der Erfindung.

Gemäß Fig. 7 sind die Gehäuse aufeinandergestapelt, nachdem die Lötmittelperlen 27 oder die Kontakthöcker an ihnen ange­ bracht wurden. Durch Aufschmelzen des Lots können die auf­ einandergestapelten Gehäuse leicht aneinander befestigt wer­ den. Wenn die insgesamt aufeinandergestapelten Gehäuse voll­ ständig mit Epoxidharz 24 vergossen werden, nachdem sie auf der PCB 26 montiert wurden, kann das Leistungsvermögen pro tatsächlicher Gehäuseeinheit deutlich erhöht werden, da der Stapel von Gehäusen als ein Gehäuse erscheint. Bei diesem Montieren der aufeinandergestapelten Gehäuse auf der PCB können die aufeinandergestapelten Gehäuse und die PCB auf einfache Weise dadurch aneinander befestigt werden, daß nur ein Aufschmelzprozeß für das Lot unter Verwendung der Löt­ mittelperlen 27 oder der Kontakthöcker verwendet wird.

Gemäß Fig. 8 wird bei einem Verfahren zum Herstellen eines Halbleitergehäuses gemäß einem bevorzugten Ausführungsbei­ spiel der Erfindung das gesamte Halbleitergehäuse mit Epo­ xidharz 24 vergossen, nachdem eine Wärmesenke 29 auf der Befestigungsanordnung TAB des Gehäuses angebracht wurde.

Beim vorstehend erläuterten erfindungsgemäßen Verfahren zum Herstellen eines Halbleitergehäuses bestehen die folgenden Vorteile:

• - Erstens erleichtert der einfache Verbindungsprozeß für Gehäuse einfache Herstellung, da kein Drahtbondprozeß er­ forderlich ist.
• - Zweitens kann das Aufstapeln von Gehäusen durch einen ein­ fachen Aufschmelzprozeß für das Lötmittel erfolgen, ohne daß ein zusätzlicher Prozeß erforderlich ist.
• - Drittens ermöglicht das einfache Befestigen der Wärmesenke für einfache Wärmeabfuhr eine Verbesserung der Zuverlässig­ keit.

Beim Ausführungsbeispiel besteht die Befestigungsanordnung aus einer Klebstreifenfahne als Befestigungseinrichtung mit daran angebrachten Zuleitungen. Die Klebestreifenfahne kann vor dem Vergießen abgezogen werden oder sie kann mit einge­ gossen werden. Die Zuleitungen können auch durch eine andere Befestigungseinrichtung als eine Klebstreifenfahne gehalten werden.

Claims (16)

1. Halbleitergehäuse mit einer Struktur (22) mit Leiter­ teilen (21), die in Löcher eingebettet sind, die sich mit regelmäßigem Intervall durch die Struktur erstrecken, ge­ kennzeichnet durch eine Befestigungsanordnung (TAB), d. h. eine Befestigungseinrichtung mit an ihr befestigten Zulei­ tungen (23), die sich in vier Richtungen erstrecken und je­ weils zum elektrischen Anschluß an eines der Leiterteile dienen.

2. Gehäuse nach Anspruch 1, dadurch gekennzeichnet, daß die Befestigungseinrichtung ein Band zum Fixieren der Zulei­ tungen (23) ist.

3. Gehäuse nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß jedes der Leiterteile (21) einen Kon­ takthöcker aufweist, um es mit der jeweiligen Zuleitung (23) elektrisch zu verbinden.

4. Gehäuse nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß es sich um eine quaderförmige Platte mit Löchern zum Einbetten der Leiterteile (21) handelt.

5. Gehäuse nach Anspruch 4, dadurch gekennzeichnet, daß die Struktur (22) Löcher zum Montieren von Chips aufweist.

6. Verfahren zum Herstellen eines Halbleitergehäuses, ge­ kennzeichnet durch die folgenden Schritte:

• - Bereitstellen einer Struktur (22) entsprechend der Form eines Gehäuses;
• - Anbringen von Zuleitungen (23) an einer Befestigungsein­ richtung, die sich in vier Richtungen erstrecken, um eine Befestigungsanordnung (TAB) auszubilden;
• - Herstellen von Löchern mit regelmäßigem Intervall in der Struktur;
• - Einbetten eines Leiterteils (21) in jedem der Löcher; und
• - Aufschmelzen eines Lots an den Zuleitungen an der Befesti­ gungsanordnung (TAB) für elektrische Verbindung mit den je­ weiligen Leiterteilen und zum Befestigen der Zuleitungen an der Struktur.

7. Verfahren nach Anspruch 6, gekennzeichnet durch das Vergießen des Halbleiterbauteils nach dem Anbringen der Be­ festigungsanordnung (TAB) an der Struktur (22).

8. Verfahren nach Anspruch 7, gekennzeichnet durch das Anbringen des Halbleitergehäuses an einer PCB nach Abschluß des Vergießens.

9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß an der PCB Lötmittelperlen oder Kontakthöcker ausgebildet werden, um die Leiterteile (21) mit der PCB zu verbinden.

10. Verfahren nach Anspruch 8, gekennzeichnet durch erneu­ tes Vergießen des vergossenen Gehäuses nach dem Montieren des vergossenen Gehäuses auf der PCB.

11. Verfahren nach einem der Ansprüche 6 bis 10, dadurch gekennzeichnet, daß die Befestigungsanordnung (TAB) an der Struktur (22) angebracht wird und ein anderes Gehäuse darauf aufgestapelt wird.

12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß ein Stapel von Gehäusen elektrisch untereinander ver­ bunden wird, wozu beim Aufstapeln der Gehäuse Lötmittelper­ len oder Kontakthöcker verwendet werden.

13. Verfahren nach einem der Ansprüche 6 bis 12, dadurch gekennzeichnet, daß an der Oberseite der Befestigungsanord­ nung (TAB) im Gehäuse eine Wärmesenke (29) angebracht wird, um Wärme vom Gehäuse abzuführen, das durch Anbringen der Befestigungsanordnung (TAB) an der Struktur fertiggestellt wurde.

14. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß das Vergießen für den oberen Teil der Struktur (22) oder für die gesamte Struktur erfolgt.

15. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß die Verbindung zwischen Gehäusen beim Aufstapeln durch Aufschmelzen eines Lötmittels erfolgt.

16. Verfahren nach Anspruch 13, gekennzeichnet durch erneu­ tes Vergießen des Gehäuses nach dem Anbringen der Wärmesenke (29).