-
Die
Erfindung bezieht sich auf ein Verfahren zur Herstellung von Chipstapeln
durch Aufeinanderstapeln von Wafern, wobei die einzelnen Wafer miteinander
verklebt werden und der resultierende Stapel anschließend senkrecht
in Chipstapel zerteilt wird.
-
Ein
derartiges Verfahren ist aus dem deutschen Patent
DE 44 17 164 C1 bekannt.
Dabei werden Wafer mit planaren Hochspannungs-Kippdioden, die an
ihrer Oberseite eine elektrisch leitende Verbindungsschicht in Form
eines leitfähigen
Klebers aufweisen, direkt aufeinader gestapelt. Der Kleber ist ein vorhärtbarer
Kleber, der eine Justierung der einzelnen Wafer bei der Aufeinanderstapelung
möglich macht.
Nach dem Stapeln kann der Kleber aushärten, so daß die Chips elektrisch verbunden
sind. Der Waferstapel wird anschließend senkrecht in Chipstapel
zerteilt. Man erhält
vollflächig
verbundene und daher mechanisch feste Hochspannungs-Kippdioden. Nachteilig
daran ist, daß dieses
Verfahren relativ aufwendig; und daher kostenintensiv ist.
-
Ferner
ist ein Herstellungsverfahren für Hochspannungsdioden
bekannt, bei dem diffundierte Silicium-Wafer aufeinander gelötet und
anschließend in
Chipstapel auseinander gesägt
werden. Dieses Verfahren ist jedoch nicht für alle Chiparten geeignet, z.
Bsp. nicht für
Kippdioden-Planarchips.
-
Das
Verfahren mit den Merkmalen des Anspruchs I hat die Aufgabe, daß zur Vorbereitung
der Wafer nur die einfachen bekannten Standardprozesse (wie Leitkleber-Siebdruck,
Wafermontage auf der Folie und Sägen
der Wafer) notwendig sind.
-
Das
Verfahren ist ferner sehr einfach und rationell und daher sehr kostengünstig. Bei
der Herstellung von bspw. Kippdiodenstapeln wird mit jedem einzelnen
Prozeßschritt
der gesamte Waferverbund mit ca. 10 000 Chips prozessiert.
-
Durch
die in den Unteransprüchen
genannten Maßnahmen
sind vorteilhafte Weiterbildungen und Verbesserungen des im Anspruch
1 angegebenen Verfahrens möglich.
Insbesondere ist die Verwendung von Klebefolien von Vorteil, deren
Haftkraft durch Deaktivierung, beispielsweise durch Erwärmung oder
Bestrahlung mit UV-Licht, herabgesetzt werden kann. Damit ist das
Entfernen der Klebefolien nach jedem Stapelvorgang besonders einfach.
-
Besonders
vorteilhaft ist ferner bei der Herstellung von Kippdioden-Planarchips
die Verwendung eines vorhärtbaren
Leitklebers. Dadurch kann jeder Wafer mit sämtlichen Chips vor dem Sägen auf einmal
bedruckt werden und ist für
den späteren
Klebeprozeß vorbereitet.
-
Vorteilhaft
ist ferner, daß die
Wahl der Grundplatte zahlreiche Variationen zuläßt. Insbesondere ist die Verwendung
einer Grundplatte vorteilhaft, die für die spätere Ausrichtung der Chips
eine definierte Grundposition vorgibt. Durch die Erhaltung der Ordnung
der Chips, die auf der Klebefolie fixiert sind, wird mit einem genauen
Positionierschritt die gesamte Anzahl der Chips eines Wafers bezüglich dieser einheitlichen
Grundposition ausgerichtet. Dadurch erhält man eine hohe Genauigkeit
der Außenmaße eines
fertigen Stapels.
-
Im
folgenden wird die Erfindung anhand einiger Ausführungsbeispiele mit Bezug auf
die Zeichnungen näher
erläu tert.
Es zeigen:
-
1 Eine
schematische, auseinandergezogene Darstellung eines ersten Ausführungsbeispiels einer
Grundplatte und der ersten und zweiten Lage von Chips;
-
2 Eine
Darstellung wie in 1 mit einem zweiten Ausführungsbeispiel
einer Grundplatte;
-
3 Eine
Darstellung wie in 1 mit einem dritten Ausführungsbeispiel
einer Grundplatte;
-
4 Die
Temperaturabhängigkeit
der Haftkräfte
verschiedener Klebstoffe.
-
Das
erfindungsgemäße Verfahren
wird im folgenden am Beispiel der Herstellung von Kippdioden-Planarchips
beschrieben, wie sie aus der
DE 44 17 164 C1 bekannt sind. Hierbei werden
im allgemeinen 10 bis 25 Chips
3,
3' übereinander gestapelt. Der Sperrspannungsbereich
der Kippdioden tritt an der Chipoberfläche auf und wird über eine
Polyimid-Schicht
5,
5' abgedeckt.
Die Polyimid-Schicht
5,
5' definiert gleichzeitig den Isolationsabstand
zwischen den Chips
3,
3'. Die elektrische Verbindung wird
mit einem vorhärtbaren
Leitkleber
6,
6' zwischen einem
Fenster in der Polyimid-Schicht
5,
5' auf der Oberseite
4 einer
Lage von Chips
3 und der Unterseite
7' des nächsten Lage
2 von
Chips
3' hergestellt. Die
mechanische Verbindung erfolgt ebenfalls über den Leitkleber
6,
6'. Für Details
wird auf die
DE 44 17 164 verwiesen.
-
In 1 ist
schematisch derjenige Verfahrensschritt dargestellt, bei dem die
einzelnen Lagen 1, 2 von Chips 3, 3' übereinander
gestapelt werden. Die Lagen 1, 2 werden wie folgt
hergestellt: Ein Silizium-Wafer wird in bekannter Weise mit Kippdiodenchips
versehen, indem die einzelnen Schichten (p, n, p, n), z. Bsp. durch
Diffusion als Dotierungen eingebracht werden. Die resultierenden
HKD-Planarchips 3, 3' werden an der an ihrer Oberseite 4, 4' nur schematisch
angedeuteten Struktur 4a, 4a' mit einer Polyimid-Schicht 5, 5' versehen, wobei
die Kathodenanschlüsse
und die Sägegräben 10, 10' offen gehalten werden.
Auf die Polyimid-Struktur 5, 5' der Waferoberseite 4, 4' wird anschließend ein
spezieller Leitkleber 6, 6', z. Bsp. ein silberhaltiger vorhärtbarer
Polyimidleitkleber, aufgebracht. Diese Leitkleber 6, 6' kann z. B.
im Siebdruckverfahren oder durch Stempelung aufgebracht werden.
Bei diesem Ausführungsbeispiel
wird ein Leitkleber 6, 6' mit zwei Aushärtestufen bei ca. 80°C und über 200°C eingesetzt. Nach
dem Aufbringen wird der Leitkleber 6, 6' in einer ersten
Stufe bei ca. 80°C
vorgehärtet
(pre bake). Dieser Voraushärteschritt
bewirkt, daß der
Leitkleber 6, 6' auf
dem Wafer bei den Folgeprozessen (z. B. Sägen, Reinigen, Justieren) nicht
beeinträchtigt
wird.
-
Im
nächsten
Schritt wird auf die Unterseite 7, 7' der Wafer mit
den Chips 3, 3' eine
spezielle Klebefolie 8, 8' aufgeklebt. Diese Klebefolie 8, 8' ist in ihrer Haftkraft
thermisch deaktivierbar. Bei der Deaktivierung, also durch Erwärmung auf
ca. 200°C,
wird die Haftkraft der Klebefolie 8, 8' herabgesetzt.
-
Zusätzlich wird
der Wafer mittels der Klebefolie 8, 8' noch auf eine
Trägerplatte 9, 9' aufgeklebt. Dies
ist allerdings nicht zwingend notwendig. Die Trägerplatte 9, 9' ist in 1 daher
gestrichelt angedeutet. Im nächsten
Schritt werden die Chips 3, 3' auf dem Wafer durch Sägen entlang
der Sägegräben 10, 10' voneinander
getrennt. Dies geht besonders einfach, wenn der Wafer vorher auf
die Trägerplatte 9, 9' aufgeklebt
wurde. Damit hat man die fertigen Lagen 1, 2,
die aufeinander gestapelt werden sollen.
-
Die
erste Lage 1 von Chips 3 kann z. B., wie es in 1 dargestellt
ist, auf einer Grundplatte 11 fixiert werden, die aus einer
Trägerplatte 12 und
einem weiteren Wafer 14 besteht. Die Trägerplatte 12 weist Kanäle 13 auf,
durch die ein Unterdruck (mit einem Pfeil angedeutet) angelegt werden kann.
Der erste Wafer 14 sieht im Prinzip aus wie die soeben
beschriebenen Wafer, d. h. er ist mit fertigen Chips 15 versehen.
Die Chips 15 sind aber nicht mit Leitkleber versehen. Der
Wafer 14 ist ferner nur angesägt. Die Chips 15 sind
also nicht vollständig
voneinander getrennt, sondern über
Stege 16 miteinander verbunden. Durch Anlegen eines Unterdrucks
entlang des Kanals 13 wird der Wafer 14 auf der
Trägerplatte 12 angesaugt
und so fixiert.
-
Die
Chipstruktur auf dem Wafer 14 definiert eine bestimmte
Grundposition, an der die folgenden Lagen 1, 2 von
Chips 3, 3' ausgerichtet
werden sollen. Die erste Lage 1 wird daher über ein
mechanisches oder optisches Zentrierverfahren zur durch den Wafer 14 definierten
Grundposition ausgerichtet und auf den Chips 15 positioniert.
Anschließend
wird der gesamte Verbund erwärmt;
im Ausführungsbeispiel
auf ca. 180°C.
Dabei wird der Leitkleber 6 soweit ausgehärtet, daß die Chips 3 auf
der unteren Lage der Chips 15 haften.
-
Da
die Klebefolie 8 thermisch deaktivierbar ist, wird bei
diesem Schritt gleichzeitig die Haftkraft der Klebefolie 8 durch
die Erwärmung
soweit herabgesetzt, daß sie
sich, gegebenenfalls mit der Trägerplatte 9,
von der Chiplage 15 löst.
Die Klebefolie 8 und gegebenenfalls die Trägerplatte 9 werden
entfernt.
-
Falls
die Erwärmung
noch nicht ausreichend war, kann sie bei ca. 180°C verlängert werden, bis die Haftkraft
der Klebefolie 8 weit genug herabgesetzt ist.
-
Wenn
hingegen eine durch UV-Licht deaktivierbare Klebefolie verwendet
wird, wird sie nach der Wärmebehandlung
mit UV-Licht bestrahlt und anschließend, gegebenenfalls zusammen
mit der Trägerplatte 9 entfernt.
-
In
einem nächsten
Schritt wird die Chiplage 2 wie soeben beschrieben auf
den Chips 3 der Chiplage 1 fixiert.
-
Die
einzelnen Verfahrensschritte werden solange wiederholt, bis die
gewünschte
Anzahl an Chips 3 aufeinander gestapelt ist.
-
Wenn
die letzte Lage von Chips fixiert ist, erhält der gesamte Verbund die
erforderliche Endaushärtung.
Anschließend
wird der Verbund von der Trägerplatte 12 abgelöst, indem
die Beaufschlagung mit Unterdruck beendet wird. Dann erhält man bereits vereinzelte
Chipstapel, die nur noch durch den schmalen Steg 16 zwischen
den Chips 15 des Wafers 14 zusammengehalten sind.
Dieser Steg 16 kann durch Brechen, Sägen oder durch Ätzen entfernt
werden. Die Vorstrukturierung der Grundplatte 12 durch
Verwendung eines angesägten
Wafers 14 erleichtert also den letzten Vereinzelungsschritt
ganz erheblich.
-
In
den 2 und 3 sind in vergleichbaren Darstellungen
verschiedene Ausführungsformen der
Grundplatte gezeigt. Gleiche Bauteile sind daher mit gleichen Bezugszeichen
versehen.
-
Die
Darstellung in 2 unterscheidet sich von derjenigen
in 1 lediglich dadurch, daß als Grundplatte 21 eine
durchgehende Trägerplatte 22 verwendet
wird, auf der ein erster Wafer 24 mit Chips 25 fixiert
ist. Auch dieser Wafer 24 enthält fertige Chips 25 jedoch
ohne Leitkleber. Der Wafer 24 wird nach der Herstellung
der Chips 25 mit einem Hilfsstoff 26, z. B. einem
Klebstoff, einem Lot oder einer der Klebefolie 8 vergleichbaren,
jedoch bei höheren Temperaturen
bzw. anderen Wellenlängen
als diese aktivierbaren Klebefolie, auf der Trägerplatte 22 reversibel
fixiert. Anschließend
wird der Wafer 24 vollständig gesägt. Die vereinzelten Chips 25 sind über den
Hilfsstoff 26 an der Trägerplatte 22 fixiert
und definieren so die Grundposition, an der die Chiplagen 1, 2 ausgerichtet
werden.
-
Nach
Abschluß des
Stapelverfahrens hat man also bereits vereinzelte Chipstapel, die
lediglich durch die Trägerplatte 22 bzw.
den Hilfsstoff 26 gehalten sind. Die fertigen Chipstapel
werden durch Lösen
des Hilfsstoffs 26, z. B. Aufschmelzen des Klebstoffes
oder des Lots, Aktivieren des Klebstoffes oder der Klebefolie mittels
Temperatur oder UV-Licht, vereinzelt.
-
3 zeigt
wiederum eine andere Grundplatte 31, aus Kopfdrähten 32 In
einer Matrix 34. Die Kopfdrähte 32 bzw. ihre Oberflächen 33 definieren die
Grundposition, an der die einzelnen Chiplagen 1, 2 ausgerichtet
werden. Die Matrix 34 kann z. B. eine Lochmaske oder eine
Kunststoffmatrix sein, die bei hohen Temperaturen schmilzt. Im Falle
einer Lochmaske werden die Kopfdrähte 32 ebenfalls durch
Anlegen eines Unterdrucks angesaugt und fixiert. Nach Abschluß des Stapelverfahrens
wird die Beaufschlagung mit Unterdruck beendet und die Kopfdrähte 32 werden
einfach aus der Lochmaske herausgezogen.
-
Als
Grundplatte kann natürlich
auch eine weitere, der Klebefolie 8 vergleichbare aktivierbare Klebefolie
dienen, die bei höheren
Temperaturen bzw. anderen Wellenlängen als die Klebefolie 8 aktivierbar
ist.
-
4 zeigt
noch einmal in einer Übersicht die
Temperaturabhängigkeit
der Haftkräfte
der verschiedenen Klebstoffe. Der Leitkleber LK wird auf die Wafer
gedruckt oder gestempelt und zunächst
bis ca. 80°C
ausgehärtet
(erste Stufe). Durch Erwärmen
auf etwa 180°C
wird der Leitkleber gehärtet
und die Chiplage fixiert (zweite Stufe). Die Haftkraft des Leitklebers
sollte also beim Durchlauf eines Verfahrenszyklus zwischen 100°C und 300°C etwa stetig
zunehmen.
-
In
dem Temperaturbereich zwischen 80 und 100°C, also zwischen der ersten
und der zweiten Stufe, nimmt die Haftkraft der Klebefolie F rapide
ab. Während
also der Leitkleber ausgehärtet
wird und die einzelnen Chiplagen fest aufeinander haften, löst sich
die Klebefolie gleichzeitig ab.
-
Bei
den Temperaturen, die beim Durchlauf durch die einzelnen Verfahrenszyklen
erreicht werden, bleibt jedoch die Haftkraft des Hilfstoffes H,
mit der die unterste Chiplage auf der Trägerplatte fixiert wird, im
wesentlichen erhalten. Die Haftkraft des Hilfsstoffs H darf erst
bei höheren
Temperaturen, z. B. bei etwa 200°C
merklich abnehmen, so daß sich nach
Abschluß des
Verfahrens die Chipstapel erst während
der Endaushärtung
des gesamten Stapels, d. h. bei ca. 200 bis 300°C, ablösen.
-
Durch
die Abstimmung der einzelnen Aktivierungsbereiche der verschiedenen
verwendeten Kleber läßt sich
das Verfahren in besonders kostengünstiger Weise steuern und optimieren.