-
Die
vorliegende Erfindung betrifft eine Halbleitereinrichtung bei der
eine interne Funktion entsprechend einem Potential einer speziellen
Anschlusfläche
bestimmt wird, und Verfahren des Bestimmens einer internen Funktion
einer Halbleitereinrichtung.
-
Halbleitereinrichtungen
und speziell Halbleiterspeichereinrichtungen weisen verschiedene
Anwendungen auf. Die geforderte Betriebseigenschaft/-funktion unterscheidet
sich in Abhängigkeit der
Anwendung, bei der die Einrichtung verwendet wird. Die Wortanordnung
einer Halbleiterspeichereinrichtung variiert beispielsweise in Abhängigkeit
der Benutzung. Wenn die Wortanordnungen verschieden sind, z.B. in
einer Speichereinrichtung einer × 8-Bitanordnung und in einer
Speichereinrichtung einer × 16-Bitanordnung,
sind die Anzahl der Adressenbits, die intern gültig gemacht sind, und die
Anzahl der Eingabe-/Ausgabepufferschaltungen, die derart eingestellt
sind, daß sie
im Betriebszustand sind, verschieden. Die Anordnung der internen
Schaltungen ist die gleiche. Wenn die geforderten Betriebseigenschaften
die gleichen sind und nur die Wortanordnung verschieden ist, ist
die Leistungsfähigkeit
des Entwurfes verschlechtert, wenn die Speichereinrichtungen entsprechend
der jeweiligen Wortanordnungen entworfen sind, vorausgesetzt daß die interne Schaltung
die gemeinsamen Betriebseigenschaften aufweist. In einem solchen
Fall wird eine Speichereinrichtung, die beide Wortanordnungen verwirklicht, entworfen
und die Wortanordnung wird entsprechend der Benutzung umgeschaltet.
Da eine Anzahl von Speichereinrichtungen von verschiedenen Typen
in einem Chip verwirklicht werden können, wird es möglich, eine
Anzahl von Speichereinrichtungen von verschiedenen Typen durch die
gleichen Herstellungsschritte herzustellen und zusätzlich kann
die Leistungsfähigkeit
des Entwurfes verbessert werden. Ein solches Umschalten der Wortanordnung
wird durch Einstellen eines Potentials einer speziellen Anschlußfläche entsprechend
mit der geforderten Wortanordnung verwirklicht.
-
Ein
Aufbau zum Ändern
einer Eigenschaft, wie z.B. die Änderung
der Wortanordnung, durch Einstellen eines Potentials einer speziellen
Anschlußfläche durch
die Benutzung eines Anschlußdrahtes oder
einer Maskenverbindung wird auch zum Einstellen anderer unterstützter Betriebsmodi
und Betriebseigenschaften/-funktionen benutzt. In der folgenden Beschreibung
umfaßt
der Begriff „Interne
Funktion" Anordnungen,
die durch die Spezifikationen festgelegt sind, wie z.B. Wortanordnungen,
Betriebsmodi einschließlich
EDO (Extended Data Output, erweiterte Datenausgabe) und statischer
Spaltenmodus und 8K und 4K Auffrischzyklen, sowie andere Anordnungen,
wie z.B. das Ein stellen der Änderungsgeschwindigkeit
eines Datenwertes, wenn ein Datenwert von einer Speichereinrichtung
ausgegeben wird, wie im folgenden beschrieben wird. Genauer bezeichnet „Interne
Funktion" alle die
Funktionen/Anordnungen der „Anschlußoption", bei der der Modus,
die Art entsprechend mit einem speziellen Anschlußflächenpotential eingestellt
wird.
-
15 zeigt schematisch einen
Aufbau zum Einstellen einer internen Funktion entsprechend einem
Anschlußflächenpotential.
Wie in 15 gezeigt ist,
ist eine Anschlußfläche PD elektrisch
mit einer Anschlußzusatzfunktionsschaltung
BOF über eine
interne Leitung INL verbunden. Hier bedeutet „elektrisch Verbunden", daß ein Strompfad
zwischen den beiden miteinander verbundenen Elementen gebildet ist.
Die durch die Anschlußzusatzfunktionsschaltung
BOF verwirklichten Funktionen werden entsprechend mit dem Potential
der Anschlußfläche PD bestimmt.
Die Anschlußfläche PD ist
elektrisch mit einem Rahmenleitungsanschluß VFd, der eine Versorgungsspannung
Vdd liefert, die ein erstes Referenzpotential ist, durch einen Anschlußdraht B1 verbunden
oder ist elektrisch durch einen Anschlußdraht B2 mit einem Rahmenleitungsanschluß VFs verbunden,
der ein Erdungspotential Vss oder das zweite Referenzpotential überträgt. Die
durch die Anschlußzusatzfunktionsschaltung
BOF verwirklichte Funktion wird in Abhängigkeit, ob die Anschlußfläche PD auf
dem Pegel der Versorgungsspannung Vdd oder der Erdungsspannung Vss
eingestellt ist, bestimmt.
-
Um
die Halbleitereinrichtung vor einem mechanischen Schaden zu schützen, ist
sie harzversiegelt oder in einem Gehäuse eingebaut. In diesem Fall ist
es nicht möglich
extern die Anschlußfläche PD zu kontaktieren.
Die Rahmenleitungen VFd und VFs sind externe Anschlußstifte,
die einen externen Kontakt ermöglichen.
Daher ist es, nachdem die Halbleitereinrichtung in einem Gehäuse eingebaut
ist (oder nach dem sie harzversiegelt ist), unmöglich extern zu wissen, ob
das Potential der Anschlußfläche PD in dem
Pegel der Versorgungsspannung Vdd oder der Erdungsspannung Vss ist.
Da das an der Anschlußfläche PD eingestellte
Potential nicht extern bekannt ist, ist es schwierig zu bestimmen,
ob die Anschlußzusatzfunktionsschaltung
BOF die gewünschte
interne Funktion verwirklicht oder nicht. Um die durch die Anschlußzusatzfunktionsschaltung
BOF verwirklichte interne Funktion festzustellen, ist es notwendig, das
versiegelte Harz zu entfernen und den Anschlußflächenabschnitt PD freizulegen.
In diesem Fall kann die Halbleitereinrichtung jedoch nicht wiederverwendet
werden.
-
Folglich
gibt es die Möglichkeit,
daß eine Halbleitereinrichtung
geliefert wird, bei der die interne Funktion verschieden von der
gewünschten
Funktion ist.
-
Aus
der
DE 43 44 233 A1 ist
eine Halbleitereinrichtung bekannt, bei der eine interne Funktion entsprechend
einem Potential eines speziellen internen Knotens eingeschaltet
oder ausgeschaltet wird. Die Halbleitereinrichtung weist eine normale
Anschlußfläche, die
getrennt von dem speziellen internen Knoten vorgesehen ist und die
elektrisch mit einer internen Schaltung verbunden ist, und eine
Prüfeinrichtung,
die das Potential des speziellen internen Knotens empfängt und
die die normale Anschlußfläche entsprechend
dem Potential des speziellen internen Knotens selektiv mit einem
Referenzpotentialursprungsknoten verbindet, auf.
-
Es
ist Aufgabe der vorliegenden Erfindung, eine Halbleitereinrichtung
und ein Verfahren des Bestimmens einer internen Funktion einer Halbleitereinrichtung
zur Verfügung
zu stellen, bei denen ein eingestelltes Potential einer speziellen
Anschlußfläche, die
eine Anschlußzusatzfunktion
verwirklicht, einfach von außerhalb
gemessen werden kann.
-
Die
Aufgabe wird durch die Halbleitervorrichtung des Anspruches 1 oder
das Verfahren des Anspruches 6 gelöst.
-
Weiterbildungen
der Erfindung sind in den Unteransprüchen angegeben.
-
Wenn
die Prüfanweisung
bzw. die Überprüfungsanweisung
aktiviert wird, wird die normale Anschlußfläche selektiv mit dem Referenzpotentialursprungsknoten
entsprechend dem Potential der speziellen Anschlußfläche verbunden.
Die normale Anschlußfläche ist
elektrisch mit der internen Schaltung verbunden und somit elektrisch
mit einem externen Anschlußstift
verbunden. Durch Messen eines erzeugten Leckstromes an der normalen
Anschlußfläche durch
den externen Anschlußstift
ist es möglich, festzustellen,
ob die normale Anschlußfläche elektrisch
mit dem Referenzpotentialursprungsknoten verbunden ist. Die elektrische
Verbindung/Unterbrechung der normalen Anschlußfläche und des Referenzpotentialursprungsknotens
entspricht dem Potential der speziellen Anschlußfläche. Daher kann durch Messen
des Leckstromwertes das Potential der speziellen Anschlußfläche bestimmt
werden und somit kann die interne Funktion bestimmt werden.
-
Es
folgt die Beschreibung von Ausführungsbeispielen
anhand der Figuren. Von den Figuren zeigen:
-
1 schematisch
eine Gesamtanordnung einer ersten Halbleitereinrichtung;
-
2A ein
Beispiel einer Anordnung einer in 1 gezeigten
Einbrenntesterfassungsschaltung, und 2B eine
Betriebswellenform davon;
-
3A ein
Beispiel eines Aufbaus einer in 1 gezeigten
Zellauswahlsteuerschaltung und 3B die
Betriebswellenformen davon;
-
4 ein
Beispiel einer Anordnung einer in 1 gezeigten
Ausgabepufferschaltung;
-
5 eine
Darstellung, die eine Anstiegsgeschwindigkeitssteuerfunktion der
Ausgabepufferschaltung zeigt;
-
6 eine
Darstellung für
eine Wellenform, die die Anstiegsgeschwindigkeitsfunktion benutzt;
-
7 schematisch
eine erste Anordnung einer in 1 gezeigten
Prüfschaltung;
-
8 eine
Testumgebung der Halbleitereinrichtung, wenn die in 7 gezeigte
Prüfschaltung benutzt
wird;
-
9 schematisch
eine zweite Anordnung einer Prüfschaltung;
-
10 schematisch
eine dritte Anordnung der Prüfschaltung;
-
11 eine
Testumgebung, wenn die in 10 gezeigte
Prüfschaltung
benutzt wird;
-
12 schematisch
eine vierte Anordnung der Prüfschaltung;
-
13 schematisch
eine andere Anordnung der Prüfanweisungssignalerzeugungsschaltung
zum Aktivieren der Prüfschaltung;
-
14 schematisch
eine Anordnung eines Hauptabschnittes einer zweiten Halbleitereinrichtung;
-
15 schematisch
eine Anordnung eines Hauptabschnittes einer der Anmelderin bekannten Halbleitereinrichtung.
-
1. Ausführungsform
-
1 ist
ein Blockschaltbild, das schematisch eine Gesamtanordnung der Halbleitereinrichtung
entsprechend der ersten Ausführungsform zeigt.
In 1 ist ein statischer Direktzugriffsspeicher eines
taktsynchronen Typs, bei dem externe Steuersignale und Daten synchron
mit einem Taktsignal CLK übernommen
werden, als ein Beispiel der Halbleitereinrichtung gezeigt.
-
Wie
in 1 gezeigt ist, enthält die Halbleitereinrichtung
ein Speicherzellenfeld 1, in dem statische Speicherzellen
in einer Matrix angeordnet sind, eine Zeilenauswahlschaltung 2 zum
Treiben einer entsprechenden Zeile Wortleitung) des Speicherzellenfeldes 1 entsprechend
einem angelegten Zeilenadreßsignal
zu einem ausgewählten
Zustand und eine Spaltenauswahlschaltung 3 zum Auswählen einer entsprechenden
Spalte (Bitleitungspaar) des Speicherzellen-feldes 1 entsprechend
einem angelegten Spaltenadreßsignal.
Die Zeilenauswahlschaltung 2 enthält einen Zeilendekoder zum
Dekodieren des angelegten Adreßsignales,
einen Wortleitungstreiber zum Treiben einer in der entsprechenden
Zeile angeordneten Wortleitung zu einem ausgewählten Zustand entsprechend
dem von dem Zeilendekoder dekodierten Signal.
-
Die
Spaltenauswahlschaltung 3 enthält einen Spaltendekoder zum
Dekodieren der angelegten Spaltenadreßsignale zum Erzeugen eines
Spaltenauswahlsignales und ein Spaltenauswahlgatter zum Auswählen einer
entsprechenden Spalte (Bitleitungspaar) des Speicherzellenfeldes 1 entsprechend
dem Spaltenauswahlsignal von dem Spaltendekoder und zum Verbinden
der ausgewählten
Spalte mit einem internen Datenbus (Schreib-/Lesedatenbus).
-
Die
Halbleitereinrichtung enthält
weiter eine Schreibsteuerschaltung 6 die synchron mit einem Anstieg
eines über
einen Takteingangsanschluß 5 angelegten
Taktsignales CLK an Eingangsanschlüssen 4a bis 4f angelegte
Steuersignale /GW, /MBW, /BW1, /BW2, /BW3 und /BW4 aufnimmt zum
Erzeugen eines internen Schreibsteuersignales, eine Schreibsteuerschaltung 7 zum
Steuern des Schreibbetriebes in das Speicherzellenfeld 1 entsprechend den
Schreibsteuersignalen von dem Schreibsteuerpuffer 6 und
einen Schreibtreiber 9 zum Schreiben eines Datenwertes
in eine ausgewählte
Speicherzelle des Speicherzellenfeldes 1 entsprechend dem Schreibsteuersignal
von der Schreibsteuerschaltung 7 und einem internen Schreibdatenwert,
der von einem Eingaberegister 8 angelegt ist.
-
Das
Signal /GW stellt ein allgemeines Schreibsignal dar, das einen Betrieb
zum Schreiben aller der 32 Bits des von dem Eingangsregister 8 angelegten
Datenwertes auf einmal anweist. Das Signal /MBW stellt ein Masterbitschreibsignal
dar und wenn es aktiviert ist, kann das Schreiben von 32 Bits des
von dem Eingangsregister 8 angelegten Datenwertes durch
die Byteeinheit gesteuert werden. Die Signale /BW1, /BW2, /BW3 und
/BW4 sind Byteschreibsignale, die entsprechend das Datenwertschreiben
des ersten, zweiten, dritten und vierten Bytes der 32 Bits des Datenwertes
steuern. Die Schreibsteuerschaltung 7 hält das von dem Schreibsteuerpuffer 6 angelegte
Schreibsteuersignal synchron mit dem Anstieg des Taktsignales CLK
und steuert das Datenschreiben durch die Byteeinheit. Das Eingangsregister 8 nimmt
32 Bits des durch einen Dateneingangsanschluß 10 angelegten Datenwertes
synchron mit dem Taktsignal CLK auf und legt den Datenwert an den
Schreibtreiber 9 an. In dem Schreibtreiber 9 wird
entsprechend dem Schreibsteuersignal von der Schreibsteuerschaltung 7 eine entsprechend
dem Byte, dessen Schreiben bestimmt ist, vorgesehene Treiberschaltung
aktiviert und der von dem Eingangsregister 8 angelegte
Schreibdatenwert wird in das entsprechende Speicherzellbyte geschrieben.
-
Die
Halbleitereinrichtung enthält
weiter einen Adreßsteuerpuffer 12,
der synchron mit dem Anstieg des Taktsignales CLK über Eingangsanschlüsse 11a, 11b und 11c angelegte
Signale /CS, /ADSC und /ADSP aufnimmt und der die Signale /ADSC
und /ADSP dekodiert, wenn das Signal /CS aktiv ist, und zum Anlegen
einer Adreßauslöseanweisung
und eines Adreßauslösezeitablaufes
entsprechend dem Ergebnis des Dekodierens, ein Chipauswahlregister 13 zum
Halten des Signales /CS als Reaktion auf die Adreßauslöseanweisung
von dem Adreßsteuerpuffer 12,
ein Adreßregister 14,
das aktiviert ist, wenn die Adreßauslöseanweisung von dem Adreßsteuerpuffer 12 aktiviert
ist, zum Halten eines externen Adreßsignales und eine Adreßerzeugungsschaltung 15 zum Aufnehmen
der Adresse von dem Adreßregister 14 und
zum Erzeugen eines internen Adreßsignales entsprechend der
Adreßauslöseanweisung
und der Adreßauslösezeitablaufanweisung
von dem Adreßsteuerpuffer 12.
-
Das
Signal /CS ist ein Chipauswahlsignal, das anzeigt, daß die Halbleitereinrichtung
in einen ausgewählten
Zustand gesetzt ist. Wenn ein internes Chipauswahlsignal ZCS von
dem Chipauswahlregister 13 aktiv ist, arbeiten die internen
Schaltungen der Halbleitereinrichtung und Datenschreiben-/lesen
wird durchgeführt.
Das Signal /ADSC stellt ein Adreßstatussignal einer Steuereinheit
dar, das anzeigt, daß eine
Adresse von einer Speichersteuereinheit angelegt ist. Das Signal
/ADSP stellt ein Adreßstatussignal
eines Prozessors dar, das anzeigt, daß eine Adreßauslöseanweisung von dem Prozessor
angelegt ist. Der Adreßsteuerpuffer 12 legt
die Adreßauslösezeitablauf-
und Adreßauslöseanweisung
an, wenn eines der Signale /ADSC und /ADSP aktiv ist. Wenn die Adreßauslöseanweisung
von dem Adreßsteuerpuffer 12 angelegt
wird, nimmt die Adreßerzeugungsschaltung 15 ein
internes Adreßsignal
von dem Adreßregister 14 auf
und legt das aufgenommene Adreßsignal
an die Zeilenauswahlschaltung 2 und die Spaltenauswahlschaltung 3 an.
-
Der
Adreßsteuerpuffer 12 nimmt
synchron mit dem Anstieg des Taktsignals CLK auch ein an den Eingangsanschluß 11d angelegtes
Adreßerhöhungsanweisungssignal
/ADV auf und legt dieses an die Adreßerzeugungsschaltung 15 an.
Wenn das Adreßerhöhungsanweisungssignal
/ADV beim Anstieg des Taktsigna les CLK aktiv ist, erzeugt die Adreßerzeugungsschaltung 15 ein
internes Adreßsignal
durch Ändern
der aufgenommenen Adresse und legt das erzeugte Signal an die Zeilenauswahlschaltung 2 und
die Spaltenauswahlschaltung 3 an. Wenn die Adreßerzeugungsschaltung 15 automatisch
ein Adreßsignal
entsprechend dem Adreßerhöhungsanweisungssignal
/ADV erzeugt, wird die Adreßänderungsreihenfolge
durch ein an den Eingangsanschluß 16 angelegtes Signal
MODE bestimmt. Wenn das Signal MODE auf den H- oder L-Pegel eingestellt ist,
ist die Art der Adressenänderung
auf einen überlappenden
Modus oder einen linearen Modus eingestellt. In dem linearen Modus
variiert die Adreßerzeugungsschaltung 15 die
Adressen nacheinander unter Verwendung der aufgenommenen Adresse
als Startadresse. Bei dem überlappenden
Modus erzeugt die Adreßerzeugungsschaltung 15 ein
internes Adreßsignal
durch abwechselndes Invertieren der niedrigstwertigen 2 Bits. Hier
wird eine Anordnung angenommen, bei der nur vier Adressen kontinuierlich
durch die Adreßerzeugungsschaltung 15 erzeugt
werden können.
Der Modus, bei dem die Adreßerzeugungsschaltung 15 die
internen Adreßsignaie
nacheinander erzeugt, wird als „Impulsmodus" (Burst Mode) bezeichnet.
-
Die
Halbleitereinrichtung enthält
weiterhin ein Ausgaberegister 18, dessen Datenausgabemodus
entsprechend einem von einem Steueranschluß 17 angelegten Abfalldurchgangsanweisungssignal FT
eingestellt ist und das einen Datenwert von der durch die Spaltenauswahlschaltung 3 ausgewählten Speicherzelle
des Speicherzellenfeldes 1 empfängt, und einen Ausgabepuffer 20,
der aktiviert wird, wenn ein an den Eingangsanschluß 19 angelegtes
Ausgabefreigabesignal /OE aktiv ist, zum Puffern des von dem Ausgaberegister 18 angelegten
Datenwertes und zum Ausgeben des gepufferten Datenwertes an den
Eingangs-/Ausgangsanschluß 10.
-
Das
Ausgaberegister 18 wird in einen Durchgangszustand gesetzt,
wenn das Abfalldurchgangsanweisungssignal FT aktiv ist (H-Pegel),
und puffert und überträgt einfach
den Datenwert der ausgewählten
Speicherzelle des Speicherzellfeldes 1. Wenn inzwischen
das Abfalldurchgangsanweisungssignal FT in einen inaktiven Zustand
gesetzt wird, hält
das Ausgaberegister 18 den von dem Speicherzellfeld 1 ausgelesenen
Datenwert synchron mit dem Taktsignal CLK und legt ihn an den Ausgabepuffer 20 an.
-
Die
Treibergeschwindigkeit des Ausgabeknotens (Dateneingabe-/Ausgabeanschluß 10)
des Ausgabepuffers 20 wird entsprechend dem Potentialpegel
der speziellen Anschlußfläche 22 bestimmt. Somit
kann eine Halbleiterspeichereinrichtung mit einer Datenausgaberate
entsprechend dem Prozeß und
der Verwendung verwirklicht werden.
-
Die
Halbleiterspeichereinrichtung enthält weiterhin eine Einbrenntestbestimmungsschaltung 24 zum
Bestimmen, ob der Einbrenntestmodus (Testmodus bei erhöhter Spannung)
bestimmt ist oder nicht entsprechend dem Taktsignal CLK und dem Modussignal
MODE, eine Zellauswahlsteuerschaltung 26 zum Ändern der
aktiven Zeitdauer der Zeilenauswahlschaltung 2 und der
Zeilenauswahlschaltung 3, wenn das Einbrenntestbestimmungssignal
BI von der Einbrenntestbestimmungsschaltung 24 aktiv ist, und
eine Prüf-
bzw. Überprüfschaltung 30 zum
selektiven Verbinden eines Anschlusses 28, der mit einer internen
Schaltung verbunden ist, mit einem Referenzpotentialursprungsknoten
entsprechend dem eingestellten Potential SR (Anstiegsgeschwindigkeitssteuersignal)
der Anschlußfläche 22 und
dem Einbrenntestmodusbestimmungssignal BI.
-
Die
Zellauswahlschaltung 26 setzt die Zeilenauswahlschaltung 2 und
die Spaltenauswahlschaltung 3 in den normalen Betriebszustand,
wenn das Einbrenntestmodusbestimmungssignal BI aktiv ist. Wenn inzwischen
das Einbrenntestbestimmungssignal BI inaktiv ist, bestimmt die Zellauswahlsteuerschaltung 26 eine Änderung
in dem Adreßsignal
von der Adreßerzeugungsschaltung 15 und
aktiviert die Zeilenauswahlschaltung 2 und die Spaltenauswahlschaltung 3 nur
für eine
vorbestimmte Zeitdauer von dem Zeitpunkt der Bestimmung der Änderung.
-
In
der ersten Ausführungsform
ist die interne Funktion, die durch das eingestellte Potential (Anstiegsgeschwindigkeitssteuerungssignal
SR) der Anschluß fläche 22 definiert
ist, die Ausgabeknotentreibergeschwindigkeit des Ausgabepuffers 20.
-
2A zeigt
ein Beispiel einer Anordnung der in 1 gezeigten
Einbrennbestimmungsschaltung 24. Wie in 2A gezeigt
ist, enthält
die Einbrennbestimmungsschaltung eine Invertierungs- und Verzögerungsschaltung 24a zum
Bereitstellen einer Verzögerung
des Modussignales MODE um eine vorbestimmte Zeitdauer und zum Invertieren
der Logik davon und eine AND-Schaltung 24b, die das Modussignal
MODE empfängt
und ein Ausgabesignal von der Invertierungs- und Verzögerungsschaltung 24a und
eine D-Halteeinrichtung 24c zum Aufnehmen eines Ausgangssignales
von der AND-Schaltung 24b an einer ansteigenden Flanke
des Taktsignales CLK. Das Einbrennmodusbestimmungssignal BI wird
von einem Ausgang Q der D-Halteeinrichtung 24c ausgegeben.
Der Betrieb wird im folgenden mit Bezug zu den Wellenformen von 2B beschrieben.
-
Das
Modussignal MODE setzt wiederholend den H- und den L-Pegel in der
gleichen Zeitdauer wie das Taktsignal CLK voraus. In diesem Fall
wird das Modussignal MODE beim Anstieg des Taktsignals CLK auf den
H-Pegel gesetzt. Die Invertierungs- und Verzögerungsschaltung 24a invertiert
die Logik des Modussignales MODE und verzögert das Signal um eine vorbestimmte
Zeitdauer. Daher wird von der AND-Schaltung 24b ein Signal
an den D Eingang des D Typ Flip-Flops 24c angelegt, wobei
dieses Signal auf den H-Pegel gesetzt und gehalten wird für die Verzögerungszeit
der Invertierungs- und Verzögerungsschaltung 24a als
Reaktion auf den Anstieg des Modussignales MODE. Das Ausgangssignal
von der AND-Schaltung 24b wird durch das D Typ Flip-Flop 24c bei
einer ansteigenden Flanke des Taktsignales CLK aufgenommen. Folglich
wird, wenn das Ausgangssignal von der AND-Schaltung 24 in
dem H-Pegel ist, d.h. in der Zeitdauer während der Betrieb des Ansteigens
des Modussignales MODE von dem L-Pegel zu dem H-Pegel wiederholt
wird, das Einbrennmodusbestimmungssignal BI von dem D Typ Flip-Flop 24c auf
den H-Pegel eingestellt. Wenn das Modussignal auf den L-Pegel flxiert
wird, wird auch das Ausgabesignal der AND-Schaltung 24b auf
den L-Pegel fixiert. Daher ist in diesem Zustand das Ausgabesignal
von der AND-Schaltung 24b in dem L-Pegel bei dem Anstieg des Taktsignales
CLK, das Einbrennmodusbestimmungssignal BI von dem D Typ Flip-Flop 24c ist
auf den L-Pegel eingestellt und somit wird die Beendigung des Einbrennmodus
angewiesen.
-
Wenn
die Anwendung für
die Halbleitereinrichtung bestimmt ist, wird die Adreßreihenfolge
fest eingestellt (wie die Impulsadreßreihenfolge durch des anzuwendenden
Typs des Prozessors eingestellt wird). Folglich kann durch Bestimmen
des Einbrennmodus mit dem Betriebsmodus, in dem das Modussignal
MODE zwischen dem H- und dem L-Pegel kippt bzw. wechselt, ein fehlerhaftes
Einstellen des Einbrennmodus durch den Benutzer verhindert werden. Der
Einbrennmodus betrifft den letzten Test vor der Auslieferung des
Produktes und der Benutzer benutzt einen solchen Modus nie. Durch
Einstellen des Einbrennmodus durch einen Betriebsmodus, der durch
den Benutzer nie benutzt wird, kann ein fehlerhaftes Einstellen
des Einbrennmodus durch den Benutzer während der aktuellen Benutzung
der Halbleitereinrichtung verhindert werden.
-
Die
Anordnung der Einbrenntestbestimmungsschaltung 20, die
in 2A gezeigt ist, ist nur ein Beispiel. Jede Anordnung
kann verwendet werden, vorausgesetzt, daß der Einbrennmodus durch eine
Kombination von Signalzuständen
eingestellt wird, die nicht im normalen Betrieb durch den Benutzer
benutzt wird.
-
Anordnung
der Zellauswahlsteuerschaltung
-
3 zeigt schematisch ein Beispiel einer Anordnung
der in 1 gezeigten Zellauswahlsteuerschaltung 26.
Wie in 3 gezeigt ist, enthält die Zellauswahlsteuerschaltung 26 eine
Adreßübergangsbestimmungsschaltung 26a,
die einen Übergang
eines von der Adreßsignalerzeugungsschaltung 15 angelegten
internen Adreßsignales
bestimmt, eine Einzelpulserzeugungsschaltung 26b zum Erzeugen
eines einzelnen Pulssignales PU mit einer vorbestimmten Zeitbreite
als Reaktion auf das Adreßübergangsbestimmungssignal
ATD von der Adreß übergangsbestimmungsschaltung 26a und eine
ODER-Schaltung 26c, die das Einbrennmodusbestimmungssignal
BI und den Einzelpuls PU von der Einzelpulserzeugungsschaltung 26b empfängt.
-
Von
der ODER-Schaltung 26c wird eine Signal ACT erzeugt, das
die in 1 gezeigte Zeilenauswahlschaltung 2 und
Spaltenauswahlschaltung 3 aktiviert. Wenn das Signal ACT
aktiv ist, werden die Zeilenauswahlschaltung 2 und die
Spaltenauswahlschaltung 3 in den Betriebszustand gesetzt. 3B ist
ein Diagramm von Signalwellenformen, das den Betrieb der Zellauswahlsteuerschaltung 26,
die in 3 gezeigt ist, zeigt. Der Betrieb
der Zellauswahlsteuerschaltung 26, der in 3A gezeigt
ist, wird mit Bezug zu den Wellenformen von 3B beschrieben.
-
Wenn
sich eine interne Adresse ändert,
bestimmt die Adreßübergangsbestimmungsschaltung 26a die Änderung
und erzeugt ein Adreßübergangsbestimmungssignal
ATD, das ein Einzelpulssignal mit einer vorbestimmten Zeitbreite
ist. Die Einzelpulserzeugungsschaltung 26b erzeugt ein
Einzelpulssignal als Reaktion auf den Anstieg des Adreßübergangsbestimmungssignales
ATD. Wenn das Einbrennmodusbestimmungssignal BI in dem L-Pegel ist,
wird das Pulssignal PU von der Einzelpulssignalerzeugungsschaltung 26b als
das Aktivierungssignal ACT von der ODER-Schaltung 26c angelegt.
Daher werden, wenn das Einbrennmodusbestimmungssignal BI in einem
inaktiven Zustand des L-Pegels
ist, d.h. in dem normalen Betriebsmodus, die Zeilenauswahlschaltung 2 und
die Spaltenauswahlschaltung 3 in einen aktiven Zustand
nur entsprechend dem Übergang
der Adresse für
eine vorbestimmte Zeitdauer gesetzt und gehalten, unabhängig von
der Zyklusperiode des Taktsignales CLK.
-
Wenn
das Einbrennmodusbestimmungssignal BI in den H-Pegel gesetzt ist,
wird das Pulssignal PU entsprechend dem Adreßübergangsbestimmungssignal ATD
erzeugt. Das Aktivierungssignal ATC ist jedoch unabhängig von
dem Pulssignal PU in den aktiven Zustand des H-Pegels fixiert. In
dem Einbrennmodus wird eine Spannungsbelastung an jede der Schaltungskomponenten
angelegt. Daher werden, wenn das Taktsignal eine lange Periode aufweist,
die Spaltenauswahl schaltung 3 und die Zeilenauswahlschaltung 2 für eine lange
Zeitdauer der Taktperiode betrieben, so daß eine ausreichende Spannungsbeanspruchung
an jede Schaltung angelegt wird.
-
In
dem Aufbau der Zellauswahlsteuerschaltung 26, die in 3A gezeigt
ist, kann die Adreßübergangsbestimmungsschaltung 26a so
angepaßt werden,
daß das
Adreßübergangsbestimmungssignal
ATD nur erzeugt wird, wenn das interne Chipauswahlsignal ZCS aktiv
ist. Die Adreßänderungserfassungsschaltung
kann einfach verwirklicht werden durch Bereitstellen einer Verzögerungsschaltung
für jedes
Bit des Adreßsignales
durch Benutzung einer Koinzidenzbestimmungsschaltung, die eine Ausgabe von
der Verzögerungsschaltung
und das entsprechende Adreßsignal
empfängt.
-
Anordnung
des Ausgabepuffers
-
4 zeigt
schematisch die Anordnung des in 1 gezeigten
Ausgabepuffers. In 4 wird eine Anordnung einer
Ausgabepufferschaltung gezeigt, die entsprechend 1 Bit des Dateneingabe-/Ausgabeanschlusses 10a bereitgestellt
ist. In 4 enthält der Ausgabepuffer 20 eine
Pufferschaltung 20a, die aktiviert ist, wenn das Ausgabefreigabesignal
/OE aktiv ist, zum Puffern des intern gelesenen Datenwertes RD und
zum Übertragen
von diesem zu dem Dateneingabe-/Ausgabeanschluß 10a und Treiberfähigkeitseinstellungsschaltungen 20b und 20c zum
Einstellen der Menge des Versorgungsstromes zu der Pufferschaltung 20a entsprechend dem
eingestellten Potential (durch das Signal SR dargestellt) der in 1 gezeigten
Anschlußfläche 22.
-
Die
Pufferschaltung 20a treibt den Dateneingabe-/Ausgabeanschluß 10a zu
einem Potentialpegel entsprechend dem intern gelesenen Datenwert RD
und entsprechen der Menge des von den Treiberfähigkeitseinstellungsschaltungen 20b und 20c angelegten
Stromes. Die Treiberfähigkeitseinstellungsschaltung 20b enthält einen
p-Kanal MOS-Transistor PQ1, der zwischen einem internen Versorgungsknoten
und einem Betriebsversorgungsknoten der Pufferschaltung 20a geschaltet
ist und der an seinem Gate die Erdungsspannung Vss empfängt, und
einen p-Kanal MOS-Transistor PQ2, der parallel zu dem MOS-Transistor
PQ1 vorgesehen ist und der an seinem Gate ein Signal ZSR empfängt, das
durch Invertieren der Logik des eingestellten Potentials an der
Anschlußfläche 22 vorbereitet
ist. Die Stromversorgungsfähigkeit
des MOS-Transistors PQ2 wird größer gemacht
als die des MOS-Transistors PQ1. Der MOS-Transistor PQ1 ist normalerweise
in einen leitenden Zustand gesetzt und liefert Strom von dem Versorgungsknoten
zu einem Betriebsversorgungsknoten der Pufferschaltung 20a mit der
Stromversorgungsfähigkeit,
die durch das Verhältnis
von Gatebreite zu Gatelänge
bereitgestellt ist.
-
Die
Treiberfähigkeitseinstellungsschaltung 20c enthält einen
n-Kanal MOS-Transistor
NQ1, der zwischen dem anderen Versorgungsknoten der Pufferschaltung 20a und
einem Erdungsknoten geschaltet ist und der an seinem Gate die Versorgungsspannung
Vdd empfängt,
und einen n-Kanal MOS-Transistor NQ2, der parallel zu dem MOS-Transistor
NQ1 geschaltet ist und der an seinem Gate das eingestellte Potential
(Signal SR) der Anschlußfläche 22 (siehe 1)
empfängt.
Die Stromversorgungsfähigkeit
des MOS-Transistors NQ2 ist größer eingestellt
als die des MOS-Transistors NQ1. Der MOS-Transistor NQ1 empfängt an seinem
Gate die Versorgungsspannung Vdd und wird normalerweise so leitend
gehalten, daß der
Entladestrom von der Pufferschaltung 20a entnommen wird.
-
Wenn
die Anschlußfläche 22 auf
einen Pegel der Versorgungsspannung Vdd fixiert ist, erreicht das Signal
SR den H-Pegel. In diesem Zustand werden der p-Kanal MOS-Transistor
PQ2 in der Treiberfähigkeitseinstellungsschaltung 20b und
der n-Kanal MOS-Transistor NQ2 in der Treiberfähigkeitseinstellungsschaltung 20c beide
angeschaltet. Daher liefert die Treiberfähigkeitseinstellungsschaltung 20b Strom
von dem Versorgungsknoten zu einem Betriebsversorgungsknoten der
Pufferschaltung 20a über
die MOS-Transistoren PQ1 und PQ2, während die Treiberfähigkeitseinstellungsschaltung 20c Strom von
dem anderen Betriebsversorgungsknoten der Pufferschaltung 20a zu
dem Erdungsknoten durch die MOS-Transistoren NQ1 und NQ2 entlädt. Daher wird,
wie in 5 gezeigt ist, die Treiberfähigkeit des Dateneingabe-/Ausgabeanschlusses 10a der
Pufferschaltung 20a erhöht
und ein Datenwert DQa an dem Dateneingabe-/Ausgabeanschluß 10a ändert sich mit
hoher Geschwindigkeit.
-
Wenn
inzwischen die Anschlußfläche 22a auf
den Pegel der Erdungsspannung eingestellt ist, erreicht das Signal
SR den L-Pegel und die MOS-Transistoren PQ2 und NQ2 werden beide
ausgeschaltet. In diesem Zustand liefert die Treiberfähigkeitseinstellungsschaltung 20b Strom
zu der Pufferschaltung 20a nur durch den MOS-Transistor
PQ1 und die Treiberfähigkeitseinstellungsschaltung 20c entlädt den Entladestrom
von der Pufferschaltung 20a zu dem Erdungsknoten durch
den MOS-Transistor NQ1. Daher wird in diesem Zustand die Stromtreiberfähigkeit
der Pufferschaltung 20a kleiner und ein Datenwert DQa an
dem Dateneingabe-/Ausgabeanschluß 10a ändert sich
relativ gemäßigt, wie
in 5 gezeigt ist.
-
Daher
kann durch Einstellen des Potentiales der Anschlußfläche 22 auf
das Pegel der Versorgungsspannung Vdd oder der Erdungsspannung Vss die
Betriebsgeschwindigkeit des Ausgabepuffers 20 eingestellt
werden (wenn die Ausgabelast ungefähr die gleiche ist).
-
Durch
Fixieren des Pegels der Potentialanschlußfläche bzw. Anschlußfläche 22 (Signal
SR) ist es möglich,
einen Chip, der einen Datenwert mit hoher Geschwindigkeit ausgibt,
und ein Chip, der ein Datenwert mit einer relativ geringen Geschwindigkeit ausgibt,
durch einen Chip zu verwirklichen. Speziell in einer Halbleitereinrichtung
des taktsynchronen Types wird ein Datenwert synchron mit den Taktsignalen
abgetastet. Daher sollte bei der ansteigenden Flanke des Taktsignales
der Datenwert sicher festgelegt sein. Daher muß die Vorbereitungszeit und
die Haltezeit des gelesenen Datenwertes mit Bezug zu dem Taktsignal
sichergestellt werden. Durch selektives Einstellen des Potentials
der Anschlußfläche 22 kann
die Ausgabeknotentreibergeschwindigkeit und die Vorbereitungszeit
entsprechend der benutzten Betriebsumgebung (Taktfrequenz) eingestellt
werden.
-
Wenn
eine Halbleiterspeichereinrichtung 40 und ein Prozessor 50 miteinander
durch eine Leitung BIL auf einer gedruckten Schaltungsleiterplatte,
wie in 6 gezeigt ist, verbunden sind, unterscheidet sich
der Widerstand und die Kapazität
der auf der Leiterplatte angeordneten Leitung BIL in Abhängigkeit
der Anordnung der Halbleiterspeichereinrichtung 40 und
des Prozessors 50 auf der Leiterplatte. Daher wird, wenn
die Last von der Leitung BIL auf der Leiterplatte relativ gering
ist, die Treiberfähigkeit
des Ausgabepuffers klein gemacht, und wenn die Last der Leitung
BIL auf der Leiterplatte groß ist,
wird die Treiberfähigkeit
des Ausgabepuffers erhöht.
In diesem Fall kann die Stromversorgungsfähigkeit (Ausgabeknotentreiberfähigkeit)
des Ausgabepuffers 20 entsprechend der Last der Leitung
BIL auf der Leiterplatte erreicht werden. Daher kann in einer Umgebung,
bei der die Einrichtung mit der gleichen Systemtaktfrequenz arbeitet,
durch Einstellen der Treiberfähigkeit
des Ausgabepuffers entsprechend der Last der auf der Leiterplatte
angeordneten Leitung BIL ein genauer Datenwert sicher erzeugt werden, ohne
Erzeugung einer Schwingung bzw. eine gedämpften Schwingung oder ähnlichem,
und somit kann eine Halbleitereinrichtung, die auf die Systemeigenschaften
eingestellt ist, verwirklicht werden.
-
1. Anordnung
der Prüfschaltung
-
7 zeigt
eine Anordnung der in 1 gezeigten Prüfschaltung.
In 7 ist eine Anschlußfläche mit einem Anschluß 4c verbunden,
der ein Bitschreibesignal /BW1 empfängt, als ein Beispiel einer normalen
Anschlußfläche 22,
die elektrisch mit der internen Schaltung verbunden ist. Daher entspricht die
interne Schaltung 50, die elektrisch mit der Anschlußfläche 28 durch
die interne Leitung 51 verbunden ist, dem in 1 gezeigten
Schreibsteuerpuffer 6. Die interne Schaltung 50 enthält einen
CMOS-Inverter 50a, der einen p-Kanal MOS-Transistor und
einen n-Kanal MOS-Transistor enthält.
-
Die
Prüfschaltung 30 enthält eine AND-Schaltung 30a mit
zwei Eingängen,
die das Einbrennmodusbestimmungssignal BI und das Potential auf
der Anschlußfläche 22 (Signal
SR) empfangen, und einen n-Kanal MOS-Transistor 30b, der zwischen
der internen Verbindung 51 und dem Erdungsknoten Vss geschaltet
ist und an seinem Gate ein Ausgabesignal von der AND-Schaltung 30a empfängt. Die
Anschlußfläche 22 ist
auf dem Pegel der Versorgungsspannung Vdd oder der Erdungsspannung
Vss durch einen Verbindungsdraht eingestellt, der durch eine gestrichelte
Linie in 7 dargestellt ist. Der Betrieb
wird im folgenden beschrieben.
-
In
dem normalen Betriebsmodus ist das Einbrennmodusbestimmungssignal
BI in dem L-Pegel und das Ausgabesignal von der AND-Schaltung 30a ist
in dem L-Pegel fixiert.
Daher ist in diesem Zustand der MOS-Transistor 30b aus
und die interne Schaltung 50 (Schreibsteuerpuffer 6)
arbeitet entsprechend dem durch die interne Leitung 51 und
der Anschlußfläche 28 des
Stiftanschlusses 4c angelegten Signal.
-
Wenn
der Einbrennmodus bestimmt wird, erreicht das Einbrennmodusbestimmungssignal
BI den H-Pegel und die AND-Schaltung 30a arbeitet als eine Pufferschaltung.
Wenn die Anschlußfläche 22 auf den
Pegel der Versorgungsspannung Vdd eingestellt ist, steigt das Signal
SR zu dem H-Pegel an, erreicht das Ausgabesignal von der AND-Schaltung 30a den H-Pegel
und wird der MOS-Transistor 30b eingeschaltet.
Wenn inzwischen bzw. dagegen die Anschlußfläche auf den Pegel der Erdungsspannung Vss
eingestellt wird, erreicht das Signal SR den L-Pegel, erreicht das
Ausgabesignal von der AND-Schaltung 30a den L-Pegel und
wird der MOS-Transistor 30b ausgeschaltet.
-
In
einem Eingangsanfangsstufenpuffer 50a einer internen Schaltung 50 ist
ein Gate eines MOS-Transistors, der eine Komponente davon ist, mit
der internen Leitung 51 verbunden. Daher gibt es keinen
Strompfad von der internen Verbindung 51 durch den Eingangsanfangsstufenpuffer 50a.
Daher ist es durch Anlegen eines Signals in dem H-Pegel an den Stiftanschluß 4c und
durch Erzeugen eines Pfades, durch den ein Strom selektiv von der
Anschlußfläche 28a durch
die interne Leitung 51 zu dem Erdungsknoten Vss fließt, durch
einen externen Tester des Vorhandensein / das Nicht-Vorhandensein
des Leckstromes an dem Stiftanschluß 4c mißt, möglich zu
bestimmen, ob der MOS-Transistor 30b an oder aus ist, d.h.
es ist möglich,
den an der Anschlußfläche 22 eingestellten
Spannungspegel zu bestimmen. Daß der
eingestellte Potentialpegel der Anschlußfläche 22 bestimmt werden
kann, bedeutet, daß es möglich ist,
zu bestimmen, ob die Anstiegsgeschwindigkeit des Ausgabepuffers
reduziert ist oder nicht.
-
Wenn
der Einbrennmodus eingestellt ist, ist die Halbleitereinrichtung
in den Anfangszustand gesetzt und das Byteschreibesignal /BW1 ist
in dem H-Pegel. Daher kann unter Verwendung eines normalen Testers
die in der Halbleitereinrichtung gesetzte interne Funktion (Ausgabeknotentreibergeschwindigkeit)
in dem Einbrennmodus bestimmt werden.
-
8 zeigt
schematisch die Anordnung einer Testumgebung zum Bestimmen einer
internen Funktion der Halbleitereinrichtung. In 8 werden Signale
(Spannungen) von einem Tester 60 in einer vorbestimmten
Reihenfolge entsprechend an die Pinanschlüsse 40a, 40b und 4c der
Halbleitereinrichtung 40 abgelegt. Der Tester 60 enthält eine
Teststeuerschaltung 60a, die zur Zeit des Testens der Halbleitereinrichtung 40 angelegte
Signalwellenformen speichert, zum Anlegen von Signalen (Spannungen) in
einer vorbestimmten Reihenfolge und das Einstellen des Einbrennmodus
wird durch die Teststeuerschaltung 60 bewirkt. Zu dieser
Zeit gibt die Teststeuerschaltung 60a ein Signal im H-Pegel
an den Stiftanschluß 4c aus.
Durch Messen der Menge des Stromes, die durch den Strommesser 60b fließt, ist
es möglich
zu Messen, ob oder ob nicht ein Leckstrom an den Pinanschluß 4c der
Halbleitereinrichtung 40 vorhanden ist, und somit ist es
möglich
zu bestimmen, ob die Anstiegsgeschwindigkeit der Halbleitereinrichtung
eingestellt ist oder nicht.
-
An
dem Stiftanschluß 4c gibt
es einen Leckstrom, der in dem Bereitschaftszustand tolerierbar ist.
Der MOS-Transistor 30b ist nur zum Liefern eines Stromes,
der größer ist
als der tolerierbare Leckstromwert, und somit wird eine nicht so
große
Stromtreiberfähigkeit
des MOS-Transistors 30b benötigt. Im allgemeinen werden
in dem Einbrennmodus eine Mehrzahl von Halbleitereinrichtungen gleichzeitig
getestet. Wenn daher Halbleitereinrichtungen, die durch die gleichen
Herstellungsschritte hergestellt wurden, gleichzeitig einbrenngetestet
werden sollen und der Leckstrom in jeder Prüfschaltung 30 klein
ist, werden die Leckströme
an den Stiftanschlüssen
der Halbleitereinrichtungen, die gleichzeitig einbrenngetestet werden,
addiert, so daß der
Stromwert hoch wird. Folglich ist es, sogar wenn die Stromtreiberfähigkeit des
MOS-Transistors 30b in der Prüfschaltung 30 von
jeder Halbleitereinrichtung 40 klein ist, ausreichend durch
den Strommesser 60b möglich
zu bestimmen, ob die normale Anschlußfläche 28 elektrisch
mit dem Erdungsknoten oder nicht verbunden ist durch die Prüfschaltung 30 in
der Halbleitereinrichtung 40.
-
Zweite Prüfschaltung
-
9 zeigte
eine Anordnung einer Modifikation der Prüfschaltung. Die in 9 gezeigte
Prüfschaltung
enthält
eine NOR-Schaltung 30c, die das Einbrennmodusbestimmungssignal
ZBI und das Potential auf der Anschlußfläche 22 (Signal SR)
empfängt
und einen n-Kanal MOS-Transistor 30b zum elektrischen Verbinden
der internen Leitung 51 mit dem Erdungsknoten, wenn das
Ausgabesignal der NOR-Schaltung 30c aktiv ist. Das Einbrennmodusbestimmungssignal
ZBI wird auf den L-Pegel gesetzt, wenn der Einbrennmodus gesetzt
ist, und wird in dem normalen Betrieb auf den H-Pegel gesetzt. Außer diesen
Punkten ist die Anordnung von 9 die gleiche
wie die von 7. Entsprechende Abschnitte sind
durch die gleichen Bezugszeichen bezeichnet und die Beschreibung
davon wird nicht wiederholt.
-
In
der Anordnung der in 9 gezeigten Prüfschaltung
ist im normalen Betriebsmodus das Einbrennmodusbestimmungssignal
ZBI in dem H-Pegel, erreicht das Ausgabesignal von der NOR-Schaltung 30c den
L-Pegel und ist die interne Leitung 51 elektrisch von dem
Erdungsknoten getrennt. In diesem Zustand gibt die interne Schaltung 50 ein
Signal entsprechend dem an die Anschlußfläche 28 angelegten
Signal aus. Wenn der Einbrennmodus eingestellt ist, erreicht das
Einbrennmodusbestimmungssignal ZBI den L-Pegel und die NOR-Schaltung 30c arbeitet
als ein Inverter. Daher erreicht, wenn das Potential der Anschlußfläche 22 auf
dem Pegel der Versorgungsspannung Vdd ist, das Signal SR den H-Pegel
und das Ausgabesignal von der NOR-Schaltung 30c erreicht
den L-Pegel. Wenn inzwischen die Anschlußfläche 22 auf den Pegel
der Erdungsspannung Vss eingestellt ist, erreicht das Signal SR
den L-Pegel und das Ausgabesignal von der NOR-Schaltung 30c erreicht
den H-Pegel.
-
Daher
wird der MOS-Transistor 30b in den EIN-Zustand oder in
den AUS-Zustand entsprechend dem Potentialpegel des Signales SR
gesetzt. Folglich wird ein Strompfad an der Anschlußfläche 28 gebildet,
die elektrisch mit dem externen Stiftanschluß 4c verbunden ist.
Es ist möglich
ein H-Pegelsignal an den Stiftanschluß 4c anzulegen, den
Leckstrom an den Stiftanschluß 4c zu
messen und den eingestellten Potentialpegel der Anschlußfläche 22 entsprechend
der Größe (Vorhandensein/Nicht-Vorhandensein)
des Leckstromes zu bestimmen. Genauer gibt es, wenn die Anschlußfläche 22 auf
den Pegel der Stromversorgungsspannung Vdd eingestellt ist, keinen
Leckstrom (oder einen sehr geringen Leckstrom: nur der Leckstrom
in der internen Schaltung 50a) an den Stiftanschluß 4c und
wenn die Anschlußfläche 22 auf
den Pegel der Erdungsspannung Vss eingestellt ist, fließt ein großer Leckstrom
durch den Stiftanschluß 4e.
-
3. Prüfschaltung
-
10 zeigt
eine dritte Anordnung der Prüfschaltung.
Wie in 10 gezeigt ist, ist für die interne Verbindung 51, ähnlich zu
dem in 9 gezeigten Aufbau, eine Prüfschaltung 30 zum
elektrischen Verbinden der internen Verbindung 51 mit dem
Erdungsknoten entsprechend dem Potential der Anschlußfläche 22 (Signal
SR) und dem Einbrennmodusbestimmungssignal ZBI vorgesehen. Die interne
Verbindung 51 verbindet elektrisch die interne Schaltung 50 mit
der Anschlußfläche 28,
die mit dem externen Stiftanschluß 4a verbunden ist.
An den Stiftanschluß 4a wird
das in 1 gezeigte allgemeine Schreibsignal /GW angelegt.
Die Prüfschaltung 30 enthält eine NOR-Schaltung 30c,
die das Einbrennmodusbestimmungssignal ZBI und das Potential der
Anschlußfläche 22 (Signal
SR) empfängt,
und einen n-Kanal MOS-Transistor 30b zum elektrischen Verbinden
der internen Verbindung 51 mit dem Erdungsknoten entsprechend
mit einem Ausgabesignal von der NOR-Schaltung 30c.
-
In
der in 10 gezeigten Anordnung ist weiter
eine zweite Prüfschaltung 62 für eine interne Verbindung 56 vorgesehen,
die eine interne Schaltung 54, die von der internen Schaltung 50 getrennt vorgesehen
ist, mit einer anderen Anschlußfläche 52 verbindet.
Die Anschlußfläche 52 ist
elektrisch mit einem Stiftanschluß 4b verbunden, der
das Masterbyteschreibsignal /MBW empfängt.
-
Die
Prüfschaltung 62 enthält einen
Inverter 62a, der das Potential der Anschlußfläche 22 (Signal SR)
empfängt,
eine NOR-Schaltung 60b, die ein Ausgabesignal von dem Inverter 62a und
das Einbrennmodusbestimmungssignal ZBI empfängt, und einen n-Kanal MOS-Transistor 62c zum
elektrischen Verbinden der internen Verbindung 56 mit dem
Erdungsknoten entsprechend einem Ausgabesignal von der NOR-Schaltung 62b.
Der Betrieb wird im folgenden beschrieben.
-
In
dem normalen Betriebsmodus ist das Einbrennmodusbestimmungssignal
ZBI in dem H-Pegel, geben die NOR-Schaltungen 30c und 62b beide L-Pegelsignale
aus und sind die MOS-Transistoren 30b und 62c beide
aus. Daher sind die internen Verbindungen 51 und 56 elektrisch
von dem Erdungsknoten getrennt und die internen Schaltungen 50 und 54 arbeiten
entsprechend den jeweils von den Stiftanschlüssen 4a und 4b durch
die Anschlußflächen 28 und 52 angelegten
Signale.
-
In
dem Einbrennmodus ist das Einbrennmodusbestimmungssignal ZBI in
dem L-Pegel und
die NOR-Schaltungen 30c und 62b arbeiten als Inverter. Das
Signal SR (Potential auf der Anschlußfläche 22) wird an die
NOR-Schaltung 30c angelegt und das Signal SR wird durch
den Inverter 62a an die NOR-Schaltung 62b angelegt.
Daher arbeiten die Prüfschaltungen 30 und 62 zueinander
komplementär
in dem Einbrennmodus. Genauer wird, wenn die Anschlußfläche 22 auf
dem Pegel der Versorgungsspannung Vdd eingestellt ist und das Signal
SR in dem H-Pegel ist, der MOS-Transistor 62c der Prüfschaltung 62 angeschaltet
und die interne Verbindung 56 wird elektrisch mit dem Erdungsknoten
verbunden. Inzwischen ist der MOS-Transistor 30b der Prüfschaltung 30 aus
und die interne Verbindung 51 ist elektrisch von dem Erdungsknoten
getrennt. Daher fließt,
wenn die Anschlußfläche 22 in
dem Pegel der Versorgungsspannung Vdd eingestellt ist, ein Leckstrom
zu dem Stiftanschluß 4b und
ein Leckstrom fließt
nicht (oder ein sehr kleiner Leckstrom fließt) zu dem Stiftanschluß 4a.
-
Wenn
inzwischen die Anschlußfläche 22 auf das
Potential der Erdungsspannung Vss eingestellt ist, ist das Signal
SR in dem L-Pegel und der MOS-Transistor 30b der Prüfschaltung 30 wird
angeschaltet, während
der MOS-Transistor 62c der Prüfschaltung 62 ausgeschaltet
wird. Daher ist in diesem Zustand die interne Verbindung 51 elektrisch
mit dem Erdungsknoten verbunden und die interne Leitung 56 ist
elektrisch von dem Erdungsknoten getrennt. Daher fließt ein Leckstrom
zu dem Stiftanschluß 4a und ein
Leckstrom wird an dem Stiftanschluß 4b überhaupt
nicht erzeugt (oder es wird ein nur sehr kleiner Leckstrom erzeugt).
Wenn nun das Anschlußflächenpotential
bestimmt wird, wird ein Signal in dem H-Pegel an die Stiftanschlüsse 4a und 4b angelegt.
Dadurch kann durch Bestimmen, zu wem der Stiftanschluß 4a und 4b der
Leckstrom fließt,
das eingestellte Potential der Anschlußfläche 22 bestimmt werden.
-
11 zeigt
schematisch eine Anordnung zum Testen einer Halbleitereinrichtung,
die die in 10 gezeigte Prüfschaltung
aufweist. Wie in 11 gezeigt ist, werden Signale
(Spannungen) entsprechend einer vorbestimmten Reihenfolge von dem
Tester an die Stiftanschlüsse 4a, 4b,..., 40c der Halbleitereinrichtung 40 angelegt.
Der Tester 60 enthält
eine Teststeuerschaltung 60a zum Anlegen von Signalen in
der vorbestimmten Reihenfolge an die jeweiligen Stiftanschlüsse 4a, 4b,..., 40c der
Halbleitereinrichtung 40 und Strommesser 60ba und 60bb,
die zwischen den Stiftanschlüssen 4a und 4b und
den Ausgaben der Teststeuerschaltung 60a angeordnet sind.
Zu den Stiftanschlüssen 4a und 4b werden
Signale von der Teststeuerschaltung 60a durch die Strommesser 60ba und 60bb angelegt.
Wenn der Einbrennmodus eingestellt ist, wird ein durch die Strommesser 60aa und 60bb fließender Strom
gemessen und wird bestimmt zu welchem der Pineinflüsse ein
Leckstrom fließt,
der größer als
ein tolerierbarer Leckstrom ist, so daß das Potential der Anschlußfläche 22 der
Halbleitereinrichtung 40, d.h. die interne Funktion (Anstiegsgeschwindigkeitseinstellung)
der Halbleitereinrichtung 40 bestimmt wird.
-
Sogar
wenn die in 10 gezeigte Testschaltung benutzt
wird, wird jede Extraanschlußfläche oder
Stiftanschluß benötigt. Nur
durch Hinzufügen
von Strommeßgeräten zu dem
der Anmelderin bekannten Tester wird es möglich die interne Funktion
(Anstiegsgeschwindigkeitseinstellungsfunktion), die in der Halbleitereinrichtung 40 eingestellt
ist, zu bestimmen.
-
4. Prüfschaltung
-
12 zeigt
eine vierte Anordnung der Prüfschaltung.
Wie in 12 gezeigt ist, verbindet die Prüfschaltung 30 die
interne Verbindung 51, die elektrisch mit der internen
Schaltung 50 über
die Anschlußfläche 28 mit
einem externen Stiftanschluß 65 verbunden
ist, entweder mit dem Versorgungsspannungsknoten oder dem Erdungsknoten
selektiv entsprechend dem eingestellten Potential der Anschlußfläche 22,
wenn der Einbrenntestmodus bestimmt ist. Genauer enthält die Prüfschaltung 30 eine NOR-Schaltung 30c,
die das Einbrennmodusbestimmungssignal ZBI und das Potential auf
der Anschlußfläche 22 (Signal
SR) empfängt,
einen n-Kanal MOS-Transistor 30b zum elektrischen und selektiven Verbinden
der internen Verbindung 51 mit dem Erdungsknoten entsprechend
dem Ausgabesignal von der NOR-Schaltung 30c, einen Inverter 30b zum
Invertieren einer Logik des Potentiales auf der Anschlußfläche 22 (Signal
SR), eine ODER-Schaltung 30e, die das Einbrennmodusbestimmungssignal
ZBI und ein Ausgabesignal des Inverters 30d empfängt, und
einen p-Kanal MOS-Transistor 30f zum
elektrischen und selektiven Verbinden der internen Verbindung 51 mit
dem Versorgungsspannungsknoten entsprechend einem Ausgabesignal
der ODER-Schaltung 30e. Der Betrieb wird im folgenden beschrieben.
-
In
dem normalen Betriebsmodus ist das Einbrennmodusbestimmungssignal
ZBI in dem H-Pegel, das Ausgabesignal der NOR-Schaltung 30c in
dem L-Pegel und erreicht das Ausgabesignal von der ODER-Schaltung 30e den
H-Pegel und sind die MOS-Transistoren 30b und 30f beide
aus. Die interne Schaltung 50a arbeitet entsprechend einem
von dem Stiftanschluß 50 angelegten
Signal.
-
Wenn
der Einbrennmodus bestimmt ist, wird das Einbrennmodusbestimmungssignal
ZBI in den L-Pegel gesetzt, arbeitet die NOR-Schaltung 30c als ein
Inverter und arbeitet die ODER-Schaltung 30e als eine Pufferschaltung.
Wenn die Anschlußfläche 22 auf
den Pegel der Versorgungsspannung Vdd gesetzt wird, erreicht das
Ausgabesignal von der NOR-Schaltung 30c den L-Pegel und
das Ausgabesignal von der ODER-Schaltung 30e erreicht den L-Pegel.
Daher wird der MOS-Transistor 30b ausgeschaltet, der MOS-Transistor 30f eingeschaltet
und wird die interne Verbindung 51 elektrisch mit dem Stromversorgungsknoten
verbunden.
-
Wenn
inzwischen bzw. dagegen die Anschlußfläche 22 auf den Pegel
der Erdungsspannung Vss eingestellt ist, erreicht das Ausgabesignal
von der NOR-Schaltung 30c den
H-Pegel, erreicht das Ausgabesignal von der ODER-Schaltung 30e den H-Pegel,
wird der MOS-Transistor 30f ausgeschaltet und wird der
MOS-Transistor 30b eingeschaltet. In diesem Zustand ist
die interne Verbindung elektrisch mit dem Erdungsknoten verbunden.
In der in 12 gezeigten Prüfschaltung 30 ist
das folgende Verfahren als ein Verfahren zum Bestimmen des an der
Anschlußfläche 22 eingestellte
Potential möglich.
-
In
einem Verfahren wird zuerst ein H-Pegelsignal an den Stiftanschluß 65 angelegt
und das Vorhandensein/Nicht-Vorhandensein des Leckstromes wird bestimmt.
Wenn der MOS-Transistor 30f ein ist, wird die interne Verbindung 51 mit
dem Stromversorgungsknoten bzw. dem Spannungsversorgungsknoten verbunden
und somit ist der Leckstrom an dem Stiftanschluß 65 nicht höher als
der tolerierbare bzw. zulässige
Wert. Wenn der MOS-Transistor 30b ein ist, fließt ein großer Leckstrom.
Daher kann das eingestellte Potential der Anschlußfläche 22 bestimmt werden.
Zu dieser Zeit kann ein Schritt des Anlegens eines L-Pegelsignales
an den Stiftanschluß 65 und der
Bestimmung des Vorhandenseins/Nicht-Vorhandenseins eines Leckstroms
hinzugefügt
werden. Wenn der MOS-Transistor 30f ein ist, wird ein Strom von
der Prüfschaltung 30 zu
dem Anschluß 65 entladen.
Wenn der MOS-Transistor 30b ein ist, ist der Leckstrom
nicht höher
als der zulässige
Wert. Daher wird, wenn die angelegte Spannung an dem Stiftanschluß in dem
L-Pegel ist, bestimmt, ob der Strom von dem Stiftanschluß 65 entladen
wird oder nicht. Obwohl zwei Schritte benötigt werden, kann das eingestellte
Potential der Anschlußfläche 22 sicher
bestimmt werden.
-
Als
ein anderes Verfahren wird ein Signal einer Spannung zwischen der
Versorgungsspannung Vdd und der Erdungsspannung Vss an den Stiftanschluß 65 angelegt.
In diesem Zustand werden die Größe und die
Richtung des Leckstromes, der durch den Stiftanschluß 65 fließt, bestimmt.
Wenn der MOS-Transistor 30f ein ist, wird ein Strom von
der Einstellschaltung 30 zu dem Stiftanschluß 65 entladen.
Wenn dagegen der MOS-Transistor 30b an ist, fließt ein Leckstrom
von dem Stiftanschluß 65 zu
der Einstellschaltung 30. Daher ist es durch Bestimmen der
Größe und der
Richtung des Leckstromes möglich,
das eingestellte Potential der Anschlußfläche 22 zu bestimmen
und somit die eingestellte interne Funktion (Anstiegsgeschwindigkeitseinstellungsfunktion).
-
Die
in diesem Fall benutze Testumgebung ist die gleiche, wie die, die
in 1 gezeigt ist.
-
In
der oben beschriebenen Ausführungsform wird
eine Signaleingabeschaltung als die interne Schaltung benutzt. Die
Eingangsanfangsstufe der internen Schaltung ist durch einen CMOS-Inverter
gebildet und es gibt keinen Strompfad von der internen Verbindung 51 durch
die Eingangsanfangsstufe der internen Schaltungen und daher kann
entsprechend dem eingestellten Potential der Anschlußfläche sicher
bestimmt werden, ob oder ob nicht ein Strompfad gebildet wird. Die
Signalausgabeschaltung wird nicht benutzt, um das Bilden eines Extrastrompfades in
der letzten Ausgangsstufe der Signalausgabeschaltung zu Unterdrücken, wenn
die Prüfschaltung in
dem Einbrennmodus arbeitet, und um einen unerwünschten Einfluß des in
dem aktuellen Pfad der letzten Ausgangsstufe erzeugten Leckstromes
auf die Bestimmung des Anschlußflächenpotentials
zu verhindern. Wenn jedoch nicht das Einbrennmodusbestim mungssignal
sondern ein anderes Signal (zweckbestimmtes Signal) als das Prüfanweisungssignal
benutzt wird oder wenn der Ausgabepuffer in einen Ausgabezustand
hoher Impedanz gesetzt wird, während
das Prüfanweisungssignal
aktiv ist, kann ein Strompfad selektiv für die Anschlußfläche, die
mit dem Ausgabepuffer verbunden ist, gebildet werden.
-
Andere Anwendungen
-
13 zeigt
schematisch eine Anordnung eines Hauptabschnittes der Modifikation
der Halbleitereinrichtung. Die in 13 gezeigte
Anordnung enthält
eine Prüfanweisungssignalerzeugungsschaltung 70,
die externe Signale empfängt,
ein Chipauswahlsignal /CS, ein Ausgabefreigabesignal /OE, ein Schreibfreigabesignal
/WE und ein spezielles Adreßsignalbit
Ad (oder Adreßsignalbits)
zum Aktivieren eines Prüfanweisungssignales
TE, wenn diese Signale in vorbestimmte Zustände gesetzt sind, und eine Prüfschaltung 30,
die aktiviert wird, wenn das Prüfanweisungssignal
TE von der Prüfanweisungssignalerzeugungsschaltung 70 aktiv
ist, zum elektrischen Verbinden der internen Leitung 51 und
der Anschlußfläche 28 zu
dem Erdungsknoten (Referenzpotentialursprungsknoten) entsprechend
dem Potential der Anschlußfläche 22 (Signal
SR).
-
Die
Prüfanweisungssignalerzeugungsschaltung 70 aktiviert
das Prüfanweisungssignal
TE, wenn die externen Signale /CS, /OE, /WE und Ad in einen Zustand
gesetzt sind, der normalerweise nicht durch den Benutzer benutzt
wird. Für
eine solche Kombination der Signalzustände ist beispielsweise das
Chipauswahlsignal /CS in den H-Pegel gesetzt, sind die Signale /OE
und /WE beide in den L-Pegel gesetzt und sind eine Mehrzahl von
Adreßsignalbits
Ad in einen speziellen logischen Pegel gesetzt.
-
In
der in 13 gezeigten Anordnung wird die
Prüfschaltung 30 unter
Verwendung eines zweckbestimmten Signales TE für eine Prüfmodusanweisung aktiviert/deaktiviert.
Daher ist es möglich,
eine Prüfschaltung 30 an
einer Anschlußfläche 28 nahe der
Anschlußfläche 22 vorzusehen
und die Prüfanwei sungssignalerzeugungsschaltung 70 nahe der
Prüfschaltung 30 anzuordnen.
Daher ist das Layout bzw. die Anordnung des Prüfschaltungsaufbaues vereinfacht.
-
Weiterhin
ist die Halbleitereinrichtung nicht auf einen statischen Direktzugriffsspeicher
des taktsynchronen Types beschränkt,
der synchron mit einem Taktsignal arbeitet, und es kann ein allgemeiner statischer
Direktzugriffsspeicher sein. Es kann auch ein dynamischer Direktzugriffsspeicher
(DRAM) oder jeder andere Speicher (z.B. ein Flashspeicher) sein.
-
14 zeigt
schematisch eine andere Anordnung der Halbleitereinrichtung. Wie
in 14 gezeigt ist, enthält die Halbleitereinrichtung
eine Anschlußzusatzfunktionsschaltung 82,
wobei die durch diese verwirklichte interne Funktion durch das eingestellte
Potential der Anschlußfläche 80 eingestellt
ist. Die Anschlußzusatzfunktionsschaltung 82 kann
eine Dateneingabe-/Ausgabeschaltung ein, dessen Wortanordnung entsprechend
dem eingestellten Potential der Anschlußfläche 80 bestimmt ist,
oder es kann eine Auffrischadreßschaltungskomponente
sein, dessen Auffrischzyklusanzahl (im Fall eines DRAM) eingestellt
ist, oder es kann eine Schaltung sein, dessen Ausgabemodus (EDO-Modus oder statischer Spaltenmodus,
oder dessen Betriebsmodus, wie z.B. ein Halteausgabemodus, ein registrierter
Ausgabemodus oder ein transparenter Ausgabemodus zum Einstellen
des Datenausgabezeitablaufes bzw. -timings) entsprechend dem eingestellten
Potential der Anschlußfläche 80 eingestellt
wird.
-
Die
Halbleitereinrichtung enthält
weiter eine Prüfanweisungssignalerzeugungsschaltung 84 zum Erzeugen
des Prüfanweisungssignales
TE entsprechend dem Zustand des Ausgabesignales und eine Prüfschaltung 86,
die das Potential der Anschlußfläche 80 (Signal
PS) und das Prüfanweisungssignal von
der Prüfanweisungssignalerzeugungsschaltung 84 empfängt, die
aktiviert ist, wenn das Prüfanweisungssignal
TE aktiv ist, zum elektrischen Verbinden einer internen Verbindung 89 mit
einer vorbestimmten Referenzpotentialquelle (ein Knoten, der die
Versorgungsspannung Vdd liefert oder der Knoten, der die Erdungsspannung
Vss liefert) entsprechend dem logischen Signal PS. Die interne Ver bindung 89 verbindet
elektrisch eine interne Schaltung 88 mit einem externen
Stiftanschluß 92 über eine
Anschlußfläche 90.
Die interne Schaltung 88 kann jede Schaltung sein, vorausgesetzt,
daß der
aktuelle Strompfad nicht von der internen Verbindung 89 durch
die interne Schaltung 88 gebildet wird, wenn die Prüfschaltung 86 aktiv
ist. Daher kann die interne Schaltung 88 nicht nur eine
Signaleingabeschaltung sondern auch eine Ausgabeschaltung sein,
die in einen Zustand hoher Ausgangsimpedanz gesetzt wird, wenn sie nicht
in Betrieb ist. Wenn die interne Funktion entsprechend dem eingestellten
Potential der Anschlußfläche 80,
wie in der in 14 gezeigten Halbleitereinrichtung,
bestimmt wird, ist es möglich,
extern festzustellen, ob die Halbleitereinrichtung in eine vorbestimmte
interne Funktion gesetzt ist, d.h. ob die interne Funktion verwirklicht
ist oder nicht, einfach durch Benutzung der Prüfschaltung 86.
-
Hier
kann, wenn das Potential der Anschlußfläche 22 oder 80 eingestellt
ist, eine Anordnung benutzt werden, bei der die Anschlußfläche 22 oder 80 selektiv
elektrisch mit dem Versorgungsspannungsstiftanschluß oder dem
Erdungsstiftanschluß über einen
Verbindungsdraht verbunden ist. Alternativ kann nur ein Stiftanschluß (Versorgungsstift
oder Erdungsstift) nahe der Anschlußfläche 22 oder 80 vorgesehen
sein und das Potential der speziellen Anschlußfläche kann entsprechend dem Vorhandensein/Nicht-Vorhandensein
der Leitungsverbindung zu dem nahegelegten Stiftanschluß eingestellt sein.
-
Genauer
kann eine Anordnung benutzt werden, bei der das Potential der Anschlußfläche 22 oder 80 auf
den Pegel des Versorgungspotentials eingestellt ist, wenn es keinen
Verbindungsdraht gibt, und das Potential der Anschlußfläche 22 oder 80 wird auf
den Pegel des Erdungspotentials eingestellt, wenn die Anschlußfläche 22 oder 80 mit
einem nahe vorgesehenen Erdungsanschluß durch den Verbindungsdraht
verbunden ist. Das Potential der Anschlußfläche 22 oder 80 kann
in dem Schritt des Verbindens eingestellt werden und die interne
Funktion wird folglich eingestellt.
-
Wie
oben beschrieben, ist in einer Anordnung, in der die interne Funktion
entsprechend dem Potential einer speziellen Anschlußfläche eingestellt ist,
eine normale Anschlußfläche, mit
der eine vorbestimmte interne Schaltung verbunden ist, intern elektrisch
mit der Referenzspannungsquelle entsprechend dem Potential der speziellen
Anschlußfläche und
der Prüfmodusanweisung
verbunden, und ein Leckstrom eines Stiftanschlusses, der mit der
normalen Anschlußfläche verbunden
ist, wird extern bestimmt. Daher kann das Potential der speziellen
Anschlußfläche, d.h.
die eingestellte innere Funktion, einfach bestimmt werden.
-
Weiterhin
kann, wenn zwei Anschlußflächen so
benutzt und angepaßt
werden, daß eine
von den zwei Anschlußflächen elektrisch
mit dem Referenzpotentialursprungsknoten entsprechend dem Potential
der speziellen Anschlußfläche verbunden
wird, das Potential der speziellen Anschlußfläche, d.h. die eingestellte
interne Funktion, sicher durch Bestimmen, zu welchem der Anschlüsse der
Leckstrom fließt,
bestimmt werden.
-
Weiterhin
kann durch selektives Verbinden der normalen Anschlußfläche zu einer
der ersten und zweiten Referenzpotentialquelle in dem Prüfmodus entsprechend
dem Potential der speziellen Anschlußfläche das Potential der speziellen
Anschlußfläche, d.h.
die interne Funktion, sicher durch Bestimmen der Richtung des Leckstromes
unter Benutzung von nur einer Anschlußfläche bestimmt werden.
-
Weiterhin
ist es möglich,
wenn die interne Funktion eine Anstiegsgeschwindigkeitssteuerfunktion
zum Einstellen der Geschwindigkeit an dem Ausgabeknoten der Ausgabeschaltung
ist, einfach die interne Funktion bestimmt werden, die nicht einfach
in den normalen Betrieb durch einen einfachen Test bestimmt werden
kann, und somit kann fehlerhafte Lieferung von Produkten sicher
verhindert werden.
-
Weiterhin
wird es unter Benutzung eines Einbrennmodusbestimmungssignales als
das Prüfanweisungssignal
unnötig
eine Bestimmungsschaltung zum Einstellen des Prüfmodus speziell vorzusehen und
die interne Funktion kann zusammen in dem Einbrennmodus bestimmt
werden und daher ist ein zweckbestimm ter Tester oder Testmodus nicht
notwendig. Das bedeutet, daß die
Effektivität
beim Testen nicht verschlechtert wird. Weiterhin ist es nicht notwendig,
eine vorhandene Modusbestimmungsschaltung in der Halbleitereinrichtung
vorzusehen, und somit kann die durch die Prüfschaltung in der Halbleitereinrichtung
belegte Fläche
reduziert werden.
-
Weiterhin
kann die interne Funktion durch einfaches Bestimmen des Vorhandenseins/Nicht-Vorhandenseins
des Leckstromes an dem externen Stiftanschluß bestimmt werden und somit
kann die interne Funktion in einer nichtzerstörenden Art einfach bestimmt
werden.