DE19653199A1 - Process for the production of a substrate with silicon on an insulator - Google Patents
Process for the production of a substrate with silicon on an insulatorInfo
- Publication number
- DE19653199A1 DE19653199A1 DE19653199A DE19653199A DE19653199A1 DE 19653199 A1 DE19653199 A1 DE 19653199A1 DE 19653199 A DE19653199 A DE 19653199A DE 19653199 A DE19653199 A DE 19653199A DE 19653199 A1 DE19653199 A1 DE 19653199A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- substrate
- device substrate
- oxide
- isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H10P90/1922—
-
- H10P90/1906—
-
- H10P14/69215—
-
- H10W10/014—
-
- H10W10/061—
-
- H10W10/17—
-
- H10W10/181—
-
- H10P90/1914—
-
- H10W10/012—
-
- H10W10/13—
Landscapes
- Element Separation (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
Description
Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung eines Substrates mit Silicium auf einem Halbleiter ("SOI"-Substrat), und insbesondere ein Verfahren zur Her stellung eines SOI-Substrates gemäß dem Anspruch 1 das eine Si-Einrichtungsschicht mit einer konstanten Dicke umfaßt.The present invention relates to a method for producing a substrate Silicon on a semiconductor ("SOI" substrate), and in particular a method for the manufacture thereof Position of an SOI substrate according to claim 1 with a Si device layer of a constant thickness.
Im allgemeinen wird bei einem Herstellungsverfahren für einen komplementären Metall- Oxid-Halbleiter ("CMOS")-Transistor ein Trennbereich einer großen Fläche benötigt, der erforderlich ist, um Einrichtungen zu trennen und ein Aufschnappen bzw. Aufgehen eines CMOS-Transistors zu verhindern. Es gibt jedoch Probleme, indem ein Trennbereich einer großen Fläche zu einer verringerten bzw. vergrößerten Chipabmessung und einem verringer ten Integrationsgrad der Einrichtungen führt.In general, a manufacturing process for a complementary metal Oxide Semiconductor ("CMOS") transistor requires a large area separation region that is required to separate facilities and snap or open one To prevent CMOS transistor. However, there are problems by separating a separation area large area to a reduced or enlarged chip size and a reduced level of integration of the facilities.
Die SOI-Technik ist hinsichtlich der obigen Probleme vorgeschlagen worden. Mit der vollständigen Trennung zwischen Einrichtungen verhindert ein SOI-Substrat, das eine vergrabene Isolierschicht hat, die zwischen einem Si-Handhabungssubstrat und einem Si-Einrichtungssubstrat eingeschichtet bzw. aufgenommen ist, das Aufgehen bzw. Öffnen eines CMOS-Transistors und ermöglicht eine hohe Betriebsgeschwindigkeit der Einrichtungen.The SOI technique has been proposed in view of the above problems. With the complete separation between devices prevents an SOI substrate from becoming a has buried insulating layer between an Si-handling substrate and a Si device substrate is layered or received, the opening or opening of a CMOS transistor and enables high operating speed of the devices.
Eines der Herstellungsverfahren für das SOI-Substrat weist eine Trennung durch ein Verfahren mit implantiertem Sauerstoff ("SIMOX"-Verfahren) auf, bei dem Sauerstoffionen in ein Si-Substrat implantiert werden. Das SIMOX-Verfahren hat jedoch einen Nachteil, in dem eine Oberfläche einer Si-Schicht leicht verrückt bzw. verwischt oder verschmiert wird, wenn Sauerstoffionen implantiert werden, wodurch eine große Menge an Leckstrom erzeugt wird. Deshalb ist es schwierig, die Dicke der Si-Schicht zu steuern, wenn eine Einrichtung auszubilden ist.One of the manufacturing methods for the SOI substrate includes separation by Procedure with implanted oxygen ("SIMOX" procedure), in which oxygen ions are implanted in a Si substrate. However, the SIMOX process has a disadvantage in a surface of a Si layer is slightly moved, smeared or smeared, when oxygen ions are implanted, causing a large amount of leakage current becomes. Therefore, it is difficult to control the thickness of the Si layer when a device is to be trained.
Ein anderes verfügbares Verfahren zur Herstellung ist eine Technik mit Verbindung und Rückätzen von Silicium auf einem Isolator ("BESOI"-Technik), bei der ein Si-Einrichtungs substrat mit einem Si-Handhabungssubstrat verbunden wird, wobei eine isolierende Schicht an jedem Substrat ausgebildet ist, und das Si-Einrichtungssubstrat wird dann rückgeätzt, um eine Si-Einrichtungsschicht auszubilden. Bezugnehmend auf Fig. 3A werden ein Si-Ein richtungssubstrat 1 und ein Handhabungssubstrat 2, bei dem eine vergrabene isolierende Schicht 3 ausgebildet ist, vorgesehen. Die vergrabene isolierende Schicht kann durch Oxidation entweder auf dem Einrichtungssubstrat 1 oder dem Handhabungssubstrat 2 ausgebildet sein.Another available method of fabrication is a silicon bonding and etching back technique on an insulator ("BESOI" technique) in which a Si device substrate is bonded to a Si handling substrate with an insulating layer formed on each substrate , and the Si device substrate is then etched back to form a Si device layer. Referring to Fig. 3A, a Si-A are towards the substrate 1, and a handle substrate 2, in which a buried insulating layer 3 is formed, is provided. The buried insulating layer may be formed on either the device substrate 1 or the handling substrate 2 by oxidation.
Bezugnehmend auf Fig. 3B sind das Handhabungssubstrat 2 und das Einrichtungssubstrat 1 mit dem zwischen den Substraten 1 und 2 vorkommenden vergrabenen Oxidfilm 3 durch Schmelzung verbunden bzw. verschmolzen. Als nächstes wird das meiste des Einrichtungs substrates 1 bis zu einer vorbestimmten Dicke durch Schleif- und Läppverfahren geätzt bzw. abgetragen und wird dann chemisch und mechanisch bis zu einem Grad hoher Präzision poliert, wodurch eine Si-Einrichtungsschicht 1A ausgebildet wird. Bezugnehmend auf Fig. 3C wird eine Trennschicht 4 in der Si-Einrichtungsschicht 1A ausgebildet, um einen aktiven Bereich festzulegen, wodurch ein SOI-Substrat 100 ausgebildet wird.Referring to Fig. 3B, the handle substrate 2 and the device substrate 1 with the occurring between the substrates 1 and 2 buried oxide film 3 are connected by fusion or fused. That is most of furnishing the substrate next 1 to a predetermined thickness by grinding and lapping etched or removed and is then chemically and mechanically polished to high precision to a degree, 1 A thereby forming a Si device layer. Referring to Fig. 3C, a release layer 4 in the Si device layer 1 A is formed to define an active region, thereby forming an SOI substrate 100.
Bei den chemischen und mechanischen Polierverfahren zur Ausbildung der Si-Einrichtungs schicht 1A ist es jedoch schwierig, einen Haltepunkt für das Polieren genau zu steuern, so daß die Dicke der Si- Einrichtungsschicht 1A nicht gleichmäßig bzw. konstant ist. Deshalb ist die Ausbeute an Halbleitereinrichtungen verringert.The chemical and mechanical polishing method to form the Si layer 1 A unidirectional, it is difficult to control a stopping point for the polishing accurately, so that the thickness of the Si device layer 1 and A is not uniformly constant. Therefore, the yield of semiconductor devices is reduced.
Um das obige Problem zu lösen, ist ein alternatives BESOI-Verfahren zur Herstellung eines SOI-Substrates zur Verfügung gestellt worden. Bezugnehmend auf Fig. 4A kommen ein Si- Einrichtungssubstrat 11 und ein Si-Handhabungssubstrat 12 vor. Auf den Si-Einrichtungssub strat 11 sind eine Ätzstoppschicht 14 mit vielen Verunreinigungsionen und eine Siliciumein richtungsschicht 15 jeweils durch epitaktische Abscheidung aufgewachsen. Auf dem Handha bungssubstrat 12 ist eine vergrabene isolierende Schicht 13 ausgebildet.In order to solve the above problem, an alternative BESOI method for producing an SOI substrate has been provided. Referring to FIG. 4A, a Si come device substrate 11 and a Si handle substrate 12 prior. On the Si-Einrichtungssub strat 11 , an etch stop layer 14 with many impurity ions and a Siliconein device layer 15 are each grown by epitaxial deposition. A buried insulating layer 13 is formed on the handling substrate 12 .
Bezugnehmend auf Fig. 4B ist das Einrichtungssubstrat 11 mit dem Handhabungssubstrat 12 verbunden worden und wird dann bis auf eine Dicke von 20 bis 50 µm durch Schleifen und Läppen geätzt bzw. abgetragen. Das verbleibende Einrichtungssubstrat 11 und die Ätzstopp einrichtung bzw. -schicht 14 werden durch ein selektives chemisches und mechanisches Polierverfahren entfernt, um eine Si-Einrichtungsschicht 15 zu bilden, die eine konstante Dicke hat. Bezugnehmend auf Fig. 4C wird ein Feldoxid 16 an der Si-Einrichtungsschicht 15 ausgebildet, um einen aktiven Bereich festzulegen, wodurch ein SOI-Substrat 200 ausgebildet wird.Referring to Fig. 4B, the device substrate 11 has been bonded to the handling substrate 12 and is then etched to a thickness of 20 to 50 µm by grinding and lapping. The remaining device substrate 11 and the etching stopper 14 are removed by a selective chemical and mechanical polishing process to form a Si device layer 15 having a constant thickness. Referring to FIG. 4C, a field oxide is formed on the Si device layer 15 16, to define an active region, thereby forming an SOI substrate 200.
Folglich kann die herkömmliche BESOI-Technik eine Si-Einrichtungsschicht 15 ausbilden, die eine konstante Dicke hat, um die Ausbeute zu verbessern. Jedoch weist sie einen Nach teil auf, in dem ein getrennter zusätzlicher Prozeß benötigt wird, um die Ätzstoppeinrichtung bzw. -schicht 14 und die Si-Einrichtungsschicht 15 zu bilden.As a result, the conventional BESOI technique can form a Si device layer 15 having a constant thickness to improve the yield. However, it has an after part in which a separate additional process is required to form the etch stop device 14 and the Si device layer 15 .
Es ist die Aufgabe der vorliegenden Erfindung, den oben aufgezeigten Nachteilen des Standes der Technik wenigstens teilweise Abhilfe zu verschaffen.It is the object of the present invention to overcome the disadvantages of To remedy the state of the art at least partially.
Es ist eine Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung eines SOI- Substrates zur Verfügung zu stellen, das eine Si-Einrichtungsschicht bildet, die eine kon stante Dicke hat.It is an object of the present invention to provide a method for producing an SOI To provide substrate that forms a Si device layer that a con constant thickness.
Eine andere Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zur Verfügung zu stellen, um ein SOI-Substrat herzustellen, welches die Ausbeute verbessert, indem eine Si- Einrichtungsschicht mit einer konstanten Dicke ohne einen zusätzlichen Prozeß erzeugt wird. Another object of the present invention is to provide a method to produce an SOI substrate that improves yield by using a silicon Device layer with a constant thickness is produced without an additional process.
Die oben aufgezeigten Aufgaben werden wenigstens teilweise durch ein Verfahren mit dem im Patentanspruch 1 aufgeführten Merkmalen gelöst. In den Unteransprüchen sind Verfah rensvarianten zweckmäßiger und vorteilhafter Art definiert.The tasks outlined above are at least partially accomplished by a process with the solved in claim 1 features. In the subclaims are procedural rens variants of a useful and advantageous type defined.
Gemäß einer Ausführungsform wird ein Verfahren zur Herstellung eines SOI-Substrates zur
Verfügung gestellt, das die folgenden Schritte aufweist:
ein Si-Einrichtungssubstrat und ein Handhabungssubstrat werden vorgesehen;
eine Trennschicht wird in dem Si-Einrichtungssubstrat gebildet;
eine erste vergrabene Oxidschicht wird auf dem Si-Einrichtungssubstrat ausgebildet, das die
Trennschicht umfaßt;
auf dem Handhabungs- bzw. Trägersubstrat wird jeweils eine zweite Oxidschicht ausge
bildet;
das Si-Einrichtungssubstrat und das Handhabungs- bzw. Trägersubstrat werden verbunden,
um Oberflächen der vergrabenen Oxidschichten zu kontaktieren bzw. zu berühren; und
das Einrichtungssubstrat wird geätzt, um eine Si-Einrichtungsschicht zu bilden, die eine
gleichmäßige bzw. konstante Dicke hat.According to one embodiment, a method for producing an SOI substrate is provided, which has the following steps:
an Si device substrate and a handling substrate are provided;
a separation layer is formed in the Si device substrate;
a first buried oxide layer is formed on the Si device substrate that includes the separation layer;
a second oxide layer is formed on the handling or carrier substrate;
the Si device substrate and the handling substrate are bonded to contact or touch surfaces of the buried oxide layers; and
the device substrate is etched to form a Si device layer that has a uniform thickness.
Bei einer Ausführungsform umfaßt der Schritt zum Ausbilden der Trenn- bzw. Isolierschicht
die folgenden Schritte:
ein Oxidflecken bzw. -bereich bzw. eine Siliciumnitridschicht werden insbesondere jeweils
auf dem Si-Einrichtungssubstrat ausgebildet; der Oxidflecken bzw. -bereich und die Silicium
nitridschicht werden strukturiert bzw. mit einem Muster versehen, um einen Abschnitt des
Si-Einrichtungssubstrates freizulegen, wo die Trenn- bzw. Isolierschicht ausgebildet werden
soll; der freigelegte Abschnitt des Si-Einrichtungssubstrates wird oxidiert, um ein Feldoxid
als die Trenn- bzw. Isolationsschicht zu bilden; und
der Oxidflecken bzw. -bereich und das Siliciumnitrid werden entfernt.In one embodiment, the step of forming the isolating layer comprises the following steps:
an oxide spot or region or a silicon nitride layer are in particular each formed on the Si device substrate; the oxide spot and the silicon nitride layer are patterned to expose a portion of the Si device substrate where the isolation layer is to be formed; the exposed portion of the Si device substrate is oxidized to form a field oxide as the isolation layer; and
the oxide spot or region and the silicon nitride are removed.
Bei einer anderen Ausführungsform umfaßt der Schritt zur Ausbildung der Trenn- bzw.
Isolationsschicht die folgenden Schritte:
ein Photoresist- bzw. Photolackmuster wird auf dem Einrichtungssubstrat ausgebildet, um
den Abschnitt des Einrichtungssubstrates freizulegen, in dem die Trenn- bzw. Isolierschicht
ausgebildet wird;
der freigelegte Abschnitt des Einrichtungssubstrates wird bis zu einer vorbestimmten Dicke
geätzt, um Gräben bzw. Pillen zu bilden;
das Photoresistmuster bzw. die Photolackstruktur wird entfernt;
eine Oxidschicht, die ausreicht, um die Gräben über dem Einrichtungssubstrat zu füllen,
wird gebildet; und
die Oxidschicht wird rückgeätzt bzw. weggeätzt, um die Isolier- bzw. Trennschicht in den
Gräben zu bilden.In another embodiment, the step of forming the separation or isolation layer comprises the following steps:
a photoresist pattern is formed on the device substrate to expose the portion of the device substrate in which the isolation layer is formed;
the exposed portion of the device substrate is etched to a predetermined thickness to form trenches;
the photoresist pattern or the photoresist structure is removed;
an oxide layer sufficient to fill the trenches over the device substrate is formed; and
the oxide layer is etched back or etched away in order to form the insulating or separating layer in the trenches.
Bei einer Ausführungsform wird die Si-Einrichtungsschicht durch Schleifen, Läppen und anschließendes chemisches und mechanisches Polieren des Einrichtungssubstrates gebildet, bis die Trenn- bzw. Isolierschicht freigelegt ist.In one embodiment, the Si device layer is formed by grinding, lapping and subsequent chemical and mechanical polishing of the device substrate is formed, until the separating or insulating layer is exposed.
Bei einer anderen Ausführungsform wird die Si-Einrichtungsschicht durch Schleifen, Läppen und anschließendes Rückätzen bzw. Wegätzen des Einrichtungssubstrates ausgebildet, bis die Isolier- bzw. Trennschicht freigelegt ist.In another embodiment, the Si device layer is made by grinding, lapping and then etching back or etching away the device substrate until the Isolation or separation layer is exposed.
Die Aufgaben und Merkmale gemäß der Erfindung werden unter Bezugnahme auf die folgende im einzelnen dargelegte Beschreibung, die bei geschlossenen Ansprüche und die beigefügten Darstellungen besser verständlich, in denen:The objects and features according to the invention are described with reference to the the following detailed description, which with closed claims and the The accompanying diagrams are easier to understand, in which:
Fig. 1A bis 1D querschnittliche Ansichten sind, die ein Verfahren zur Her stellung eines SOI-Substrates gemäß einer Ausführungsform der vorliegenden Erfindung darstellen; FIGS. 1A to 1D are cross-sectional views showing a method for the manufacture of an SOI substrate constitute position according to an embodiment of the present invention;
Fig. 2A bis 2C querschnittliche Ansichten sind, die ein Verfahren zur Her stellung eines SOI-Substrates gemäß einer anderen Ausfüh rungsform der vorliegenden Erfindung darstellen; Figs. 2A to 2C are cross-sectional views showing a method for Her position of an SOI substrate according to another exporting approximate shape representing the present invention;
Fig. 3A bis 3C querschnittliche Ansichten sind, die ein Verfahren zur Her stellung eines SOI-Substrates gemäß einer herkömmlichen BESOI-Technik darstellen; und Figs. 3A to 3C are cross-sectional views showing a method for Her position represent an SOI substrate according to a conventional BESOI technique; and
Fig. 4A bis 4C querschnittliche Ansichten sind, die ein Verfahren zur Her stellung eines SOI-Substrates gemäß einer alternativen her kömmlichen BESOI-Technik darstellen. FIGS. 4A to 4C are cross-sectional views showing a method for Her position represent an SOI substrate according to an alternative ago conventional BESOI technique.
Bezugnehmend auf Fig. 1A werden gemäß einer Ausführungsform der vorliegenden Erfin dung ein Si-Einrichtungssubstrat 20 und ein Handhabungssubstrat 25 vorgesehen. Auf dem Si-Einrichtungssubstrat 20 werden ein Oxidflecken bzw. -bereich 21 und eine Siliciumnitrid schicht 22 jeweils ausgebildet und anschließend strukturiert bzw. mit einem Muster verse hen, um einen Abschnitt des Einrichtungssubstrates 20 freizulegen, wo eine Trenn- bzw. Isolationsschicht ausgebildet werden soll.Referring to FIG. 1A, an embodiment of the present OF INVENTION be dung Si device substrate 20 and a handle substrate 25 are provided in accordance with. On the Si device substrate 20 , an oxide spot 21 and a silicon nitride layer 22 are each formed and then patterned to expose a portion of the device substrate 20 where a separation or isolation layer is to be formed .
Bezugnehmend auf Fig. 1B wird ein Feldoxid 23 als der Isolations- bzw. Trennbereich an den freigelegten Abschnitt des Einrichtungssubstrates 20 durch eine thermische Oxidation ausgebildet und der Oxidflecken bzw. -bereich 21 und die Siliciumnitridschicht 22 werden dann entfernt. Hierin ist die Dicke "d" des Feldoxides 23, die die Oxidationstiefe des Si- Einrichtungssubstrates ist, von der gleichen Dicke, wie eine Si-Einrichtungsschicht und beträgt bevorzugt etwa 0,1 bis ca. 0,5 µm.Referring to FIG. 1B, a field oxide 23 is formed as the isolation or separation area on the exposed portion of the device substrate 20 by a thermal oxidation and oxide patches or region 21 and the silicon nitride layer 22 are then removed. Herein, the thickness "d" of the field oxide 23 , which is the depth of oxidation of the Si device substrate, is the same thickness as that of a Si device layer, and is preferably about 0.1 to about 0.5 µm.
Bezugnehmend auf die Fig. 1C werden vergrabene bzw. überdeckte Oxidschichten 24A und 24B bis zu einer vorbestimmten Dicke auf dem Einrichtungssubstrat 20 bzw. dem Handha bungssubstrat 25 ausgebildet. Die vergrabenen Oxidschichten 24A und 24B können beide auch jeweils eine auf jedem Substrat ausgebildet werden. Zu dieser Zeit hat das vergrabene Oxid 24A, das auf der Einrichtungsschicht 20 gebildet ist, eine Topologie bzw. Geometrie der Lage, die sich aus dem Feldoxid 23 ergibt. Deshalb wird das vergrabene Oxid 24A chemisch und mechanisch poliert, um die Topologie zu entfernen, wodurch eine ebene planare Oberfläche erhalten wird. Bezugnehmend auf Fig. 1D werden das Einrichtungssub strat 20 und das Handhabungs- bzw. Trägersubstrat 25 verbunden, um die Oberfläche der vergrabenen Oxidschicht 24A und die Oberfläche der vergrabenen Oxidschicht 24B zu kontaktieren bzw. zu berühren. Das Einrichtungssubstrat 20 wird bis zu einer vorbestimmten Dicke durch Schleifen und Lappen geätzt bzw. abgetragen und wird dann chemisch und mechanisch poliert, bis die Oberfläche des Feldoxides 23 freigelegt ist, wodurch das Feld oxid 23 als eine Ätzstoppeinrichtung verwendet wird. Eine Si-Einrichtungsschicht 20A wird folglich ausgebildet.Referring to Fig. 1C buried or covered oxide layers 24 A and 24 B to a predetermined thickness on the device substrate 20 and the handle lo bung substrate 25 is formed. The buried oxide layers 24 A and 24 B can both be formed one on each substrate. At this time, the buried oxide 24 A that is formed on the device layer 20 has a topology or geometry of the layer that results from the field oxide 23 . Therefore, the buried oxide is 24 A chemically and mechanically polished, will have to change the topology to remove, whereby a flat planar surface. Referring to FIG. 1D, the furnishing substrate 20 and the handling substrate 25 are connected to contact the surface of the buried oxide layer 24 A and the surface of the buried oxide layer 24 B. The device substrate 20 is etched to a predetermined thickness by grinding and ragging, and is then chemically and mechanically polished until the surface of the field oxide 23 is exposed, whereby the field oxide 23 is used as an etching stopper. An Si device layer 20 A is thus formed.
Gemäß einer Ausführungsform wird ohne einen getrennten Prozeß bzw. Prozeßschritt zur
Ausbildung einer Ätzstoppeinrichtung die Si-Schicht 20A durch ein Ätzverfahren unter
Verwendung des Feldoxides 23 als eine Ätzstoppeinrichtung ausgebildet. Deshalb wird ein
SOI-Substrat 300 hergestellt, das aufweist:
ein Handhabungssubstrat 25; eine Isolationsschicht 24, die aus vergrabenen bzw. überdeck
ten Oxidschichten 24A und 24B besteht, bzw. diese aufweist; und
die Si-Schicht 20A hat ohne einen zusätzlichen Prozeß bzw. Prozeßschritt eine konstante
bzw. gleichmäßige Dicke.According to one embodiment, without a separate process or process step for forming an etching stop device, the Si layer 20 A is formed by an etching process using the field oxide 23 as an etching stop device. An SOI substrate 300 is therefore produced, which has:
a handling substrate 25 ; an insulation layer 24 , which consists of buried or cover th oxide layers 24 A and 24 B, or has these; and
the Si layer 20 A has a constant or uniform thickness without an additional process or process step.
Bezugnehmend auf Fig. 2A werden gemäß einer anderen Ausführungsform der vorliegenden Erfindung ein Si-Einrichtungssubstrat 30 und ein Handhabungssubstrat 35 vorgesehen. Ein Photoresitst- bzw. Photolackmuster (nicht gezeigt) wird auf dem Einrichtungssubstrat 30 ausgebildet, das einen Abschnitt des Einrichtungssubstrates 30 freigibt, wo ein Graben T ausgebildet werden soll.Referring to Fig. 2A of another embodiment of the present invention, a Si device substrate 30 and a handle substrate 35 are provided in accordance with. A photoresist pattern (not shown) is formed on the device substrate 30 , which exposes a portion of the device substrate 30 where a trench T is to be formed.
Als nächstes wird der freigelegte Abschnitt des Einrichtungssubstrates 30 durch ein anisotro pes Ätzverfahren bis zu einer vorbestimmten Tiefe geätzt, um den Graben T auszubilden, in dem eine Isolations- bzw. Trennschicht ausgebildet werden soll. Die Tiefe des Grabens bzw. der Rille beträgt bevorzugt in etwa 0,1 bis ca. 0,5 µm. Zusätzlich bestimmt die Dicke des Grabens bzw. der Rille T später die Dicke einer Si-Einrichtungsschicht, wo eine Einrichtung ausgebildet werden soll.Next, the exposed portion of the device substrate 30 is etched to a predetermined depth by an anisotropic etching method to form the trench T in which an isolation layer is to be formed. The depth of the trench or groove is preferably approximately 0.1 to approximately 0.5 μm. In addition, the thickness of the trench or groove T later determines the thickness of a Si device layer where a device is to be formed.
Nach der Ausbildung des Grabens T wird das Photolack- bzw. Photoresistmuster entfernt. Die Oxidschicht 31 wird über dem Einrichtungssubstrat 30 mit einer Dicke ausgebildet, die ausreicht, um die Gräben bzw. Rillen T zu füllen.After the trench T has been formed, the photoresist or photoresist pattern is removed. The oxide layer 31 is formed over the device substrate 30 with a thickness sufficient to fill the trenches T.
Bezugnehmend auf Fig. 2B wird die Oxidschicht 31 rück- bzw. weggeätzt, bis die Ober fläche des Einrichtungssubstrates 30 freigelegt ist, um eine Isolations- bzw. Trennschicht 31B zu bilden, die in den Gräben T plaziert ist. Durch eine thermische Oxidation werden über oder auf dem Einrichtungssubstrat 30, das die Trenn- bzw. Isolationsschicht 31B bzw. das Handhabungssubstrat 35 umfaßt, ausgebildet.Referring to FIG. 2B, the oxide layer 31 is etched back until the top surface of the device substrate 30 is exposed to form an isolation or separation layer 31 B, which is placed in the trenches T. Thermal oxidation forms above or on the device substrate 30 , which comprises the separating or insulating layer 31 B or the handling substrate 35 .
Bezugnehmend auf Fig. 2C werden das Einrichtungssubstrat 30 und das Handhabungssub
strat 35 durch ein herkömmliches Verbindungsverfahren verbunden, wobei die Oberflächen
der vergrabenen Oxidschichten 32A und 32B miteinander in Berührung bzw. kontaktiert
werden. Dann wird das Einrichtungssubstrat 30 bis zu einer vorbestimmten Dicke durch
Schleifen und Läppen geätzt bzw. abgetragen, und wird dann chemisch und mechanisch
poliert, um die Oberfläche der Trenn- bzw. Isolationsschicht 31B freizugeben, wodurch eine
Si-Einrichtungsschicht 30A ausgebildet wird. Deshalb wird ein SOI-Substrat 400 enthalten:
das Handhabungssubstrat 35;
eine isolierende Schicht 32, die die vergrabenen Oxidschichten 32A und 32B umfaßt;
die Si-Schicht 30A, die eine konstante bzw. gleichmäßige Dicke hat; und
die Trenn- bzw. Isolationsschicht 31B.Referring to Fig. 2C, the device substrate 30 and the Handhabungssub be strat 35 is connected by a conventional connection method in which the surfaces of the buried oxide 32 A and 32 B are contacted with each other in contact respectively. Then, the device substrate 30 to a predetermined thickness by grinding and lapping etched or removed, and is then polished chemically and mechanically to the surface of the separation or insulation layer to release 31 B, 30 A thereby forming a Si device layer. Therefore, an SOI substrate 400 will contain:
the handling substrate 35 ;
an insulating layer 32 comprising the buried oxide layers 32 A and 32 B;
the Si layer 30 A, which has a constant or uniform thickness; and
the separation or insulation layer 31 B.
Gemäß den Ausführungsformen ist es möglich, obwohl die Si-Einrichtungsschicht, die eine konstante bzw. gleichmäßige Dicke und eine ebene Oberfläche hat, durch Schleifen und Läppen und anschließendes chemisches und mechanisches Polieren eines Einrichtungssub strates ausgebildet wird, sie durch Schleifen, Läppen und anschließendes Rück- bzw. Wegätzen des Einrichtungssubstrates auszubilden.According to the embodiments, although the Si device layer is one, it is possible constant or uniform thickness and a flat surface, by grinding and Lapping and then chemical and mechanical polishing of a furnishing sub strates is formed, by grinding, lapping and subsequent back or Form etching away of the device substrate.
Gemäß der vorliegenden Erfindung wird eine Isolations- bzw. Trennschicht auf dem Ein richtungssubstrat vor dem Verbindungsprozeß ausgebildet und das Einrichtungssubstrat wird unter Verwendung der Trenn- bzw. Isolationsschicht als einer Ätzstoppeinrichtung geätzt. Folglich wird eine Si-Einrichtungsschicht mit einer gleichmäßigen Dicke ohne einen zusätzli chen Prozeß zur Ausbildung einer Ätzstoppeinrichtung gebildet, wodurch die Ausbeute der Halbleitereinrichtungen verbessert wird.According to the present invention, an insulation layer is formed on the one directional substrate is formed before the joining process and the device substrate is etched using the isolating layer as an etching stopper. As a result, a Si device layer with a uniform thickness without an additional Chen process is formed to form an etching stopper, whereby the yield of Semiconductor devices is improved.
Während diese Erfindung unter Bezugnahme auf illustrative Ausführungsformen beschrieben worden ist, ist es nicht bezweckt, diese Beschreibung in einer einschränkenden Weise auszulegen. Verschiedene Modifikationen bzw. Abänderungen der illustrativen Ausführungs formen wie auch andere Ausführungsformen der Erfindung werden den Fachleuten im Stand der Technik durch die Bezugnahme auf diese Beschreibung vor Augen geführt. Es wird deshalb zu bedenken gegeben, daß die beigeschlossenen Ansprüche jegliche derartige Abänderungen oder Ausführungsformen abdecken, die in den tatsächlichen Bereich der Erfindung fallen.While this invention is described with reference to illustrative embodiments It is not intended to limit this description in a restrictive manner to interpret. Various modifications or changes to the illustrative embodiment shapes as well as other embodiments of the invention will become apparent to those skilled in the art of technology by reference to this description. It will therefore to be considered that the appended claims are any such Modifications or embodiments that cover the actual scope of the Invention fall.
Ein Verfahren zur Herstellung eines SOI-Substrates wird offenbart. Das Verfahren umfaßt die folgenden Schritte: ein Si-Einrichtungssubstrat 20 und ein Handhabungssubstrat 25 werden vorgesehen; eine Isolations- bzw. Trennschicht 31b wird auf dem Si-Einrichtungs substrat ausgebildet; eine erste vergrabene Oxidschicht 32A wird auf dem Si-Einrichtungs substrat, das die Isolations- bzw. Trennschicht umfaßt, ausgebildet; eine zweite Oxidschicht 32B wird auf dem Handhabungssubstrat ausgebildet; das Einrichtungssubstrat und das Handhabungssubstrat werden verbunden, um die Oberflächen der vergrabenen bzw. über deckten Oxidschichten in Berührung zu bringen bzw. zu kontaktieren; und das Einrichtungs substrat wird geätzt, um eine Si-Einrichtungsschicht zu bilden, die eine konstante bzw. gleichmäßige Dicke hat.A method for producing an SOI substrate is disclosed. The method comprises the following steps: an Si device substrate 20 and a handling substrate 25 are provided; an insulation film 31b is formed on the substrate Si setup; a first buried oxide layer 32 A is formed on the Si device substrate including the isolation layer; a second oxide layer 32 B is formed on the handling substrate; the device substrate and the handling substrate are bonded to contact or contact the surfaces of the buried or covered oxide layers; and the device substrate is etched to form a Si device layer that has a constant thickness.
Claims (12)
ein Si-Einrichtungssubstrat (20) und ein Handhabungssubstrat (25) werden zur Verfügung gestellt;
eine Isolations- bzw. Trennschicht (31B) wird auf dem Si-Einrichtungssubstrat gebildet; eine erste vergrabene Oxidschicht wird auf dem Si-Einrichtungssubstrat mit der Isolations- bzw. Trennschicht ausgebildet;
eine zweite vergrabene Oxidschicht (32B) wird auf dem Handhabungs- bzw. Trägersubstrat ausgebildet;
das Si-Einrichtungssubstrat und das Handhabungssubstrat werden verbunden, um die Ober flächen der ersten (32A) und der zweiten (32B) vergrabenen Oxidschichten zu kontaktieren bzw. in Berührung zu bringen; und
das Einrichtungssubstrat wird geätzt, um eine Si-Einrichtungsschicht mit einer konstanten bzw. gleichmäßigen Dicke zu bilden.1. A method for producing a substrate with silicon on an insulator, comprising the following steps:
a Si device substrate ( 20 ) and a handling substrate ( 25 ) are provided;
an insulation layer ( 31 B) is formed on the Si device substrate; a first buried oxide layer is formed on the Si device substrate with the isolation layer;
a second buried oxide layer ( 32 B) is formed on the handling substrate;
the Si device substrate and the handling substrate are bonded to contact the surfaces of the first (32A) and the second (32B) buried oxide layers; and
the device substrate is etched to form a Si device layer with a constant thickness.
ein Oxidflecken bzw. -bereich und eine Siliciumnitridschicht werden jeweils auf dem Einrichtungssubstrat gebildet;
der Oxidflecken bzw. -bereich und die Siliciumnitridschicht werden strukturiert bzw. mit einem Muster versehen, um einen Abschnitt des Einrichtungssubstrates freizulegen, in dem die Isolations- bzw. Trennschicht ausgebildet werden soll;
der freigelegte Abschnitt des Einrichtungssubstrates wird oxidiert, um ein Feldoxid als der Trennschicht bzw. Isolationsschicht zu bilden; und
der Oxidflecken bzw. -bereich und die Siliciumnitridschicht werden entfernt.2. The method of claim 1, wherein the step of forming the isolation layer comprises the following steps:
an oxide spot and a silicon nitride layer are each formed on the device substrate;
the oxide patch and the silicon nitride layer are patterned to expose a portion of the device substrate in which to form the isolation layer;
the exposed portion of the device substrate is oxidized to form a field oxide as the isolation layer; and
the oxide spot or region and the silicon nitride layer are removed.
ein Photolackmuster bzw. eine Photoresiststruktur wird auf dem Einrichtungssubstrat ausgebildet, um den Abschnitt des Einrichtungssubstrates freizulegen, wo die Isolations- bzw. Trennschicht auszubilden ist;
der freigelegte Abschnitt des Einrichtungssubstrates wird bis zu einer vorbestimmten Tiefe geätzt, um Gräben bzw. Rillen zu bilden;
das Photoresistmuster bzw. die Photolackschicht wird entfernt; eine Oxidschicht, die ausreicht, um die Gräben bzw. Rillen über dem Einrichtungssubstrat zu füllen, wird ausgebildet; und
die Oxidschicht wird rückgeätzt bzw. weggeätzt, um die Isolations- bzw. Trennschicht in den Gräben zu bilden.5. The method according to any one of claims 1 to 4, wherein the step of forming the insulation layer comprises the following steps:
a resist pattern is formed on the device substrate to expose the portion of the device substrate where the isolation layer is to be formed;
the exposed portion of the device substrate is etched to a predetermined depth to form trenches;
the photoresist pattern or the photoresist layer is removed; an oxide layer sufficient to fill the trenches over the device substrate is formed; and
the oxide layer is etched back or etched away to form the isolation or separation layer in the trenches.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950069452A KR970052020A (en) | 1995-12-30 | 1995-12-30 | SOH eye substrate manufacturing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE19653199A1 true DE19653199A1 (en) | 1997-07-03 |
Family
ID=19448450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19653199A Ceased DE19653199A1 (en) | 1995-12-30 | 1996-12-19 | Process for the production of a substrate with silicon on an insulator |
Country Status (6)
| Country | Link |
|---|---|
| JP (1) | JPH1050824A (en) |
| KR (1) | KR970052020A (en) |
| CN (1) | CN1078737C (en) |
| DE (1) | DE19653199A1 (en) |
| GB (1) | GB2309826B (en) |
| TW (1) | TW348302B (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010056788A (en) * | 1999-12-16 | 2001-07-04 | 박종섭 | Method for fabricating soi substrate |
| CN102148183B (en) * | 2011-03-10 | 2015-04-29 | 上海华虹宏力半导体制造有限公司 | Method for forming SOI (Silicon On Insulator) with stepped buried oxide layer |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0719839B2 (en) * | 1989-10-18 | 1995-03-06 | 株式会社東芝 | Method for manufacturing semiconductor substrate |
| JPH03180070A (en) * | 1989-12-08 | 1991-08-06 | Seiko Epson Corp | Semiconductor device and manufacture thereof |
| JP2754819B2 (en) * | 1989-12-28 | 1998-05-20 | 株式会社日本自動車部品総合研究所 | Method for manufacturing dielectric-separated semiconductor substrate |
| US5091330A (en) * | 1990-12-28 | 1992-02-25 | Motorola, Inc. | Method of fabricating a dielectric isolated area |
| JP3099446B2 (en) * | 1991-08-30 | 2000-10-16 | 株式会社デンソー | Semiconductor substrate having dielectric isolation region |
| KR950000106B1 (en) * | 1992-01-08 | 1995-01-09 | 삼성전자 주식회사 | Manufacturing method of semiconductor device |
| US6103598A (en) * | 1995-07-13 | 2000-08-15 | Canon Kabushiki Kaisha | Process for producing semiconductor substrate |
-
1995
- 1995-12-30 KR KR1019950069452A patent/KR970052020A/en not_active Ceased
-
1996
- 1996-12-19 DE DE19653199A patent/DE19653199A1/en not_active Ceased
- 1996-12-19 TW TW085115676A patent/TW348302B/en not_active IP Right Cessation
- 1996-12-26 JP JP8357090A patent/JPH1050824A/en active Pending
- 1996-12-27 GB GB9626980A patent/GB2309826B/en not_active Expired - Lifetime
- 1996-12-30 CN CN96123936A patent/CN1078737C/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| GB2309826A (en) | 1997-08-06 |
| KR970052020A (en) | 1997-07-29 |
| GB2309826B (en) | 2000-07-05 |
| TW348302B (en) | 1998-12-21 |
| CN1078737C (en) | 2002-01-30 |
| CN1162836A (en) | 1997-10-22 |
| JPH1050824A (en) | 1998-02-20 |
| GB9626980D0 (en) | 1997-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE19643898C2 (en) | Process for the production of a silicon-on-insulator (SOI) wafer | |
| DE3485880T2 (en) | METHOD FOR PRODUCING SEMICONDUCTOR ARRANGEMENTS. | |
| DE3850843T2 (en) | Process for the production of epitaxially deposited fault-free silicon. | |
| DE3751920T2 (en) | Isolation process for integrated circuits | |
| DE102019219696B4 (en) | SILICON THRU-PHONES FOR HETEROGENE INTEGRATION OF SEMICONDUCTOR DEVICE STRUCTURES AND MANUFACTURING PROCESSES | |
| DE4118593C2 (en) | Process for the production of integrated devices in silicon and silicon free substrates by means of wafer bonding | |
| DE69528099T2 (en) | Isolation method for active zones of a semiconductor substrate with shallow planarized trenches | |
| DE4235534A1 (en) | METHOD FOR INSULATING FETS | |
| EP0030640A2 (en) | Process for putting a self-aligning gate electrode in a V-MOS field-effect transistor | |
| DE69302960T2 (en) | Process for the production of thin silicon mesas with the same thickness | |
| DE69330870T2 (en) | Planarization method of a semiconductor device | |
| DE69513469T2 (en) | Silicon on insulator substrate and its manufacturing process | |
| DE2409910C3 (en) | Method for manufacturing a semiconductor device | |
| DE4030466C2 (en) | Piezo resistance device | |
| DE69212888T2 (en) | Methods for improving the fabrication of SOI devices using position alignment marks | |
| EP0637062A2 (en) | Process for manufacturing semi-conducteur device with planarized surface and application to the manufacturing of bipolar transistors and DRAM | |
| DE19654301B4 (en) | Process for producing a substrate with silicon on an insulator | |
| EP0656651A2 (en) | Process for the manufacturing of an integrated circuit device | |
| DE69528098T2 (en) | Method for isolating active zones in a semiconductor substrate by means of shallow, non-wide trenches | |
| DE19653632B4 (en) | Method of making a silicon-on-insulator substrate | |
| DE19840385C2 (en) | Method for isolating areas of an integrated circuit and semiconductor device with an integrated circuit | |
| DE69618917T2 (en) | Sensor and manufacturing process | |
| DE19653199A1 (en) | Process for the production of a substrate with silicon on an insulator | |
| DE19859090B4 (en) | Process for producing gate oxides of various thicknesses | |
| DE69227807T2 (en) | Method for making the thickness of a monocrystalline Si thin film uniform |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8110 | Request for examination paragraph 44 | ||
| 8125 | Change of the main classification |
Ipc: H01L 21/84 |
|
| 8131 | Rejection |