DE19651720A1 - Digitalmodulator und Digitaldemodulator - Google Patents

Description

Die vorliegende Erfindung betrifft Digitalmodulatoren und Digitaldemodulatoren mit Quadratur- Amplitudenmodulationsverfahren (QAM), und betrifft insbesondere einen digitalen Modulator und einen digitalen Demodulator, die bei Multiplexkanal- Funkkommunikationsgeräten, bei Kabelfernsehsystemen und dergleichen verwendet werden.

In der Praxis wird bei Modulatoren und Demodulatoren mit Quadratur-Amplitudenmodulationsverfahren (QAM-Verfahren) inzwischen vorwiegend die Digitalsignalverarbeitungstechnik eingesetzt. Dies liegt daran, daß die Digtaltechnik, im Vergleich zur Analogtechnik, eine höhere Genauigkeit zur Verfügung stellt, und eine einfachere Integration von QAM-Funktionen in einem LSI-Chip ermöglicht. Mit ansteigender Anzahl an Datenbits für jedes Symbol wird es allerdings erforderlich, den Umfang der Digitalschaltungen eines Modulators oder Demodulators zu erhöhen, um eine erhöhte Datenmenge zu bearbeiten, was Probleme bezüglich der Kosten und des Energieverbrauchs derartiger Schaltungen mit sich bringt. Zur Lösung derartiger Probleme wurde von den Konstrukteuren verlangt, einige Verfahren zur Verringerung der Abmessungen von Schaltungen für digitale Modulatoren und Demodulatoren zu entwickeln. In diesem Zusammenhang stellt die vorliegende Erfindung Lösungen für diese wachsenden Anforderungen zur Verfügung.

Die nachstehenden Punkte (i) bis (v) erläutern einige spezifische Ausbildungen konventioneller QAM-Modulatoren und -Demodulatoren, zum grundsätzlichen Verständnis des Hintergrunds der dort auftretenden, potentiellen Probleme.

• i) Fig. 18 zeigt als Blockschaltbild einen konventionellen digitalen Modulator. Zwei Basisbandsignaie eines Kanals in Phase (I-ch) und eines Quadraturkanals (Q-ch) werden ihren jeweiligen Abschwächungsfiltern 101 und 102 zugeführt, um Signale mit einer Frequenz abweichend vom Nominalwert zu unterdrücken, um gegenseitige Störungen der Symbole zu minimalisieren. Wie aus Fig. 19 hervorgeht, weisen die beiden Abschwächungsfilter 101 und 102 einen identischen internen Aufbau auf.

In Fig. 19 sind Flip-Flops 103a, 103b, 103c usw. in Reihe geschaltet, und tragen jeweils einen Mehrfachbitwert, der jede Momentanamplitude eines Basisbandsignals repräsentiert. Bei einer Triggerung in Intervallen von T/4 stellen diese Flip-Flops hintereinander die eingegebenen Basisbandsignale mit Verzögerungen von T/4 zur Verfügung, wobei T die Zyklusperiode eines Trägertaktsignals ist. Die verzögerten Basisbandsignale werden dann den jeweiligen Multiplizierern 104a, 104b, 104c usw. zugeführt, welche getrennt die Signale mit vorbestimmten Anzapfungskoeffizienten α_n, α_n-1, α_n-2 usw. in Intervallen von T/4 multiplizieren. Ein Addierer 105 saldiert dann die sich ergebenden Produkte zur Berechnung ihrer Summe in jeder Periode von T/4. Die Anzapfungskoeffizienten sind so gewählt, daß sie eine gewünschte Impulsantwort ergeben, und die unterschiedlichen Werte sind symmetrisch entlang dem Multipliziererfeld angeordnet, wie in Fig. 19 gezeigt ist, mit einem Koeffizienten α₀ an der zentralen Anzapfung.

Wie wiederum aus Fig. 18 hervorgeht, werden die Ausgangssignale der Abschwächungsfilter 101 und 102 Multiplizierern 106 und 107 zugeführt, zur gleichzeitigen Multiplikation mit zwei orthogonalen Trägersignalen, nämlich cos ωt und sin ωt. Der Multiplizierer 106 multipliziert das Ausgangssignal des Abschwächungsfilters 101 mit einem Trägersignal cos ωt Intervallen von T/4, wogegen der andere Multiplizierer 107 das Ausgangssignal des anderen Abschwächungsfilters 102 mit einem anderen Trägersignal sin ωt in denselben Intervallen multipliziert. Ein Addierer 108 berechnet die Summe ihrer Produkte in Intervallen von T/4, wodurch ein moduliertes Signal in Form einer Sequenz aus Digitalwerten erhalten wird. Ein Digital-Analogwandler (D/A-Wandler) 109 wandelt dieses modulierte Signal in ein Analogsignal um, ebenfalls in Intervallen von T/4. Ein Tiefpaßfilter 110 schaltet Aliasingkomponenten aus, anders ausgedrückt ungewünschte harmonische Frequenzen, die in dem Ausgangssignal des D/A-Wandlers 109 enthalten sind.

Nunmehr wird angenommen, daß die Frequenz f der Trägersignale cos ωt und sin ωt gleich der Symbolrate ist. Da wie voranstehend geschildert die Multiplizierer 106 und 107 in Intervallen von T/4 arbeiten, lassen sich die aktuellen Signal formen der Trägersignale cos ωt und sin ωt, die dort angelegt werden, folgendermaßen ausdrücken:

cos ωt = [1, 0,-1, 0, . . . ] . . . . . (1a)

sin ωt = [0, 1, 0, -1, . . . ] . . . . . (1b)

Nunmehr sei die Ausgangssignalsequenz der Abschwächungsfilter 101 gleich [I₁, I₂, I₃, I₄, . . . ], und jene des Abschwächungsfilters 102 gleich [Q₁, Q₂, Q₃, Q₄, . . . ]. Auf der Grundlage der Werte der Ausdrücke (1a) und (1b) läßt sich das in den D/A-Wandler 109 eingegebene, modulierte Signal ausdrücken als [I₁, Q₂, -I₃, -Q₄, . . . ].

Als Ergebnis der voranstehenden Untersuchung zeigt sich, daß eine alternative Schaltungsausbildung wie in Fig. 20 gezeigt möglich ist, bei welcher die Multiplizierer 106 und 107 und der Addierer 108 in Fig. 18 durch eine Kombination aus Invertern 115 und 116 und einem Parallel-Seriell-Wandler (P/S-Wandler) 117 ersetzt sind.

Bei der digitalen Modulatorschaltung von Fig. 20 wird das I-ch-Basisbandsignal zwei Abschwächungsfiltern 111 und 112 zugeführt, und wird das Q-ch-Basisbandsignal in zwei Abschwächungsfilter 113 und 114 eingegeben. Diese vier Abschwächungsfilter 111 bis 114, welche denselben internen Aufbau aufweisen, wie er in Fig. 19 gezeigt ist, arbeiten mit einer viermal so hohen Rate wie die Trägerfrequenz (oder, in diesem Fall, die Symbolrate). Der P/S-Wandler 117 weist vier Eingangsklemmen A, B, C und D auf. Die Eingänge A und B sind direkt mit dem Ausgang des Abschwächungsfilters 111 bzw. 113 verbunden. Andererseits empfangen die Eingänge C und D invertierte Signale der Ausgänge der Abschwächungsfilter 112 und 114 über einen Inverter 115 bzw. 116. Mit einer Rate des Vierfachen der Trägerfrequenz wählt der P/S-Wandler 117 sequentiell und zyklisch einen dieser Eingänge von A bis D aus, und führt das ausgewählte Signal dem D/A-Wandler 109 zu.

Eine derartige alternative Schaltungsausbildung, wie sie in Fig. 20 gezeigt ist, ist beispielsweise in den japanischen Patentoffenlegungsschriften Nr. 3-265332 (1991) und Nr. 6-104943 (1994) beschrieben.

• ii) Die bei einem digitalen Modulator verwendete Trägerfrequenz ist normalerweise so gewählt, daß sie ein ganzzahliges Vielfaches seiner Symbolrate ist, also das n-fache der Symbolrate. Wie aus Fig. 18 deutlich wird, wird ein digital moduliertes Signal in ein Analogsignal durch den D/A-Wandler 109 in Intervallen von T/4 umgewandelt. Dieser D/A-Wandlervorgang führt dazu, daß einige Aliasing- Frequenzkomponenten dem Spektrum des sich ergebenden Analogsignals aufgeprägt werden, dessen Zentrumsfrequenzen von der Zykluszeit der D/A-Wandlung abweichen. Die Aliasingbestandteile können unter Verwendung des Tiefpaßfilters 110 ausgefiltert werden. Wird die Trägerfrequenz abgesenkt, sollte auch die Abschneidefrequenz des Tiefpaßfilters 110 verringert werden. Da Tiefpaßfilter mit niedrigen Abschneidefrequenzen im allgemeinen kostenaufwendig sind, ist zur Erzielung einer Kostenverringerung für Modulatorvorrichtungen eine höhere Trägerfrequenz wünschenswert. Wenn das Verhältnis der Trägerfrequenz zur Symbolrate gleich n:1 ist (n ist eine positive ganze Zahl), ist es daher wünschenswert, diesen Faktor n so hoch wie möglich zu wählen.
• iii) Fig. 21 ist ein Blockschaltbild, welches eine Kombination eines konventionellen digitalen Modulators und Demodulators zeigt. Der auf der linken Seite von Fig. 21 dargestellte Modulator weist im wesentlichen denselben Aufbau auf wie jener in Fig. 18, wogegen Fig. 21 einige weitere Einzelheiten enthält. Die folgende Beschreibung konzentriert sich auf die unterschiedlichen Punkte, wobei gemeinsame Elemente mit gleichen oder entsprechenden Bezugszeichen bezeichnet sind.

In Fig. 21 wird von einem Trägerfrequenzoszillator 120 ein Trägertaktsignal erzeugt, welches eine Frequenz f_CLK aufweist (also das n-fache der Symbolrate). Ein Teiler 121 teilt es dann auf zwei Pfade auf, und schickt eins unverändert an den Multiplizierer 106, wogegen das andere an den Multiplizierer 107 mit einer Phasenverschiebung von 90° geschickt wird. Ein weiterer Oszillator 122 erzeugt ein Signal mit einer Frequenz gleich der Differenz zwischen einer Funkfrequenz f_LO und der Trägerfrequenz f_CLK. Dieses Signal f_LO-f_CLK wird einem Frequenzwandler 123 zugeführt, zur Aufwärtswandlung des Tiefpaßfilterausgangssignals. Während daher der Frequenzinhalt eines modulierten Signals, welches von dem Tiefpaßfilter 110 erzeugt wird, um die Trägerfrequenz f_CLK herum zentriert ist, verschiebt der Frequenzwandler 123 diesen Inhalt nach oben zu höheren Funkfrequenzen, unter Verwendung des Signals f_LO-f_CLK, wodurch an eine Übertragungsleitung ein moduliertes Radiosignal ausgegeben wird, dessen Spektraldichte um die Funkfrequenz f_LO herum zentriert ist.

Andererseits reproduziert ein in der rechten Hälfte von Fig. 21 dargestellter Digitaldemodulator die I-ch- und Q-ch-Signale aus dem empfangenen Funksignal über einen Demodulationsvorgang, bei welchem exakt dieselben Operatoren wie bei dem Modulationsvorgang eingesetzt werden, jedoch in entgegengesetzter Reihenfolge.

• iv) Fig. 22(A) ist ein Blockschaltbild eines konventionellen digitalen Demodulators, und Fig. 22(B) verdeutlicht den internen Aufbau eines Signalpegeldetektors 132, der ein Teil des Demodulators von Fig. 22(A) ist.

Das Empfangssignal wird zuerst einer AGC-Schaltung 130 (Schaltung mit automatischer Verstärkungsregelung) zugeführt, um seine Signalstärke auf einen konstanten Pegel entsprechend einem Steuersignal von dem Signalpegeldetektor 132 einzuregulieren. Ein Analog-Digital-Wandler (A/D-Wandler) 131, der an die AGC-Schaltung 130 angeschlossen ist, führt eine Signalwandlung von einer Analogspannung in einen Digitalwert durch, und schickt diesen an einen Demodulatorabschnitt 133, und ebenfalls an den Signalpegeldetektor 132. Der Signalpegeldetektor 132 stellt den mittleren Signalpegel dadurch fest, daß er das von dem A/D-Wandler 131 geschickte digitale Empfangssignal überwacht. Stimmt der mittlere Signalpegel nicht mit einem vorbestimmten Pegel überein, so schickt der Signalpegeldetektor 132 ein Steuersignal an die AGC-Schaltung 130, wodurch der Empfangssignalpegel geregelt wird.

Einzelheiten des Signalpegeldetektors 132 sind in Fig. 22(B) gezeigt. Ein Absolutwertdetektor 135 berechnet einen Absolutwert des von dem A/D-Wandler 131 zugeführten digitalen Empfangssignals. Ein Subtrahierer 136 berechnet darüber hinaus die Differenz zwischen dem Absolutwert und einem vorprogrammierten Wert. Die Differenzen werden im Zeitbereich von einem Integrierer integriert, der aus einem Addierer 137 und einem Flip-Flop 138 besteht. Das Ergebnis dieser zeitlichen Integration wird in ein Analogsignal von einem D/A-Wandler 139 umgewandelt, zur Verwendung als Steuerspannung für die AGC-Schaltung 130.

• v) Bei dem in Fig. 18 gezeigten, konventionellen digitalen Modulator verursacht die von dem D/A-Wandler 109 durchgeführte D/A-Wandlung einige Verzerrungen des Frequenzinhalts des umgewandelten Signals. Die Frequenzantwort eines D/A-Wandlers läßt sich allgemein ausdrücken als |sind(ω/2S)|/(ω/2S) . . . . . (2)wobei S eine Abtastrate ist. Diese Gleichung (2) führt dazu, daß das Ausgangssignal eines D/A-Wandlers die Verstärkung im Hochfrequenzbereich verliert, oder eine Abschwächung erster Ordnung erfährt.

Die voranstehenden Erläuterungen gaben einige spezifische Ausbildungen konventioneller QAM-Modulatoren und -Demodulatoren an. Der folgende Abschnitt soll nunmehr deren potentielle Probleme verdeutlichen, unter Rückgriff auf jeden der voranstehend geschilderten Punkte (i) bis (v).

• i) Bei dem in Fig. 20 gezeigten, konventionellen digitalen Modulator ist es schwierig, die Anzahl an Bits pro Symbol zu erhöhen, da seine Abschwächungsfilter zu große Schaltungsabmessungen aufweisen. Da die Anzahl dort integrierter Multiplizierer und die Datenlänge jedes Multiplizierers besonders kritisch für die Abmessungen von Abschwächungsfiltern sind, ist es erforderlich, die Anzahl an Multiplizierern zu verringern. Weiterhin sollten die Abschwächungsfilter bei diesem konventionellen Modulator bei einer Frequenz arbeiten, die das Vierfache der Trägerfrequenz beträgt. Eine Erhöhung der Trägerfrequenz führt daher zu einem größeren Verbrauch an elektrischer Energie in den Abschwächungsfiltern.

Die Verringerung der Schaltungsabmessungen und des Energieverbrauchs in Abschwächungsfiltern sind daher die wesentlichen Anforderungen bezüglich einer weiteren Vergrößerung des konventionellen, digitalen Modulators gemäß Fig. 20.

• ii) Es wird wiederum darauf aufmerksam gemacht, daß ein höheres Verhältnis der Trägerfrequenz zur Symbolrate in Bezug auf die Verringerung der Kosten von Modulatorvorrichtungen wünschenswert ist. Dieses Erfordernis einer höheren Trägerfrequenz verursacht allerdings selbstverständlich eine Erhöhung der Schaltungsabmessungen, da derartige digitale Modulatoren viermal so schnell arbeiten müssen wie die höhere Trägerfrequenz.
• iii) Der in Fig. 21 gezeigte, konventionelle digitale Modulator ist mit dem Oszillator 122 versehen, damit ein Frequenzsignal gleich der Differenz zwischen der Funkfrequenz f_LO und der Trägerfrequenz f_CLK erhalten werden kann. Ein derartiger f_LO-f_CLK-Oszillator ist auch in einem digitalen Demodulator erforderlich. Allerdings besteht bei derartigen Oszillatoren in der Hinsicht ein Problem, daß ihre Oszillatorfrequenz geändert werden muß, wenn eine unterschiedliche Trägerfrequenz f_CLK erforderlich ist. Da die Trägerfrequenz auf ein ganzzahliges Vielfaches (also das n-fache) der Symbolrate eingestellt ist, ist es darüber hinaus erforderlich, den Oszillator 122 und sein Gegenstück in dem Demodulator abzuändern, wenn ein unterschiedliches Multiplikationsverhältnis n erforderlich ist.
• iv) Bei dem in Fig. 22 gezeigten, konventionellen digitalen Demodulator arbeiten der A/D-Wandler 131 und der Signalpegeldetektor 132 auf der Trägerfrequenz. Diese Vorrichtungen müssen daher schneller arbeiten, um ein höheres Verhältnis der Trägerfrequenz zur Symbolrate zu erreichen, was zu einer Erhöhung ihres Kostenaufwandes führt.
• v) In jedem der voranstehend geschilderten digitalen Modulatoren nach dem Stand der Technik verursacht darüber hinaus eine Digital-Analog-Wandlung, die bei einem modulierten Signal von einem D/A-Wandler eingesetzt wird, eine Verringerung der Verstärkung im Hochfrequenzbereich. Berücksichtigt man allerdings, daß gesetzliche Erfordernisse bezüglich der Aussendung von Funksignalen und/oder der Unempfindlichkeit gegen Rauschen erfüllt werden müssen, so ist es gewünscht, eine flache Frequenzantwort beizubehalten.

Unter Berücksichtigung der voranstehenden Überlegungen besteht ein erstes Ziel der vorliegenden Erfindung in der Bereitstellung eines digitalen Modulators, welcher eine Verkleinerung von Abschwächungsfilterschaltungen und eine Verringerung von deren Energieverbrauch ermöglicht.

Ein zweites Ziel der vorliegenden Erfindung besteht in der Bereitstellung eines digitalen Modulators, dessen Schaltungsabmessungen nicht zunehmen, selbst wenn ein höherer Wert für das Verhältnis der Trägerfrequenz zur Symbolrate ausgewählt wird.

Ein drittes Ziel der vorliegenden Erfindung besteht in der Bereitstellung eines digitalen Modulators und eines digitalen Demodulators, bei welchen ein lokaler Oszillator für die Frequenzumwandlung verwendet werden kann, ohne Modifikationen, selbst wenn eine Änderung der Trägerfrequenz erforderlich ist.

Ein viertes Ziel der vorliegenden Erfindung besteht in der Bereitstellung eines digitalen Demodulators, welcher eine Erhöhung der Kosten in einer AGC-Schaltung verhindert, selbst wenn ein höheres Verhältnis von Trägerfrequenz zur Symbolrate ausgewählt wird.

Ein fünftes Ziel der vorliegenden Erfindung besteht in der Bereitstellung eines digitalen Modulators, bei welchem das durch einen D/A-Wandler umgewandelte, modulierte Signal kompensiert wird, um eine flache Frequenzantwort zu erhalten.

Um die voranstehenden Ziele zu erreichen wird gemäß der vorliegenden Erfindung ein digitaler Modulator mit einem Quadratur-Amplitudenmodulationsschema zur Verfügung gestellt. Der digitale Modulator weist ein erstes und ein zweites Abschwächungsfilter auf, zur Übertragung eines gewünschten Frequenzbereichs eines RZ-kodierten I-Kanal-Basisbandsignals, und ein drittes sowie ein viertes Abschwächungsfilter zur Übertragung eines gewünschten Frequenzbereiches eines RZ-kodierten Q-Kanal-Basisbandsignals. Der Modulator weist weiterhin eine erste und zweite Invertervorrichtung auf, zum Invertieren des Ausgangssignals des zweiten Abschwächungsfilters bzw. des vierten Abschwächungsfilters. Die voranstehend aufgeführten sechs Bauteile arbeiten sämtlich bei einer ersten vorbestimmten Taktfrequenz. Der Modulator weist weiterhin eine Auswahlvorrichtung und eine D/A-Wandlervorrichtung auf, die bei einer zweiten vorbestimmten Taktfrequenz arbeiten, die viermal so hoch ist wie die erste vorbestimmte Taktfrequenz. Die Auswahlvorrichtung wählt nacheinander eines unter einem ersten bis vierten Eingangssignal aus, wobei das erste bis vierte Eingangssignal das jeweilige Ausgangssignal des ersten Abschwächungsfilters, des dritten Abschwächungsfilters, der ersten Invertervorrichtung bzw. der zweiten Invertervorrichtung sind. Die D/A-Wandlervorrichtung wandelt das Ausgangssignal der Auswahlvorrichtung in ein Analogsignal um.

Um die voranstehend aufgeführten Ziele zu erreichen wird weiterhin ein digitaler Demodulator zur Verfügung gestellt, der eine Demodulationsschaltung mit einem Quadratur- Amplitudenmodulationsschema aufweist. Der digitale Demodulator weist eine Trägers ignalversorgungsvorrichtung auf, welche zur Versorgung der Demodulationsschaltung mit einem Trägersignal dient, welches eine aus einer Symbolrate abgeleitete Trägerfrequenz aufweist, und ist mit einer Funkfrequenzerzeugungsvorrichtung zur Erzeugung eines Funkfrequenzsignals mit einer vorbestimmten Funkfrequenz versehen. Der Demodulator weist weiterhin eine Differenzfrequenzerzeugungsvorrichtung und eine Herunterwandlungsvorrichtung auf. Die Differenzfrequenzerzeugungsvorrichtung erzeugt ein Differenzfrequenzsignal, unter Verwendung des Trägersignals, welches von der Trägersignalversorgungsvorrichtung erzeugt wird, und des Funkfrequenzsignals, welches von der Funkfrequenzerzeugungsvorrichtung erzeugt wird. Das Differenzfrequenzsignal weist eine Frequenz auf, die gleich der Differenz zwischen der vorbestimmten Funkfrequenz und der Trägerfrequenz ist. Die Herunterwandlungsvorrichtung wandelt die Frequenz eines Funkeingangssignals auf die Trägerfrequenz herunter, unter Verwendung des Differenzfrequenzsignals, welches von der Differenzfrequenzerzeugungsvorrichtung erzeugt wird.

Die Erfindung wird nachstehend anhand zeichnerisch dargestellter Ausführungsbeispiele näher erläutert, aus welchen weitere Vorteile, Merkmale und Ziele der vorliegenden Erfindung hervorgehen. Es zeigt:

Fig. 1 eine grundlegende Darstellung der vorliegenden Erfindung;

Fig. 2 eine Darstellung des Unterschieds zwischen dem RZ-Code und dem NRZ-Code;

Fig. 3 ein detailliertes Blockschaltbild der ersten Hälfte einer ersten Ausführungsform der vorliegenden Erfindung;

Fig. 4 ein detailliertes Blockschaltbild der zweiten Hälfte der ersten Ausführungsform;

Fig. 5 eine Darstellung von Ausgangssignalen eines I-ch-Abschwächungsfilters;

Fig. 6 eine Darstellung von Ausgangssignalen eines Q-ch-Abschwächungsfilters;

Fig. 7 eine Darstellung eines Abschwächungsfilters gemäß einer zweiten Ausführungsform;

Fig. 8 eine Darstellung eines Abschwächungsfilters gemäß einer dritten Ausführungsform;

Fig. 9 eine Darstellung des Aufbaus eines digitalen Modulators gemäß einer vierten Ausführungsform;

Fig. 10 eine Darstellung zur Verdeutlichung des Betriebsablaufs bei der vierten Ausführungsform, bei welcher die Trägerfrequenz doppelt so hoch wie die Symbolrate ist;

Fig. 11 ein Blockschaltbild eines digitalen Modulators gemäß einer fünften Ausführungsform;

Fig. 12 ein Blockschaltbild eines digitalen Modulators gemäß einer sechsten Ausführungsform;

Fig. 13 ein Blockschaltbild eines digitalen Modulators und eines digitalen Demodulators gemäß einer siebten Ausführungsform;

Fig. 14(A) ein Blockschaltbild eines digitalen Demodulators gemäß einer achten Ausführungsform;

Fig. 14(B) ein Blockschaltbild des internen Aufbaus eines in Fig. 14(A) gezeigten Signalpegeldetektors;

Fig. 15 eine Darstellung einiger verschiedener Abtastzeitpunkte, die durch verschiedene Werte von i bei der Signalpegelerfassung bestimmt werden;

Fig. 16 ein Blockschaltbild eines digitalen Modulators gemäß einer neunten Ausführungsform;

Fig. 17 ein Blockschaltbild eines weiteren Aufbaus eines digitalen Modulators als Alternative zu jenem, der in Fig. 16 gezeigt ist;

Fig. 18 eine grundlegende Darstellung des Aufbaus eines konventionellen digitalen Modulators;

Fig. 19 eine Darstellung des internen Aufbaus eines konventionellen Abschwächungsfilters;

Fig. 20 eine Darstellung des Aufbaus eines konventionellen digitalen Modulators, bei welchem Inverter und ein Parallel-Seriell- Wandler statt Multiplizierern und einem Addierer vorgesehen sind;

Fig. 21 ein Blockschaltbild eines konventionellen digitalen Modulators und eines konventionellen digitalen Demodulators;

Fig. 22(A) ein Blockschaltbild eines konventionellen digitalen Demodulators; und

Fig. 22(B) eine Darstellung des internen Aufbaus eines in Fig. 22(A) dargestellten Signalpegeldetektors.

Nachstehend werden unter Bezugnahme auf die beigefügten Zeichnungen neun Ausführungsformen der vorliegenden Erfindung beschrieben.

Zuerst wird unter Bezugnahme auf Fig. 1 das Prinzip einer ersten Ausführungsform der vorliegenden Erfindung erläutert. Die erste Ausführungsform stellt einen digitalen Modulator dar, der folgende acht Bauteile aufweist: ein erstes Abschwächungsfilter 1, ein zweites Abschwächungsfilter 2, ein drittes Abschwächungsfilter 3, ein viertes Abschwächungsfilter 4, eine erste Invertervorrichtung 5, eine zweite Invertervorrichtung 6, eine Auswahlvorrichtung 7, und eine D/A-Wandlervorrichtung 8.

Das erste und ein zweites Abschwächungsfilter 1 bzw. 2 lassen gewünschte Frequenzbereiche eines RZ-kodierten I-Kanal- Basisbandsignals durch. Das dritte und ein viertes Abschwächungsfilter 3 bzw. 4 lassen einen gewünschten Frequenzbereich eines RZ- kodierten Q-Kanal-Basisbandsignals durch. Die erste und zweite Invertervorrichtung 5 und 6 invertieren das Ausgangssignal des zweiten Abschwächungsfilters 2 bzw. des vierten Abschwächungsfilters 4. Es wird darauf hingewiesen, daß die voranstehend erwähnten sechs Bauteile sämtlich bei einer ersten vorbestimmten Taktfrequenz arbeiten. Im Gegensatz hierzu arbeiten die Auswahlvorrichtung 7 und die D/A-Wandlervorrichtung 8 bei einer zweiten vorbestimmten Taktfrequenz, die viermal so hoch ist wie die erste vorbestimmte Taktfrequenz. Die Auswahlvorrichtung 7 wählt hintereinander eines unter einem ersten bis vierten Eingangssignal aus, wobei das erste bis vierte Eingangssignal das jeweilige Ausgangssignal des ersten Abschwächungsfilters 1, des dritten Abschwächungsfilters 3, der ersten Invertervorrichtung 5 bzw. der zweiten Invertervorrichtung 6 ist. Die D/A-Wandlervorrichtung 8 wandelt das Ausgangssignal der Auswahlvorrichtung 7 in ein Analogsignal um.

Die vorliegende Erfindung beruht auf der voranstehend erläuterten baulichen Anordnung, deren wesentliche Merkmale darin bestehen, daß: (1) der Modulator RZ-kodierte Basisbandsignale verarbeitet, (2) das erste bis vierte Abschwächungsfilter 1 bis 4 und die erste und zweite Invertervorrichtung 5 bzw. 6 genau bei der vorbestimmten Frequenz arbeiten, während die Auswahlvorrichtung 7 und die D/A-Wandlervorrichtung 8 bei einer Frequenz arbeiten, die das Vierfache der vorbestimmten Frequenz beträgt.

Im allgemeinen liegen Basisband-Eingangssignale für einen digitalen Modulator entweder in Form eines NRZ-Codes (non- return-to-zero) oder in Form eines RZ-Codes (return-to-zero) vor. Die Unterschiede zwischen diesen beiden Codes sind in dem Zeitablaufdiagramm von Fig. 2 erläutert, welches im einzelnen eine bipolare Signalverarbeitung zeigt, wie sie bei Quadratur-Phasenverschiebungstastverfahren (QPSL) verwendet wird.

In Fig. 2 geben fünf Signale, die durch (A) bis (E) bezeichnet sind, folgende Information an:

• A) ein Beispiel für einen Eingangsbitstrom,
• B) den Symboltakt,
• C) einen NRZ-Code entsprechend dem Eingangsbitstrom,
• D) einen RZ-Code entsprechend dem Eingangsbitstrom, und
• E) einen Abtasttakt mit einer Frequenz, die das Vierfache des Symboltaktes beträgt.

Wie die Signale (C) und (D) zeigen, hält der NRZ-Code seinen Signalzustand "1" oder "-1" für vier Abtasttaktintervalle für jedes Bit vollständig aufrecht, wogegen der RZ-Code einen Zustand "1" oder "-1" nur für den ersten Abtastzeitraum einsetzt, und den Zustand auf den Zustand "0" für die verbleibenden drei Abtasttaktperioden zurücksetzt.

Unter Verwendung dieser Eigenschaft der RZ-Codesignale treibt der Modulator gemäß der vorliegenden Erfindung die Abschwächungsfilter mit dem Symboltakt statt mit dem Abtasttakt, wodurch die Anzahl an Multiplizierern verringert wird, die in dem ersten bis vierten Abschwächungsfilter 1 bis 4 enthalten sind. Neben der Verringerung der Abmessungen der Abschwächungsfilterschaltungen ermöglicht die vorliegende Erfindung eine Verringerung von deren Stromverbrauch, infolge der verringerten Betriebsfrequenz.

Die Fig. 3 und 4 sind detaillierte Blockschaltbilder, welche die erste bzw. zweite Hälfte der ersten Ausführungsform der vorliegenden Erfindung zeigen, die grundsätzlich anhand von Fig. 1 erläutert wurde. Die wechselseitigen Beziehungen zwischen der in Fig. 1 dargestellten, grundlegenden Anordnung und dem in den Fig. 3 und 4 dargestellten, detaillierten Aufbau werden getrennt erläutert, nachdem die Fig. 3 und 4 erläutert wurden.

In Fig. 3 dient ein Abschwächungsfilter 11 als zwei Abschwächungsfilter für ein RZ-kodiertes I-ch- Basisbandsignal, wobei eine einzelne Verzögerungsleitung, die aus mehreren Flip-Flops besteht, gemeinsam von zwei Gruppen arithmetischer Operatoren genutzt wird, um Transversalfilter zu bilden. Entsprechend dient ein anderes Abschwächungsfilter 12 als zwei Abschwächungsfilter für ein RZ-kodiertes Q-ch- Basisbandsignal, welches ebenso aufgebaut ist wie das Abschwächungsfilter 11.

In dem Abschwächungsfilter 11 sind Flip-Flops 13a, 13b, 13c usw. so in Reihe geschaltet, daß die eingegebenen I-ch-Basisbandsignale aufeinanderfolgende Verzögerungen von T erfahren, wobei T die Zyklusperiode (der Zykluszeitraum) eines Trägersignals ist, die in diesem Fall gleich der Symbolzykluszeit ist. Die verzögerten Basisbandsignale werden ihren entsprechenden Multiplizierern 14a, 14b, 14c usw. zugeführt, und darüber hinaus an die anderen Multiplizierer 15a, 15b, 15c usw. geschickt. In jedem Intervall von T Sekunden multiplizieren die Multiplizierer 14a, 14b, 14c usw. getrennt die empfangenen Werte mit ihren jeweiligen Anzapfungskoeffizienten α_4(m+1), α_4m, α_4(m-1) usw., und die sich ergebenden Produkte werden dann an einen Addierer 16 angelegt, um deren Summe S1 in jedem Intervall T zu erhalten. Die Multiplizierer 15a, 15b, 15c usw. multiplizieren die empfangenen Werte mit ihren jeweiligen Anzapfungskoeffizienten α_4m+2, α_4m-2, α_4m-6, usw. Die sich ergebenden Produkte werden dann einem Addierer 17 zugeführt, um ihren Summenwert S2 in jeder Periode T zu erhalten. Fig. 3 zeigt, daß die an die Multiplizierer 14a, 14b, 14c usw. angelegten Anzapfungskoeffizienten in beidseitig symmetrischer Reihenfolge ausgerichtet sind, abgesehen von dem Koeffizienten α_4(m+1) am weitesten links, wobei sich der Koeffizient α₀ an der zentralen Anzapfung befindet. Andererseits sind die Koeffizienten für die Multiplizierer 15a, 15b, 15c usw. ebenfalls symmetrisch angeordnet, jedoch um zwei Koeffizienten α₂ und α₂ herum zentriert.

In dem Abschwächungsfilter 5 sind Flip-Flops 18a, 18b, 18c usw. in Reihe geschaltet, um bei den eingegebenen Q-ch-Basisbandsignalen aufeinanderfolgende Verzögerungen um T zu erzeugen. Die verzögerten Basisbandsignale werden dann ihren entsprechenden Multiplizierern 19a, 19b, 19c usw. zugeführt, und werden ebenfalls an die anderen Multiplizierer 20a, 20b, 20c usw. geschickt. In jedem Intervall von T Sekunden multiplizieren die Multiplizierer 19a, 19b, 19c usw. getrennt die empfangenen Werte mit ihren jeweiligen Anzapfungskoeffizient α_4m+3, α_4m-1, α_4m-5, usw., und legen die sich ergebenden Produkte an einen Addierer 21 an, damit der Summenwert S3 in jedem Zeitraum T erhalten wird. Entsprechend multiplizieren die Multiplizierer 20a, 20b, 20c usw. die empfangenen Werte mit ihrem jeweiligen Anzapfungskoeffizienten α_4m+1, α_4m-3, α_4m-7 usw. Die sich ergebenden Produkte werden dann an einen Addierer 22 angelegt, damit ihr Summenwert S4 in Intervallen von T erhalten wird. Fig. 3 zeigt, daß die Anzapfungskoeffizienten für die Multiplizierer 19a, 19b, 19c usw. in umgekehrter Reihenfolge angeordnet sind als bei der anderen Gruppe der Multiplizierer 20a, 20b, 20c usw. Weitere Einzelheiten in Bezug auf diese Abschwächungsfilter 11 und 12 werden später als getrennter Punkt geschildert.

In Fig. 4 invertieren zwei Inverter 23 und 24 die Summenausgangswerte S2 und S4 von den Addierern 17 und 22 in Fig. 3 bei den Trägerintervallen von T. Ein P/S-Wandler 25 weist vier Eingangsklemmen A bis D auf, um jedes Summenausgangssignal jedes der Abschwächungsfilter zu empfangen. Im einzelnen sind die Eingänge A und B direkt an den Ausgang des Addierers 16 bzw. 21 angeschlossen. Die Eingänge C und D empfangen invertierte Summensignale von den Addierern 17 und 22 über den Inverter 23 bzw. 24. In Intervallen von T/4, mit anderen Worten ebenso schnell wie die Trägerfrequenz, wählt der P/S-Wandler 25 hintereinander eines der vier Eingangssignale von A bis D aus, und führt das ausgewählte Signal einem D/A-Wandler 26 zu. Dieses digital modulierte Signal wird in ein Analogsignal durch den D/A-Wandler 26 in jedem Intervall von T/4 umgewandelt. Ein nachfolgendes Tiefpaßfilter 27 entfernt die Aliasingkomponenten, die in dem Analogsignal enthalten sind, welches durch den D/A-Wandlervorgang erzeugt wurde. Da die in Fig. 4 gezeigte Schaltung auf dieselbe Weise arbeitet wie die im Zusammenhang mit Fig. 20 erläuterte, konventionelle Modulatorschaltung, erfolgt hier keine weitere Beschreibung ihrer Funktion.

Die baulichen Entsprechungen zwischen der in Fig. 1 gezeigten, grundlegenden Anordnung und dem in den Fig. 3 bis 4 gezeigten, detaillierten Aufbau sind folgendermaßen. Das Abschwächungsfilter 11 in Fig. 3 entspricht dem ersten und zweiten Abschwächungsfilter 1 und 2 in Fig. 1, und entsprechend entspricht das Abschwächungsfilter 12 dem dritten und vierten Abschwächungsfilter 3 bzw. 4. Die Inverter 23 und 24 in Fig. 4 entsprechen der ersten und zweiten Invertervorrichtung 5 und 6 in Fig. 1. Der P/S-Wandler 25 in Fig. 4 entspricht der Auswahlvorrichtung 7 in Fig. 1, wogegen der D/A-Wandler 26 der D/A-Wandlervorrichtung 8 entspricht.

Als nächstes erfolgt eine detaillierte Beschreibung des Betriebsablaufs bei den Abschwächungsfiltern 11 und 12.

Es wird angenommen, daß eine I-ch-Signalsequenz gegeben ist durch [I₁, I₂, I₃, . . . , I_n, . . . ], als Folge von RZ-kodierten Basisbandsignalen, die in das Abschwächungsfilter 11 in jedem Abtasttaktintervall eingegeben werden. Entsprechendes gilt für die Folge [Q₁, Q₂, Q₃, . . . , Q_n, . . . ] für den Q-Kanal, welche in denselben Intervallen dem Abschwächungsfilter 12 zugeführt wird. Fig. 5 zeigt die Ausgangssignale des I-ch- Abschwächungsfilters, wobei besonderes Augenmerk darauf gelegt wird, wie die Faltung in dem Abschnitt in der Nähe des Zentrums des Filters in dem Moment weitergeht, wenn ein n-tes Basisbandsignal I_n mit einem Anzapfungskoeffizienten α₀ multipliziert wird. Ähnlich wie bei dem I-ch- Abschwächungsfilter 11 zeigt Fig. 6 die Ausgangssignale des Q-ch-Abschwächungsfilters 12, wobei das Augenmerk darauf gelegt wird, wie die Faltung in dem Abschnitt in der Nähe des Zentrums des Filters weitergeht, in dem Moment, wenn ein n-tes Basisbandsignal Q_n durch einen Anzapfungskoeffizienten α₀ multipliziert wird. Wie voranstehend unter Bezugnahme auf Fig. 2 erläutert, stellt der RZ-Code einen Zustand "1" oder "-1" nur in der ersten von jeweils vier Abtasttaktperioden ein, und setzt ihn für die übrigen drei auf den Zustand "0" zurück. Die Fig. 5 und 6 zeigen das Ergebnis der vorliegenden Erfindung, welche diese Eigenschaft des RZ-Codes nutzt.

Probenausgangssignale A, B, C und D, die auf der rechten Seite der Fig. 5 und 6 gezeigt sind, zeigen die Abschwächungsfilterausgangssignale bei jedem Abtasttakt. Dieselbe Gruppe an Indikatoren A, D wird alle vier Takte wiederholt, was die Periodizität der Abschwächungsfilterausgangssignale anzeigt. Der P/S-Wandler 25 wählt seine Eingangssignale A, B, C und daraufhin D viermal so schnell aus wie die Trägerfrequenz. Daher wird das Probenausgangssignal A (Fig. 5) von dem Abschwächungsfilter 11 dem Eingang A des Parallel-Seriell-Wandlers 25 zugeführt, und wird das Probenausgangssignal C (Fig. 5) gleichzeitig invertiert und in den Eingang C eingegeben. Weiterhin wird das Probenausgangssignal B (Fig. 6) von dem Abschwächungsfilter 12 dem Eingang B des Parallel-Seriell- Wandlers 25 zugeführt, und wird das Probenausgangssignal D (Fig. 6) gleichzeitig invertiert und in den Eingang D eingegeben.

Daher können die Probenausgangssignale B und D, die in Fig. 5 gezeigt sind, sowie A und C, die in Fig. 6 gezeigt sind, ausgeschaltet werden, da sie von den Parallel-Seriell- Wandlern 25 niemals ausgewählt werden. Weiterhin werden die Signale von den Addierern 16, 17, 21 und 22 der Abschwächungsfilter 11 und 12 mit derselben Rate wie der Trägerfrequenz ausgegeben. Die Abschwächungsfilter in Fig. 3 entstanden aus einer Gesamtwürdigung der voranstehend geschilderten Umstände. Die Anzahl an Multiplizierern bei der ersten Ausführungsform ist auf ein Viertel der Anzahl bei dem konventionellen Modulator von Fig. 18 verringert, oder auf die Hälfte der Anzahl bei dem anderen konventionellen Modulator gemäß Fig. 19. Weiterhin wird darauf aufmerksam gemacht, daß die Multiplizierer, Flip-Flops, und Addierer, welche die Abschwächungsfilter 11 und 12 bilden, sämtlich mit derselben Rate arbeiten wie der Trägerfrequenz.

Auf diese Weise werden die Abmessungen der Abschwächungsfilterschaltungen bei der ersten Ausführungsform verringert, und können diese Abschwächungsfilterschaltungen bei niedrigeren Frequenzen arbeiten, was eine Verringerung ihres Energieverbrauchs ermöglicht. Insbesondere dies erleichtert die Ausführung der Multiplizierer in Digitaltechnik, so daß sämtliche Modulatorschaltungen einfach in einem einzigen LSI-Chip vereinigt werden können.

Als nächstes wird eine zweite Ausführungsform der vorliegenden Erfindung beschrieben. Bei der zweiten Ausführungsform wird angestrebt, eine weitere Verringerung der Abmessungen von Abschwächungsfilterschaltungen in einem digitalen Modulator zu erzielen. Die zweite Ausführungsform weist daher grundsätzlich denselben Aufbau wie die erste Ausführungsform auf; die nachstehende Beschreibung konzentriert sich auf die Unterschiede.

Fig. 7 zeigt ein Abschwächungsfilter gemäß der zweiten Ausführungsform, wobei ein Abschwächungsfilter 31 als das Abschwächungsfilter 11 bei der ersten Ausführungsform dient.

Das Abschwächungsfilter 31 nimmt I-ch-Basisbandsignale in RZ-Code-Form an, und stellt zwei gefilterte Ausgangssignale zur Verfügung. Es enthält tatsächlich zwei Abschwächungsfilterabschnitte, die sich eine gemeinsame Verzögerungsleitung teilen, die aus mehreren Flip-Flops besteht.

Es wird ins Gedächtnis zurückgerufen, daß bei dem Abschwächungsfilter 11 (Fig. 3) gemäß der ersten Ausführungsform die Anzapfungskoeffizienten, die an die Multiplizierer 14a, 14b, 14c usw. angelegt werden, symmetrisch angeordnet waren, abgesehen von dem Koeffizienten α_4(m+1) am weitesten links, wobei der Koeffizient α₀ an der zentralen Anzapfung angeordnet ist. Auch die Koeffizienten für die Multiplizierer 15a, 15b, 15c usw. waren symmetrisch angeordnet, jedoch um zwei Koeffizienten α₂ und α₂ herum zentriert. Berücksichtigt man, daß die Abmessungen eines Multiplizierers einen der wesentlichsten Faktoren bei der Verringerung der Schaltungsabmessungen darstellen, strebt die zweite Ausführungsform eine Verringerung der Anzahl an Multiplizierern um 50% an. Die zweite Ausführungsform ordnet daher einen einzelnen Multiplizierer zwei Produkttermen zu, welche dieselben Koeffizientenwerte aufweisen.

Im einzelnen weist das Abschwächungsfilter 31 Flip-Flops 33a, 33b, . . . , 33z auf, die in Reihe geschaltet sind, so daß eine Verzögerungsleitung ausgebildet wird, welche bei dem eingegebenen Basisbandsignal für eine Verzögerungszeit T für jede Anzapfung sorgt, wobei T das Intervall eines Trägertaktsignals ist. Das eingegebene I-ch-Basisbandsignal wird zuerst einem Multiplizierer 36a und einem Addierer 35z zugeführt. Das erste verzögerte Signal von dem Flip-Flop 33a wird an Addierer 34z und 35y geschickt. Das zweite verzögerte Signal von dem Flip-Flop 33b wird Addierers 34y und 35x zugeführt. Auf diese Weise werden die weiter verzögerten Signale auf ihre jeweiligen Addierer verteilt. In Bezug auf die zweite Hälfte der Flip-Flops, werden deren Ausgangssignale jeweils zwei Addierern zugeführt, die sich in der Nähe befinden. Zuletzt wird das verzögerte Signal von dem Flip-Flop 33z Addierern 34z und 35z zugeführt. Die Ausgangssignale der Addierer 34z, 34y, usw. werden an ihre zugehörigen Multiplizierer 36z, 36y, usw. geliefert, und entsprechend werden die Ausgangssignale der Addierer 35z, 35y, usw. an ihre zugehörigen Multiplizierer 37z, 37y, 37x usw. geliefert. Die Addierer 34z, 34y, 34x usw., sowie 35z, 35y, 35x usw. führen eine Summierung in jedem Intervall T durch. Der Multiplizierer 36a multipliziert das Eingangssignal mit einem Koeffizienten α_4(m+1), und schickt das sich ergebende Produkt an einen Addierer 38 in jedem Intervall T. Die Multiplizierer 36z, 36y, 36x usw. multiplizieren ihre jeweiligen Eingangssignale mit Koeffizienten α_4m, α_4(m-1), α_4(m-2), usw., und schicken die Produkte an den Addierer 38. Der Addierer 38 berechnet die Summe dieser Produkte, und gibt so das Ergebnis S1 in Intervallen T aus. Weiterhin multiplizieren die Multiplizierer 37z, 37y, 37x usw. ihre jeweiligen Eingangssignale mit Koeffizienten α_4m+2, α_4m-2, α_4m-6 usw., und schicken die Produkte an den Addierer 39. Der Addierer 39 berechnet die Summe dieser Multipliziererausgangssignale, und gibt so das Ergebnis S2 in Intervallen T aus.

Bei der voranstehend geschilderten baulichen Anordnung stellt das Abschwächungsfilter 31 exakt dieselben Funktion zur Verfügung wie das Abschwächungsfilter 31 bei der ersten Ausführungsform. Es wird darauf aufmerksam gemacht, daß die Anzahl an Multiplizierern, die in dem Abschwächungsfilter 31 vorhanden sind, genau die Hälfte der Anzahl der Multiplizierer in dem Abschwächungsfilter 11 beträgt. Obwohl die zweite Ausführungsform zusätzliche Addierer 34z, 34y, 34x usw. sowie 37z, 37y, 37x usw. benötigt, übersteigt die Abnahme der Multiplizierer die zusätzliche Anzahl an Addierern im Hinblick auf die Verringerung der Schaltungsabmessungen.

Als nächstes wird nachstehend eine dritte Ausführungsform der vorliegenden Erfindung beschrieben. Ebenso wie die zweite Ausführungsform wird bei der dritten Ausführungsform angestrebt, eine weitere Verringerung der Abmessungen von Abschwächungsfilterschaltungen für einen digitalen Modulator zu erreichen. Die zweite Ausführungsform weist daher denselben grundsätzlichen Aufbau auf wie die erste Ausführungsform. Die folgende Beschreibung konzentriert sich daher auf die Unterschiede.

Fig. 8 zeigt ein Abschwächungsfilter gemäß der dritten Ausführungsform, bei welchem ein Abschwächungsfilter 32 statt des Abschwächungsfilters 12 bei der ersten Ausführungsform arbeitet.

Das Abschwächungsfilter 32 nimmt zwei RZ-kodierte Q-ch-Basisbandsignale an, und stellt zwei gefilterte Ausgangssignale zur Verfügung. Es enthält tatsächlich zwei überlagerte Abschwächungsfilter, bei welchen zwei Abschwächungsleitungen parallel verlaufen, jedoch in entgegengesetzten Richtungen.

Es wird ins Gedächtnis zurückgerufen, daß bei dem in Fig. 3 gezeigten Abschwächungsfilter 12 gemäß der ersten Ausführungsform die Anzapfungskoeffizienten, die den Multiplizierern 19a, 19b, 19c usw. zugeordnet sind, mit jenen übereinstimmen, die den Multiplizierern 20a, 20b, 20c usw. zugeordnet sind, wenn letztere in entgegengesetzter Reihenfolge umgeordnet werden. Auf der Grundlage dieser Eigenschaft der Anzapfungskoeffizientenanordnung ist bei der dritten Ausführungsform deren Q-ch-Abschwächungsfilter so ausgebildet, daß jeder einzelne Multiplizierer gemeinsam von zwei Produkttermen genutzt wird, welche denselben Anzapfungskoeffizientenwert aufweisen, um eine Verringerung von 50% an Multiplizierern zu erreichen.

Im einzelnen schickt das Abschwächungsfilter 32 ein Q-ch- Basisbandsignal an mehrere Multiplizierer 40a, 40b, 40c, 40z, um dieses Signal zu einem Zeitpunkt mit deren jeweiligen Anzapfungskoeffizienten α_4m+1, α_4m-3, α_4m-7, . . . , α_4m+3 zu multiplizieren. Diese Multiplikation wird in jedem Trägerintervall T durchgeführt, welches bei der vorliegenden Ausführungsform mit dem Symbolintervall übereinstimmt.

Der am weitesten links angeordnete Multiplizierer 40a schickt sein sich ergebendes Produkt an ein Flip-Flop 41a, und die übrigen Multiplizierer 40b, 40c, . . . , 40z schicken ihre Ergebnisse an entsprechende Addierer 42a, 42b, . . . , 42z, und schicken sie darüber hinaus an eine weitere Gruppe von Addierern 44z, 44y, . . . , 44a. Der Addierer 42a legt sein Summenausgangssignal an das Flip-Flop 41b an, und das Flip- Flop 41b schickt sein Ausgangssignal an den nächsten Addierer 42b. Der Addierer 42b schickt sein Ausgangssignal an das nächste Flip-Flop 41c, . . . , usw. Am Ende dieses Datenpfades gibt der Addierer 42z das Signal S3 an den Eingang B der P/S-Wandler 25 aus. Die Flip-Flops 41a, 41b, , . . , 41z verzögern ihre jeweiligen Eingangssignale um eine konstante Verzögerungszeit gleich dem Trägerintervall T. Es wird darauf hingewiesen, daß alle voranstehend geschilderten Schaltungsbauteile in denselben Intervallen T arbeiten.

Auch der Multiplizierer 40z, der am weitesten rechts angeordnet ist, schickt sein Ausgangssignal ebenfalls an ein Flip-Flop 43a. Das Flip-Flop 43a legt sein Ausgangssignal an den Addierer 44a an, und der Addierer 44a schickt sein Summenausgangssignal an das nächste Flip-Flop 43b, und das Flip-Flop 43b schickt sein Ausgangssignal an den nächsten Addierer 44b. Am Ende dieses Datenpfades gibt das letzte Flip-Flop 43z das Signal S4 an den Eingang D der P/S-Wandler 25 über den Inverter 24 aus. Die Flip-Flops 43a, 43b, . . . , 43z erzeugen bei ihren jeweiligen Eingangssignalen eine konstante Verzögerungszeit T. Es wird darauf hingewiesen, daß alle voranstehend erwähnten Addierer und Multiplizierer in denselben Intervallen T arbeiten.

Mit dem voranstehend geschilderten Aufbau arbeitet das Abschwächungsfilter 32 auf genau dieselbe Weise wie das Abschwächungsfilter 12 bei der ersten Ausführungsform. Allerdings ist die Anzahl an Multiplizierern, die in dem Abschwächungsfilter 32 enthalten sind, genau die Hälfte der Anzahl an Multiplizierern in dem Abschwächungsfilter 12. Zwar benötigt die dritte Ausführungsform zusätzliche Addierer 42a, 42b, . . . , 42z sowie 44a, 44b, . . . , 44z, jedoch übersteigt die Abnahme der Multiplizierer die Zunahme an Addierern in Bezug auf die Verringerung der Schaltungsabmessungen.

Für weitere Verbesserungen ist es möglich, sowohl die erste als auch zweite Ausführungsform gleichzeitig einzusetzen. Diese Kombination maximiert die Auswirkungen der Schaltungsverringerungen bei Abschwächungsfiltern.

Als nächstes wird nachstehend eine vierte Ausführungsform der vorliegenden Erfindung beschrieben, welche eine Verdoppelung der Trägerfrequenz gestattet.

Fig. 9 zeigt den Aufbau eines digitalen Modulators gemäß der vierten Ausführungsform. In Fig. 9 werden RZ-kodierte I-ch-Basisbandsignale zwei Abschwächungsfiltern 46 und 49 zugeführt, und RZ-kodierte Q-ch-Basisbandsignale zwei Abschwächungsfiltern 47 und 48. Die Abschwächungsfilter 46 und 48 weisen denselben internen Aufbau auf wie das in Fig. 3 gezeigte Abschwächungsfilter 11 gemäß der ersten Ausführungsform, oder das Abschwächungsfilter 31 bei der zweiten Ausführungsform, welches in Fig. 7 gezeigt ist. Die Abschwächungsfilter 47 und 49 weisen denselben internen Aufbau auf wie das in Fig. 3 gezeigte Abschwächungsfilter 12 gemäß der ersten Ausführungsform, oder das in Fig. 8 dargestellte Abschwächungsfilter 32 gemäß der dritten Ausführungsform. Sämtliche Abschwächungsfilter 46 bis 49 arbeiten mit derselben Rate wie der Trägerfrequenz, die in diesem Fall gleich der Symbolrate ist. Die Ausgangssignale dieser Abschwächungsfilter sind folgendermaßen bezeichnet: A_I und C_I für das Abschwächungsfilter 46, B_Q und D_Q für das Abschwächungsfilter 47, A_Q und C_Q für das Abschwächungsfilter 48, und B₁ und D₁ für das Abschwächungsfilter 49.

Ein Inverter 50 invertiert das Signal B₁ von dem Abschwächungsfilter 49 in Intervallen von T. Entsprechend invertiert ein Inverter 51 das Signal B_Q von dem Abschwächungsfilter 47, invertiert ein Inverter 52 das Signal D_I von dem Abschwächungsfilter 49, und invertiert ein Inverter 53 das Signal D_Q von dem Abschwächungsfilter 47 in jedem Intervall T.

Ein P/S-Wandler 54 weist acht Eingangsklemmen A_I, A_Q, B_I, B_Q, C_I, C_Q, D₁ und D_Q auf, entsprechend den Abschwächungsfilterausgangssignalen, die wie voranstehend angegeben bezeichnet werden. Die Eingangsklemmen A_i und C_I empfangen die Signale A_I und C_I direkt von dem Abschwächungsfilter 46. Die Eingangsklemmen A_Q und C_Q empfangen die Signale A_Q und C_Q direkt von dem Abschwächungsfilter 48. Die Eingangsklemmen B_I und D_I empfangen invertierte Signale -B_I und -D_I, die von dem Abschwächungsfilter 49 herstammen, über den Inverter 50 bzw. 52. Die Eingangsklemmen B_Q und D_Q empfangen invertierte Signale -B_Q und -D_Q, die von dem Abschwächungsfilter 47 herstaiamen, über den Inverter 51 bzw. 53.

In Intervallen von T/8 (anders ausgedrückt mit einer Rate, die achtmal so hoch ist wie die Trägerfrequenz), wählt der P/S-Wandler 54 nacheinander eines der acht Eingangssignale A_I, A_Q, B_I, B_Q, C_I, C_Q, D_I und D_Q in dieser Reihenfolge aus, und schickt es an einen D/A-Wandler 55. Das nunmehr dem D/A-Wandler 55 zugeführte Signal ist ein moduliertes Signal, obwohl es immer noch eine Folge digitaler Daten ist. In Intervallen von T/8 wandelt der D/A-Wandler 55 es in ein Analogsignal um, und weist ein Tiefpaßfilter 56 die Aliasingfrequenzkomponenten zurück, die in dem Spektrum des sich ergebenden Analogsignals vorhanden sind.

Nunmehr wird der Betrieb bei der voranstehend geschilderten vierten Ausführungsform unter Bezugnahme auf Fig. 10 erläutert.

Fig. 10 ist eine Tabelle, welche die vierte Ausführungsform erläutert, bei welcher die Trägerfrequenz doppelt so hoch wie die Symbolrate sein kann. Die Tabelle enthält einen Teil 1 und einen Teil 2. Teil 1 zeigt, nur zu Vergleichszwecken, einen solchen Fall, in welchem die Trägerfrequenz gleich der Symbolrate ist, wie bei der ersten bis dritten Ausführungsform.

Teil 2 von Fig. 10 zeigt einen Fall, in welchem die Trägerfrequenz das Doppelte der Symbolrate beträgt. Die Trägerwellensignale cos ωt und sin ωt ändern sich daher, synchron zu jedem Abtasttakt, in der folgenden Sequenz innerhalb eines Symbolintervalls

cos ωt = [1, 0, -1, 0, 1, 0, -1, 0] . . . . . (3a)

sin ωt = [0, 1, 0, -1, 0, 1, 0, -1] . . . . . (3b)

Daher erscheint das digital modulierte Signal folgendermaßen:

[A_I, A_Q, -B_I, -B_Q, C_I, C_Q, -D_I, -D_Q] . . . . . (3c)

Die Schaltung in Fig. 9 ist so ausgebildet, daß die P/S-Wandler 54 das modulierte Signal entsprechend der Sequenz (3c) ausgeben.

Bei der vierten Ausführungsform kann der Modulator mit einer verdoppelten Trägerfrequenz einfach dadurch erhalten werden, daß die Abschwächungsfilter, die bei der ersten bis dritten Ausführungsform verwendet werden, mit einigen geeigneten Verbindungen dazwischen kombiniert werden. Im einzelnen können Signale achtmal so schnell wie die Trägerfrequenz verarbeitet werden, unter Verwendung relativ langsamer Abschwächungsfilter, die bei der ursprünglichen Trägerfrequenz arbeiten. Dieses Merkmal gestattet es, daß die Abschwächungsfilter dieselbe Größe beibehalten, selbst wenn ein höheres Verhältnis der Trägerfrequenz zur Symbolrate erforderlich ist.

Die folgende Beschreibung betrifft einen digitalen Modulator gemäß einer fünften Ausführungsform, bei welcher die Trägerfrequenz das Vierfache der Symbolrate beträgt.

Fig. 11 ist ein Blockschaltbild, welches einen digitalen Modulator gemäß der fünften Ausführungsform zeigt. Da die fünfte Ausführungsform im wesentlichen denselben Aufbau wie die vierte Ausführungsform aufweist, konzentriert sich die folgende Beschreibung auf die unterschiedlichen Aspekte, wobei gemeinsame Bauteile durch gleiche oder entsprechende Bezugszeichen bezeichnet sind.

Der digitale Modulator gemäß der fünften Ausführungsform ist mit zusätzlichen vier Invertern 58 bis 61 versehen. Der Inverter 58 invertiert das Signal A_I von dem Abschwächungsfilter 46 in Intervallen von T. Entsprechend invertiert der Inverter 59 das Signal A_Q von dem Abschwächungsfilter 48, invertiert der Inverter 60 das Signal C_I von dem Abschwächungsfilter 46, und invertiert der Inverter 61 das Signal C_Q von dem Abschwächungsfilter 48 in jedem Intervall T.

Ein P/S-Wandler 62 weist sechzehn Eingangsklemmen auf, nämlich A_I, A_Q, A_I*, A_Q*, B_I, B_Q, B_I*, B_Q*, C_I, C_Q, C_I, C_Q*, D_I, D_Q, D_1*, und D_Q*. Die Eingangsklemmen A_I und C_I empfangen die Signale A_I und C_I direkt von dem Abschwächungsfilter 46. Die Eingangsklemmen B_Q* und D_Q* empfangen die Signale B_Q und D_Q direkt von dem Abschwächungsfilter 47. Die Eingangsklemmen A_Q und C_Q empfangen die Signale A_Q und C_Q direkt von dem Abschwächungsfilter 48. Die Eingangsklemmen B_I*und D_I* empfangen die Signale B_I und D_I direkt von dem Abschwächungsfilter 49. Andererseits empfangen die Eingangsklemmen A_I* und C_I* invertierte Signale -A_I und -C_I, die von dem Abschwächungsfilter 46 stammen, über den Inverter 58 bzw. 60. Die Eingangsklemmen B_Q und D_Q empfangen invertierte Signale -B_Q und -D_Q, die von dem Abschwächungsfilter 47 stammen, über den Inverter 51 bzw. 53. Die Eingangsklemmen A_Q* und C_Q* empfangen invertierte Signale -A_Q und -C_Q, die von dem Abschwächungsfilter 48 stammen, über den Inverter 59 bzw. 61. Die Eingangsklemmen B_I und D_I empfangen invertierte Signale -B_I und -D_I, die von dem Abschwächungsfilter 49 stammen, über den Inverter 50 bzw. 52.

In Intervallen von T/16 (anders ausgedrückt sechzehn mal so schnell wie die Trägerfrequenz) wählt der P/S-Wandler 62 nacheinander eines der sechzehn Eingangssignale aus, nämlich A_I, A_Q, A_I*, A_Q*, B_I, B_Q, B_I*, B_Q*, C_I, C_Q, C_I*, C_Q*, D_I, D_Q, D_I*, und D_Q*, in dieser Reihenfolge, und schickt es an einen D/A-Wandler 63. Das nunmehr dem D/A-Wandler 63 zugeführte Signal ist ein digital moduliertes Signal. In Intervallen von T/16 wandelt der D/A-Wandler 63 es in ein Analogsignal um, und ein Tiefpaßfilter 64 entfernt Aliasingfrequenzkomponenten, die in dem Spektrum des sich ergebenden Analogsignals enthalten sind.

Bei der fünften Ausführungsform kann ein digitaler Modulator, der mit dem Vierfachen der Trägerfrequenz arbeitet, einfach dadurch realisiert werden, daß die Abschwächungsfilter gemäß der ersten bis dritten Ausführungsform mit einigen geeigneten Verbindungen dazwischen kombiniert werden. Anders ausgedrückt können die Signale in Intervallen von T/16 dadurch verarbeitet werden, daß relativ langsame Abschwächungsfilter verwendet werden, die in Intervallen von T arbeiten.

Dieses Konzept läßt sich auf n-fach höhere Verhältnisse der Trägerfrequenz zur Symbolrate ausweiten, wobei n eine Potenz von 2 ist. Der Modulator verarbeitet daher die Signale n-fach so schnell wie die Trägerfrequenz beträgt, während übliche Abschwächungsfilter verwendet werden, die bei der Trägerfrequenz arbeiten, und der P/S-Wandler 62 und der D/A-Wandler 63 bei einer n-fach höheren Frequenz arbeiten.

Nachstehend wird eine sechste Ausführungsform vorgestellt, welche eine Einstellung der Trägerfrequenz auf das n-fache der Symbolrate gestattet.

Fig. 12 zeigt einen digitalen Modulator gemäß der sechsten Ausführungsform, der mit Abschwächungsfiltern 11a und 12a versehen ist, mit Invertern 23a und 24a, einem P/S-Wandler 25a, und einem D/A-Wandler 26a, die jeweils grundsätzlich dieselben Funktionen zur Verfügung stellen wie bei der ersten Ausführungsform die Abschwächungsfilter 11 und 12, die Inverter 23 und 24, die P/S-Wandler 25 und der D/A-Wandler 26. Allerdings arbeiten diese Bauteile beim vorliegenden Modulator mit einer Rate, die das n-fache der Symbolrate beträgt, und daher sollten die Anzapfungskoeffizienten in den Abschwächungsfiltern 11a und 12a für eine n-fache Abtastung programmiert werden, statt für eine 4-fache Abtastung. Das Tiefpaßfilter 27 ist dasselbe, welches bei der ersten Ausführungsform auftaucht.

Beim Versuch, die Trägerfrequenz auf das n-fache der Symbolrate zu erhöhen, erfordert die sechste Ausführungsform einen schnelleren Betrieb der Abschwächungsfilter und anderer Bauteile, während die Schaltungsabmessungen nicht zunehmen. Darüber hinaus verringert sie die Anzahl an Anzapfungen in den Abschwächungsfiltern.

Nachstehend wird unter Bezugnahme auf Fig. 13 eine siebte Ausführungsform beschrieben, bei welcher eine Gruppe aus einem digitalen Modulator und einem Demodulator gezeigt ist.

In Fig. 13 weist ein digitaler Modulator zwei Abschwächungsfilter 66 und 67 auf, zwei Multiplizierer 68 und 69, einen Addierer 70, einen D/A-Wandler 71, und ein Tiefpaßfilter 72. Weiterhin weist der digitale Modulator einen Trägeroszillator 73 zur Erzeugung eines Trägersignals mit einer Frequenz f_CLK auf, welche aus der Symbolrate festgelegt wird. Ein Teiler 74 teilt das Trägersignal auf zwei Pfade auf, und liefert es einmal an den Multiplizierer 68, liefert es aber auch andererseits an den Multiplizierer 69 mit einer Phasenverschiebung von 90°. Ein weiterer Oszillator 75 erzeugt eine Funkfrequenz f_LO. Die Trägerfrequenz f_CLK und die Funkfrequenz f_LO werden durch eine Mischschaltung 76 gemischt, was dazu führt, daß zwei getrennte Frequenzen, nämlich die Summenfrequenz f_LO+f_CLK und die Differenzfrequenz f_LO-f_CLK, einem Bandpaßfilter 77 zugeführt werden. Das Bandpaßfilter 77 zieht nur das Differenzfrequenzsignal f_LO-f_CLK ab, und führt dies einem Frequenzwandler 78 zu. Zusätzlich zu diesem Differenzfrequenzsignal empfängt der Frequenzwandler 78 weiterhin ein moduliertes Signal von dem Tiefpaßfilter 72. Während die Frequenz dieses modulierten Signals um die Trägerfrequenz f_CLK herum zentriert ist, hebt der Frequenzwandler 78 diese auf die Funk- oder Radiofrequenz f_LO dadurch an, daß er das Differenzfrequenzsignal f_LO-f_CLK dort anlegt. Das erzeugte, modulierte Funksignal, dessen Spektraldichte um die Funkfrequenz f_LO herum verteilt ist, wird dann an eine Übertragungsleitung ausgesandt.

Obwohl die vorliegende Beschreibung hier nicht in die Einzelheiten geht, reproduziert ein in der rechten Hälfte von Fig. 13 dargestellter, digitaler Demodulator die I-ch- und die Q-ch-Signale aus dem empfangenen, modulierten Funksignal über einen Demodulationsvorgang, der eine exakte Umkehrung des Modulationsvorgangs darstellt.

Da der Oszillator 75 nur die Funkfrequenz f_LO unabhängig von der Trägerfrequenz f_CLK erzeugt, ist der Modulator frei von solchen, in der Vergangenheit aufgetretenen Problemen, daß der Funkfrequenzoszillator oder Radiofrequenzoszillator geändert werden muß, wenn die Trägerfrequenz f_CLK geändert werden muß. Dieses Merkmal gilt entsprechend auch auf der Seite des Demodulators.

Die folgende Beschreibung stellt nunmehr eine achte Ausführungsform vor, weiche einen digitalen Demodulator betrifft.

Fig. 14(A) ist ein Blockschaltbild eines digitalen Demodulators gemäß der achten Ausführungsform. Fig. 14(B) zeigt den inneren Aufbau eines in Fig. 14(A) dargestellten Signalpegeldetektors 82.

Bei dem in Fig. 14(A) dargestellten, digitalen Demodulator werden die modulierten Empfangssignale zuerst in eine automatische Verstärkungsregelungsschaltung (AGC-Schaltung) 80 eingegeben, um einen konstanten Signalpegel dadurch zu erzielen, daß dieser entsprechend einem Steuersignal von einem Signalpegeldetektor 82 eingestellt wird, der später noch genauer erläutert wird. Ein A/D-Wandler 81, der in der Nähe der AGC-Schaltung 80 angeordnet ist, wandelt die analogen Empfangssignale in eine Reihe digitaler Signale um, die von einem Demodulator 83 verarbeitet werden sollen. Der Signalpegeldetektor 82 empfängt das digitale Empfangssignal von dem A/D-Wandler 81 und stellt dessen Signalpegel fest. Weist der festgestellte Pegel eine gewisse Abweichung (Fehler) gegenüber einem vorbestimmten Wert auf, so schickt der Signalpegeldetektor 82 Steuersignale an die AGC-Schaltung 80, welche diese zur entsprechenden Einstellung der Verstärkung veranlassen, so daß ein konstanter Empfangssignalpegel beibehalten wird.

Hierbei weisen die digitalen Empfangssignale eine Trägerfrequenzkomponente auf, die gleich dem n×4-fachen der Symbolrate ist. Andererseits wird eine unterschiedliche Betriebsfrequenz, nämlich das (n×4)/i-fache der Symbolrate, an dem Signalpegeldetektor 82 verwendet, wobei der Teiler i eine ganze Zahl ist, die Primzahl von (n×4) ist. Der Teiler i kann beispielsweise auf 5 eingestellt werden, wenn (n×4) gleich 4 ist. Durch Teilen der ursprünglichen Abtastrate durch die positive ganze Zahl i arbeitet der Signalpegeldetektor 82 bei einer niedrigeren Frequenz, was zur Verringerung des Kostenaufwands für den Demodulator beiträgt. Da der Teiler i Primzahl bezüglich (nx4) ist, wird der Signalpegeldetektor 82 nie von dem Symboltakt eingeholt, wodurch verhindert wird, daß die erfaßten Proben einen systematischen Fehler in Bezug auf bestimmte Phasen der modulierten Empfangssignale aufweisen. Einige Beispiele werden später erläutert.

Der Signalpegeldetektor 82 weist einen i:1-Teiler 84 auf, der in Fig. 14(B) gezeigt ist, zum Herunterteilen des Betriebstaktes auf das 1/i-fache der ursprünglichen Rate, und entsprechend diesem heruntergesetzten Takt stellt ein Absolutwertdetektor 85 den Absolutwert des Eingangssignals fest. Ein Subtrahierer 86 berechnet die Differenz zwischen dem festgestellten Absolutwert und einem vorprogrammierten Wert, und schickt die Differenz an einen Integrierer, der aus einem Addierer 87 und einem Flip-Flop 88 besteht, damit sie dort zeitlich integriert wird. Ein D/A-Wandler 89 wandelt das Ergebnis der Integration in ein analoges Steuersignal zum Einsatz in der AGC-Schaltung 80 um.

Fig. 15 zeigt Abtastzeitpunkte des Signalpegeldetektors 82, wenn der Teiler i geändert wird. Gestrichelte Linien und durchgezogene Linien in Fig. 15 bezeichnen jeden Signalübergangszeitpunkt, und unten angeordnete, nach oben gerichtete Pfeile zeigen die Abtastoperationen des Signalpegeldetektors 82. Hierbei wird angenommen, daß der Multiplikationsfaktor (n×4) auf 4 eingestellt ist, wie aus den durchgezogenen Linien hervorgeht. Für i=2 oder i=4 ist es dem Signalpegeldetektor 82 unmöglich, Proben bei einigen bestimmten Zeitpunkten zu erlangen, selbst wenn die Abtastoperationen häufig wiederholt werden. Im Gegensatz hierzu können i=3 und i=5 sämtliche Übergänge des Signals abdecken.

Als letztes wird eine neunte Ausführungsform nachstehend beschrieben, die einen digitalen Modulator betrifft.

Fig. 16 ist ein Blockschaltbild, welches einen digitalen Modulator bei der neunten Ausführungsform zeigt. Der Modulator besteht im wesentlichen aus zwei Abschwächungsfiltern 90 und 91, zwei Multiplizierern 92 und 93, einem Addierer 94, einem D/A-Wandler 95, und einem Tiefpaßfilter 96. Der Modulator weist weiterhin einen Entzerrer 97 neben dem D/A-Wandler 95 auf, der zur analogen Kompensation der Abschwächung erster Ordnung dient, die durch die D/A-Wandlung hervorgerufen wird. Der Entzerrer 97 besteht beispielsweise aus einem Verstärker 97a und einem Kondensator C für eine positive Rückkopplung. Die positive Rückkopplung betont höhere Frequenzen in dem Ausgangssignal des D/A-Wandlers 95. Derselbe Effekt kann dadurch erzielt werden, daß der Entzerrer 97 mit einem negativen Rückkopplungspfad versehen wird, der eine Induktivität enthält.

Die neunte Ausführungsform verbessert daher das Frequenzverhalten des Modulators durch Kompensation des Ausgangssignals des D/A-Wandlers 95, wodurch erreicht wird, daß das modulierte Signal eine flache Frequenzcharakteristik aufweist.

Fig. 17 zeigt eine alternative Ausbildung des Entzerrers 98, bei welcher die Kompensation digital durchgeführt wird, bevor das Signal durch den D/A-Wandler 95 in ein Analogsignal umgewandelt wird. Ein Filter mit begrenzter Impulsantwort (FIR-Filter) kann für diesen Zweck verwendet werden. Fig. 17 zeigt ein FIR-Filter mit einer einzigen Anzapfung, welches aus einem Flip-Flop 98a, einem Multiplizierer 98b und einem Addierer 98c besteht, welche ausreichend Leistung zur Erfüllung der Anforderungen aufweisen.

Nachstehend wird nunmehr die voranstehende Beschreibung der ersten bis neunten Ausführungsform der vorliegenden Erfindung zusammengefaßt.

Erstens ist gemäß der vorliegenden Erfindung ein digitaler Modulator so aufgebaut, daß er RZ-kodierte Basisbandsignale verwendet. Vier Abschwächungsfilter und zwei Inverter werden als Teil des Modulators bei einer vorbestimmten Taktfrequenz betrieben, wogegen die anderen Bauteile, einschließlich eines P/S-Wandlers und eines D/A-Wandlers, beim Vierfachen der vorbestimmten Taktfrequenz arbeiten sollten. Die verringerte Betriebsfrequenz ermöglicht es, die Abmessungen der Abschwächungsfilterschaltungen zu verringern, und auch deren Stromverbrauch.

Zweitens gestattet die vorliegende Erfindung, daß ein Modulator eine Trägerfrequenz verwendet, die n-mal so hoch ist wie die vorbestimmte Taktfrequenz, durch Verwendung von vier Abschwächungsfiltern und einer geeigneten Schaltung. Dieses Merkmal erlaubt es, daß die Abschwächungsfilter dieselben Abmessungen beibehalten, selbst wenn ein hohes Verhältnis n der Trägerfrequenz zur Symbolrate erforderlich ist.

Drittens schlägt die vorliegende Erfindung einen digitalen Modulator und einen digitalen Demodulator vor, die jeweils einen Trägeroszillator zur Erzeugung einer Trägerfrequenz und einen weiteren Oszillator zur Erzeugung eines Differenzfrequenzsignals aufweisen, dessen Frequenz gleich der Differenz zwischen der Trägerfrequenz und einer Radiofrequenz oder Funkfrequenz ist. Infolge dieses Merkmals tritt bei dem Modulator und dem Demodulator jenes Problem nicht auf, daß Funkfrequenzoszillatoren geändert werden müssen, wenn die Trägerfrequenz geändert werden muß.

Viertens weist eine AGC-Schaltung für einen digitalen Demodulator eine Signalpegeldetektor zur Abtastung des Pegels von Empfangssignalen bei einer Frequenz auf, die dadurch erhalten wird, daß die Abtastfrequenz durch einen Divisor i geteilt wird. Hierbei beträgt die Abtastfrequenz das (n×4)-fache der Symbolrate, und ist der Divisor i eine positive ganze Zahl, die in Bezug auf den Faktor (n×4) eine Primzahl ist. Selbst wenn eine höhere Trägerfrequenz ausgewählt wird, in Bezug auf die Symbolrate, kann ein Teil der AGC-Schaltung bei einer niedrigeren Rate arbeiten, was Erhöhungen der Kosten verhindert.

Sechstens kann ein Modulator gemäß der vorliegenden Erfindung mit einem Entzerrer ausgerüstet werden, der nahe an oder vor einem D/A-Wandler angeordnet ist, um die höheren Frequenzen in dem modulierten Signal zu betonen. Die neunte Ausführungsform verbessert die Frequenzantwort des Modulators durch Kompensation des Ausgangssignals des D/A-Wandlers, wodurch erreicht werden kann, daß das modulierte Signal eine flache Frequenzcharakteristik aufweist.

Die voranstehenden Ausführungen sollen nur die Grundlagen der vorliegenden Erfindung erläutern. Da zahlreiche Abänderungen und Modifikationen Fachleuten auf diesem Gebiet sofort einfallen werden, ist es unerwünscht, die Erfindung auf die exakte Konstruktion und die Anwendungen zu beschränken, die hier gezeigt und beschrieben wurden, und daher sollen die beigefügten Patentansprüche das Wesen und den Umfang der vorliegenden Erfindung umfassen, die sich aus der Gesamtheit der vorliegenden Anmeldeunterlagen ergeben.

Claims (11)

1. Digitaler Modulator mit einem Quadratur- Amplitudenmodulationsschema, welcher aufweist:
ein erstes und ein zweites Abschwächungsfilter, die bei einer ersten vorbestimmten Taktfrequenz arbeiten, um einen gewünschten Frequenzbereich eines RZ-kodierten I-Kanal-Basisbandsignals durchzulassen;
ein drittes und ein viertes Abschwächungsfilter, die bei der ersten vorbestimmten Taktfrequenz arbeiten, um einen gewünschten Frequenzbereich eines RZ-kodierten Q-Kanal-Basisbandsignals durchzulassen;
eine erste Invertervorrichtung, die bei der ersten vorbestimmten Taktfrequenz arbeitet, um ein Ausgangssignal des zweiten Abschwächungsfilters zu invertieren;
eine zweite Invertervorrichtung, die bei der ersten vorbestimmten Taktfrequenz arbeitet, um ein Ausgangssignal des vierten Abschwächungsfilters zu invertieren;
eine Auswahlvorrichtung, die bei einer zweiten vorbestimmten Taktfrequenz arbeitet, um nacheinander eines von ersten bis vierten Eingangssignalen auszuwählen, wobei
die zweite vorbestimmte Taktfrequenz viermal so hoch ist wie die erste vorbestimmte Taktfrequenz,
das erste Eingangssignal ein Ausgangssignal des ersten Abschwächungsfilters ist,
das zweite Eingangssignal ein Ausgangssignal des dritten Abschwächungsfilters ist,
das dritte Eingangssignal ein Ausgangssignal der ersten Invertervorrichtung ist, und
das vierte Eingangssignal ein Ausgangssignal der zweiten Invertervorrichtung ist; und
eine D/A-Wandlervorrichtung, die bei der zweiten vorbestimmten Taktfrequenz arbeitet, um ein Ausgangssignal der Auswahlvorrichtung in ein Analogsignal umzuwandeln.

2. Digitaler Modulator nach Anspruch 1, dadurch gekennzeichnet, daß die erste vorbestimmte Taktfrequenz gleich einer Symbolrate ist.

3. Digitaler Modulator nach Anspruch 1, dadurch gekennzeichnet, daß sowohl das erste als auch zweite Abschwächungsfilter zuerst eine Summe von zwei Signalen entsprechend einem gemeinsamen Anzapfungskoeffizienten berechnet, und dann die Summe mit dem gemeinsamen Anzapfungskoeffizienten multipliziert.

4. Digitaler Modulator nach Anspruch 1, dadurch gekennzeichnet, daß das dritte und vierte Abschwächungsfilter als Kombination zweier transponierter Abschwächungsfilter ausgebildet sind, die zwei Verzögerungsleitungen und ein einziges Multiplizierer-Array aufweisen, wobei das Multiplizierer-Array das Q-ch-Basisbandsignal mit jeweiligen Anzapfungskoeffizienten multipliziert, und sich ergebende Produkte auf die beiden Verzögerungsleitungen verteilt.

5. Digitaler Modulator nach Anspruch 1, dadurch gekennzeichnet, daß die erste vorbestimmte Taktfrequenz ein ganzzahliges Vielfaches einer Symbolrate ist.

6. Digitaler Modulator mit einem Quadratur- Amplitudenmodulationsschema, welcher aufweist:
ein erstes und ein zweites Abschwächungsfilter, die bei einer ersten vorbestimmten Taktfrequenz arbeiten, um einen gewünschten Frequenzbereich eines RZ-kodierten I-Kanal-Basisbandsignals durchzulassen;
ein drittes und ein viertes Abschwächungsfilter, die bei der ersten vorbestimmten Taktfrequenz arbeiten, um einen gewünschten Frequenzbereich eines RZ-kodierten Q-Kanal-Basisbandsignals durchzulassen;
ein fünftes und ein sechstes Abschwächungsfilter, die bei der ersten vorbestimmten Taktfrequenz arbeiten, um einen gewünschten Frequenzbereich des Q-Kanal- Basisbandsignals durchzulassen;
ein siebtes und ein achtes Abschwächungsfilter, die bei der ersten vorbestimmten Taktfrequenz arbeiten, um einen gewünschten Frequenzbereich des I-Kanal-Basisbandsignals durchzulassen;
eine erste Invertervorrichtung, die bei der ersten vorbestimmten Taktfrequenz arbeitet, um ein Ausgangssignal des dritten Abschwächungsfilters zu invertieren;
eine zweite Invertervorrichtung, die bei der ersten vorbestimmten Taktfrequenz arbeitet, um ein Ausgangssignal des vierten Abschwächungsfilters zu invertieren;
eine dritte Invertervorrichtung, die bei der ersten vorbestimmten Taktfrequenz arbeitet, um ein Ausgangssignal des siebten Abschwächungsfilters zu invertieren;
eine vierte Invertervorrichtung, die bei der ersten vorbestimmten Taktfrequenz arbeitet, um ein Ausgangssignal des achten Abschwächungsfilters zu invertieren;
eine Auswahlvorrichtung, die bei einer zweiten vorbestimmten Taktfrequenz arbeitet, um aufeinanderfolgend eines von ersten bis achten Eingangssignalen auszuwählen, wobei
die zweite vorbestimmte Taktfrequenz achtmal so hoch ist wie die erste vorbestimmte Taktfrequenz,
das erste Eingangssignal ein Ausgangssignal des ersten Abschwächungsfilters ist,
das zweite Eingangssignal ein Ausgangssignal des fünften Abschwächungsfilters ist,
das dritte Eingangssignal ein Ausgangssignal der dritten Invertervorrichtung ist,
das vierte Eingangssignal ein Ausgangssignal der ersten Invertervorrichtung ist,
das fünfte Eingangssignal ein Ausgangssignal des zweiten Abschwächungsfilters ist,
das sechste Eingangssignal ein Ausgangssignal des sechsten Abschwächungsfilters ist,
das siebte Eingangssignal ein Ausgangssignal der vierten Invertervorrichtung ist, und
das achte Eingangssignal ein Ausgangssignal der zweiten Invertervorrichtung ist; und
eine D/A-Wandlervorrichtung, die bei der zweiten vorbestimmten Taktfrequenz arbeitet, um ein Ausgangssignal der Auswahlvorrichtung in ein Analogsignal umzuwandeln.

7. Digitaler Modulator mit einem Quadratur- Amplitudenmodulationsschema, welcher aufweist:
ein erstes und ein zweites Abschwächungsfilter, die bei einer ersten vorbestimmten Taktfrequenz arbeiten, um einen gewünschten Frequenzbereich eines RZ-kodierten I-Kanal-Basisbandsignals durchzulassen;
ein drittes und ein viertes Abschwächungsfilter, die bei der ersten vorbestimmten Taktfrequenz arbeiten, um einen gewünschten Frequenzbereich eines RZ-kodierten Q-Kanal- Basisbandsignals durchzulassen;
ein fünftes und ein sechstes Abschwächungsfilter, die bei der ersten vorbestimmten Taktfrequenz arbeiten, um einen gewünschten Frequenzbereich des Q-Kanal- Basisbandsignals durchzulassen;
ein siebtes und ein achtes Abschwächungsfilter, die bei der ersten vorbestimmten Taktfrequenz arbeiten, um einen gewünschten Frequenzbereich des I-Kanal-Basisbandsignals durchzulassen;
eine erste Invertervorrichtung, die bei der ersten vorbestimmten Taktfrequenz arbeitet, um ein Ausgangssignal des dritten Abschwächungsfilters zu invertieren;
eine zweite Invertervorrichtung, die bei der ersten vorbestimmten Taktfrequenz arbeitet, um ein Ausgangssignal des vierten Abschwächungsfilters zu invertieren;
eine dritte Invertervorrichtung, die bei der ersten vorbestimmten Taktfrequenz arbeitet, um ein Ausgangssignal des siebten Abschwächungsfilters zu invertieren;
eine vierte Invertervorrichtung, die bei der ersten vorbestimmten Taktfrequenz arbeitet, um ein Ausgangssignal des achten Abschwächungsfilters zu invertieren;
eine fünfte Invertervorrichtung, die bei der ersten vorbestimmten Taktfrequenz arbeitet, um ein Ausgangssignal des ersten Abschwächungsfilters zu invertieren;
eine sechste Invertervorrichtung, die bei der ersten vorbestimmten Taktfrequenz arbeitet, um ein Ausgangssignal des fünften Abschwächungsfilters zu invertieren;
eine siebte Invertervorrichtung, die bei der ersten vorbestimmten Taktfrequenz arbeitet, um ein Ausgangssignal des zweiten Abschwächungsfilters zu invertieren;
eine achte Invertervorrichtung, die bei der ersten vorbestimmten Taktfrequenz arbeitet, um ein Ausgangssignal des sechsten Abschwächungsfilters zu invertieren;
eine Auswahlvorrichtung, die bei einer zweiten vorbestimmten Taktfrequenz so arbeitet, daß sie aufeinanderfolgend eines von ersten bis sechzehnten Eingangssignalen auswählt, wobei
die zweite vorbestimmte Taktfrequenz sechzehnmal so hoch ist wie die erste vorbestimmte Taktfrequenz,
das erste Eingangssignal ein Ausgangssignal des ersten Abschwächungsfilters ist,
das zweite Eingangssignal ein Ausgangssignal des fünften Abschwächungsfilters ist,
das dritte Eingangssignal ein Ausgangssignal der fünften Invertervorrichtung ist,
das vierte Eingangssignal ein Ausgangssignal der sechsten Invertervorrichtung ist,
das fünfte Eingangssignal ein Ausgangssignal des siebten Abschwächungsfilters ist,
das sechste Eingangssignal ein Ausgangssignal des dritten Abschwächungsfilters ist,
das siebte Eingangssignal ein Ausgangssignal der dritten Invertervorrichtung ist,
das achte Eingangssignal ein Ausgangssignal der ersten Invertervorrichtung ist,
das neunte Eingangssignal ein Ausgangssignal des zweiten Abschwächungsfilters ist,
das zehnte Eingangssignal ein Ausgangssignal des sechsten Abschwächungsfilters ist,
das elfte Eingangssignal ein Ausgangssignal der siebten Invertervorrichtung ist,
das zwölfte Eingangssignal ein Ausgangssignal der achten Invertervorrichtung ist,
das dreizehnte Eingangssignal ein Ausgangssignal des achten Abschwächungsfilters ist,
das vierzehnte Eingangssignal ein Ausgangssignal des vierten Abschwächungsfilters ist,
das fünfzehnte Eingangssignal ein Ausgangssignal der vierten Invertervorrichtung ist, und
das sechzehnte Eingangssignal ein Ausgangssignal der zweiten Invertervorrichtung ist; und
eine D/A-Wandlervorrichtung, die bei der zweiten vorbestimmten Taktfrequenz arbeitet, um ein Ausgangssignal der Auswahlvorrichtung in ein Analogsignal umzuwandeln.

8. Digitaler Modulator mit einer Modulationsschaltung mit einem Quadratur-Amplitudenmodulationsschema, welcher aufweist:
eine Trägersignalversorgungsvorrichtung zur Versorgung der Modulationsschaltung mit einem Trägersignal, dessen Trägerfrequenz von einer Symbolrate abgeleitet ist;
eine Funkfrequenzerzeugungsvorrichtung zur Erzeugung eines Funkfrequenzsignals, welches eine vorbestimmte Funkfrequenz aufweist;
eine Differenzfrequenzerzeugungsvorrichtung zur Erzeugung eines Differenzfrequenzsignals, welches eine Frequenz gleich der Differenz zwischen der vorbestimmten Funkfrequenz und der Trägerfrequenz aufweist, unter Verwendung des Trägersignals, welches von der Trägersignalversorgungsvorrichtung geliefert wird, und des Funkfrequenzsignals, welches von der Funkfrequenzerzeugungsvorrichtung erzeugt wird; und
eine Aufwärtswandlervorrichtung zur Aufwärtswandlung einer Frequenz eines Ausgangssignals der Modulationsschaltung bis zur vorbestimmten Funkfrequenz, unter Verwendung des Differenzfrequenzsignals, welches von der Differenzfrequenzerzeugungsvorrichtung erzeugt wird.

9. Digitaler Demodulator mit einer Demodulationsschaltung mit einem Quadratur-Amplitudenmodulationsschema, welcher aufweist:
eine Trägersignalversorgungsvorrichtung zum Versorgen der Demodulationsschaltung mit einem Trägersignal, welches eine von einer Symbolrate abgeleitete Trägerfrequenz aufweist;
eine Funkfrequenzerzeugungsvorrichtung zur Erzeugung eines Funkfrequenzsignals, welches eine vorbestimmte Funkfrequenz aufweist;
eine Differenzfrequenzerzeugungsvorrichtung zur Erzeugung eines Differenzfrequenzsignals, welches eine Frequenz gleich der Differenz zwischen der vorbestimmten Funkfrequenz und der Trägerfrequenz aufweist, unter Verwendung des Trägersignals, welches von der Trägersignalversorgungsvorrichtung erzeugt wird, und des Funkfrequenzsignals, welches von der Funkfrequenzerzeugungsvorrichtung erzeugt wird; und
eine Abwärtswandlungsvorrichtung zur Abwärtswandlung einer Frequenz eines Funkeingangssignals herunter zur Trägerfrequenz, unter Verwendung des Differenzfrequenzsignals, welches von der Differenzfrequenzerzeugungsvorrichtung erzeugt wird.

10. Digitaler Demodulator mit einem Quadratur- Amplitudenmodulationsschema zum Demodulieren eines modulierten Eingangssignals, welches mit einer ersten Abtastfrequenz moduliert ist, die (n×4)-mal so hoch wie eine Symbolrate ist, wobei der Faktor n eine positive ganze Zahl ist, und der digitale Demodulator aufweist:
eine Signalpegelerfassungsvorrichtung zur Abtastung des modulierten Eingangssignals mit einer zweiten Abtastfrequenz und zur Erfassung des Signalpegels des Eingangssignals, wobei die zweite Abtastfrequenz gleich der ersten Abtastfrequenz, geteilt durch eine ganze Zahl i, die Primzahl für den Multiplikator (n×4) ist, ist; und
eine Steuervorrichtung zum Steuern der Amplitude des modulierten Eingangssignals vor der Demodulierung, so daß der von der Signalpegelerfassungsvorrichtung festgestellte Signalpegel konstant ist.

11. Digitaler Demodulator mit einem Quadratur- Amplitudenmodulationsschema, welcher aufweist:
eine Digital-Analog-Wandlervorrichtung zur Umwandlung eines modulierten Signals von der Digitalform in die Analogform; und
eine Hochfrequenzerhöhungsvorrichtung, die neben der Digital-Analog-Wandlervorrichtung angeordnet ist, um die Amplitude hochfrequenter Komponenten zu erhöhen, die in dem modulierten Signal enthalten sind.