DE19647398A1

DE19647398A1 - Bipolarer Transistor mit isoleirtem Gate

Info

Publication number: DE19647398A1
Application number: DE19647398A
Authority: DE
Inventors: Bruno C Nadd; Niraj Ranjan
Original assignee: International Rectifier Corp USA
Current assignee: Infineon Technologies Americas Corp
Priority date: 1995-11-17
Filing date: 1996-11-15
Publication date: 1997-06-12
Anticipated expiration: 2016-11-16
Also published as: JP3302275B2; ITMI962384A1; US5798538A; GB2307343A; IT1298690B1; JPH09181315A; DE19647398B4; ITMI962384A0; KR970030879A; GB2307343B; KR100300673B1; FR2741999A1; TW308723B; SG69992A1; GB9623879D0

Description

Die Erfindung bezieht sich auf einen bipolaren Transistor mit einem isolierten Gate der im Oberbegriff des Anspruchs 1 genannten Art.

Die vorliegende Erfindung steht zu den Erfindungen in Beziehung, die in den US-Patentanmeldungen 08/121 288 vom 14. September 1993 und 08/298 383 vom 30. August 1994 beschrieben sind.

Bipolare Transistoren mit isoliertem Gate (IGBT) werden in vielen Fällen zusammen mit zugehörigen Steuerschaltungen in einer monolithischen Halbleiterplättchenstruktur ausgebildet.

Es ist gut bekannt, daß Steuerschaltungen in das gleiche Halb leiterplättchen integriert werden können, das auch einen dis kreten Leistungs-MOSFET-Abschnitt enthält. Derartige Bauteile werden von der Firma International Rectifier Corporation unter dem Warenzeichen "SMARTFET" vertreiben. Die Struktur derartiger Bauteile ist weiterhin in den US-Patentanmeldungen 08/121 288 und 08/298 383 beschrieben, die oben genannt wurden.

Versuche, das vorstehende Konzept auf eine monolithisch aus gebildete Steuerschaltung mit einem Leistungs-IGBT (der ein Watt oder mehr an Leistung verarbeitet) auszudehnen, waren nicht erfolgreich. Dies ergibt sich daraus, daß die Steuer schaltungen in einer "P-Senke" oder einer Diffusion vom P- Leitungstyp in der gleichen epitaxial gebildeten (epi-)N⁻- Schicht enthalten sind, die auch die den IGBT bildenden Grenz schichten aufnimmt. Daher wird, wenn der IGBT in Vorwärts richtung leitet, das P⁺-Substrat in Durchlaßrichtung gegen über dem N⁻-epi vorgespannt, so daß eine reichliche Anzahl von Minoritätsträgern (Löcher im Fall des beschriebenen N- Kanal-Bauteils) in die N⁻-epi-Schicht injiziert würde. Weil die die Steuergrenzschichten enthaltende P-Senke sich nahe an den IGBT-Leistungsgrenzschichten befindet, werden auch Löcher unter die P-Senke injiziert. Dies hat mehrere Konsequenzen:

1. Die P-Senke wirkt als der Kollektor eines vertikalen PNP- Transistors (mit der N⁻-epi-Schicht und dem P⁺-Substrat), als Ergebnis wird ein hoher parasitärer Strom in die P-Senke und nach Erde hin injiziert (weil die P-Senke üblicherweise geerdet ist).
2. Die N⁺-Source- und Draindiffusionen in der P-Senke wirken als die Kathoden von vertikalen parasitäten Thyristoren. Das Triggern dieser parasitären Thyristoren kann das Halbleiter plättchen zerstören.
3. Die Injektion von Minoritätsträgern in die P-Senke kann die Betriebsweise von empfindlichen, einen niedrigen Leistungs pegel aufweisenden Analogschaltungen stören.

Daher war bisher ein "intelligenter" IGBT mit einer Grenz schicht-Isolation nicht praktisch ausführbar.

Ein Versuch, das durch die Minoritätsträgerinjektion hervor gerufene Problem zu überwinden, bestand darin, eine dielek trische Isolation der Steuerschaltung von dem Hauptkörper des Halbleiterplättchens zu verwenden. Diese Struktur erfordert jedoch sehr aufwendige und sehr komplizierte Verarbeitungs schritte.

Der Erfindung liegt die Aufgabe zugrunde, einen bipolaren Transistor mit isoliertem Gate (IGBT) der eingangs genannten Art zu schaffen, der zusammen mit einer Steuerschaltung in ein einziges integriertes Halbleiterplättchen integrierbar ist.

Diese Aufgabe wird durch die im Patentanspruch 1 angegebene Erfindung gelöst.

Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.

Erfindungsgemäß werden ein neuartiger monolithisch integrier ter Leistungs-IGBT und ein Steuerabschnitt hierzu grenzschicht isoliert, doch wird die Auswirkung der Minoritätsträgerinjektion von dem IGBT-Abschnitt zu dem Bereich unter dem Steuerabschnitt beträchtlich verringert.

In der folgenden Beschreibung der Erfindung wird ein N-Kanal- IGBT mit einer lateralen N⁺-Pufferschicht beschrieben. Somit wird aus Bequemlichkeitsgründen auf die Durchlaßvorspannung des P⁺-Substrates und der N⁻-epi-Grenzschicht Bezug genommen.

Diese Schreibweise soll die Grenzschicht zu dem N⁺-Puffer einschließen, wenn ein derartiger Puffer verwendet wird.

Weiterhin ist die Erfindung in gleicher Weise auf P-Kanal- Bauteile und allgemein auf jedes bipolare Bauteil mit MOS- Gatesteuerung anwendbar.

Bei einer ersten Ausführungsform der Erfindung ist der Steuer abschnitt oder die P-Senke mit einem seitlichen Abstand von dem Umfang des aktiven IGBT-Gebietes angeordnet, der größer als ungefähr 3 Diffusionslängen der Minoritätsträger ist. Als Ergebnis wird die P⁺-Substrat-/N⁻-epi-Grenzschicht effektiv unter der P-Senke von einer Vorspannung freigehalten, so daß die Konzentration der Minoritätsträger unter der P-Senke sehr erheblich verringert wird. Es sei jedoch bemerkt, daß die Aus führung des vorstehenden Konzeptes zusätzliche Siliziumhalb leiterfläche erfordert. Weiterhin stört die einen niedrigen spezifischen Flächenwiderstand aufweisende N⁺-Pufferschicht, die üblicherweise zur Verringerung des β des PNP-Teils des IGBT verwendet wird, die Beseitigung der Vorspannung der P⁺- Substrat/N⁺-Puffergrenzschicht.

Gemäß einer zweiten Ausführungsform der Erfindung wird eine weitere P⁺-Diffusion unter der Steuer-P-Senke und dem aktiven Gebiet des IGBT angeordnet. Die weitere P⁺-Diffusion ist mit der Source- (oder Kathoden-) Elektrode des IGBT-Abschnittes verbunden. Entsprechend wird der größte Löcherstrom außerhalb des aktiven IGBT-Bereiches zu der weiteren P⁺-Diffusion und zu der IGBT-Source-Elektrode umgelenkt. Es sei bemerkt, daß bei dieser Lösung ein gewisser Löcherstrom immer noch unter die P-Senke fließen kann.

Bei einer dritten Ausführungsform der Erfindung wird der Be reich zwischen dem P⁺-Substrat und der N⁻-epi-Schicht, der das aktive Gebiet umgibt, im Ergebnis kurzgeschlossen, so daß die Vorspannung der P⁺-Substrat/N⁻-epi-Grenzschicht unter der Steuer-P-Senke vollständig beseitigt wird. Eine bevorzugte Art der Durchführung dieser Ausführungsform verwendet eine N⁺-Diffusion auf der oberen Oberfläche des Halbleiterplätt chens, die die Steuer-P-Senke und/oder den aktiven IGBT-Bereich umgibt, sowie die Verbindung der N⁺-Diffusion zur Rückseite oder Unterseite des Halbleiterplättchens und zu dem P⁺- Substrat.

Entsprechend ist das P⁺-Substrat unter dem IGBT-Gebiet während des Vorwärts-Leitungszustandes in Vorwärtsrichtung gegenüber der N⁻-epi-Schicht (oder der N⁺-Pufferschicht, falls eine verwendet wird) vorgespannt. Elektronen fließen seitlich durch die N⁻-epi-Schicht oder die N⁺-Pufferschicht und aus dem aktiven IGBT-Gebiet heraus und nach oben zu der neuartigen N⁺-Diffusion an der oberen Oberfläche des Halb leiterplättchens. Dies ruft einen lateralen Spannungsabfall in der N⁺-Pufferschicht (oder der N⁻-epi-Schicht) hervor, so daß die Vorspannung der P⁺-Substrat/N⁻-epi-Grenzschicht fortschreitend beseitigt wird und sich seitlich von dem aktiven Gebiet fortbewegt. Durch geeignete Auswahl des Widerstandes R_S zwischen der Pufferschicht und der neuen N⁺-Diffusion und des seitlichen Widerstandes der Pufferschicht R_B derart, daß R_S wesentlich kleiner als R_B ist, ist die Spannung längs der N⁺/P⁺-Grenzschicht unter der Steuer-P-Senke nahezu Null, so daß lediglich eine vernachlässigbare Löcher injektion erfolgen kann.

Bei der bevorzugten Ausführungsform der Erfindung ist ein richtiger Feldabschluß an beiden Seiten der N⁺-Diffusion erforderlich. Es müssen jedoch Verbindungen von der Steuer schaltung zu dem IGBT, beispielsweise Sourcekontakte, Gates, Kelvin-Quellen, Strommeßleitungen und dergleichen hergestellt werden. Um diese Verbindungen ohne Überquerung des Hochspan nungs-Feldabschlusses herzustellen, wird eine neuartige Topo logie geschaffen, bei der der Steuerabschnitt und der IGBT- Abschnitt in einem gemeinsamen kontinuierlichen Feldabschluß eingeschlossen sind, der rückspringend um beide Seiten der N⁺-Diffusion gebogen ist, jedoch einen schmalen Leiter führungskanal frei läßt, der mit Abstand von dem Ende der N⁺- Diffusion angeordnet ist. Steuerleiter aus Metall, Polysilizium oder dergleichen können über und oberhalb dieses schmalen Leiterführungskanals angeordnet werden.

Bei der bevorzugten Ausführungsform der Erfindung wird eine parasitäre Diode zwischen den Haupt-Drain- und Source-Elektro den als Folge der Verwendung der neuartigen N⁺-Diffusion zwischen den Steuer- und IGBT-Abschnitten geschaffen. Diese Diode verhindert die Verwendung des Halbleiterplättchens in Anwendungen, die eine Sperrspannungsblockierung ermöglichen und sie kann nicht bei Anwendungen verwendet werden, die eine externe Diode mit kurzer Erholzeit erfordern. Entsprechend einem weiteren Merkmal der Erfindung und zur Beseitigung der Wirkung dieser parasitären Diode wird ein neuartiger lateraler PNP-Transistor in den IGBT-Abschnitt integriert, wobei dieser PNP-Transistor mit der N⁺-Diffusion verbunden ist und den Betrieb der N⁺-Diffusion nur dann ermöglicht, wenn der IGBT in Durchlaßrichtung vorgespannt ist. Daher befindet sich die parasitäre Diode in einem offenen Kreis zu den Zeiten, zu denen sie den Betrieb des Halbleiterplättchens stören könnte.

Weitere Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden Beschreibung der Erfindung ersichtlich, die sich auf die beigefügten Zeichnungen bezieht.

In den Zeichnungen zeigen:

Fig. 1 einen Querschnitt eines Teils einer bekannten SMARTFET-Struktur,

Fig. 2 einen Querschnitt eines Teils eines IGBT, in dem eine P-Senke in dem gleichen Halbleiterplättchen gebildet ist, wobei die dabei entstehenden Probleme gezeigt sind,

Fig. 3 einen Querschnitt eines Teils eines IGBT, bei dem eine Steuerschaltung in einer Senke ausgebildet ist, die dielektrisch von dem Halbleiterplättchen isoliert ist,

Fig. 4 die Topologie eines Halbleiterplättchens, das eine erste Ausführungsform der Erfindung verwendet,

Fig. 5 einen Querschnitt nach Fig. 4 entlang der Schnittlinie 5-5 in Fig. 4,

Fig. 6 eine Querschnittsansicht eines Teils eines SMART-IGBT-Halbleiterplättchen mit einem P⁺-Bereich, der zwischen dem aktiven Gebiet und dem Steuergebiet angeordnet ist, gemäß der Erfindung,

Fig. 7 eine weitere Ausführungsform der Erfindung, die eine N⁺-Diffusion zwischen dem aktiven IGBT-Gebiet und dem Steuergebiet verwendet und einen Querschnitt der Fig. 6 ent lang der Schnittlinien 5-5 in Fig. 6 darstellt,

Fig. 8 eine bevorzugte Ausführungsform der Topologie der aktiven und Steuerbereiche nach Fig. 4,

Fig. 9 einen der Fig. 7 ähnlichen Querschnitt, jedoch in einem realistischeren Maßstab, wobei bestimmte Bauteilkompo nenten gezeigt sind, die durch die Grenzschichten definiert werden,

Fig. 10 ein Äquivalenzschaltbild der Fig. 9,

Fig. 10A den Strom in der Schaltung nach Fig. 10, wenn der IGBT in Durchlaßrichtung vorgespannt ist,

Fig. 10B die Strompfade in der Schaltung nach Fig. 10 bei einer Sperrspannung, wobei eine parasitäre Diode gezeigt ist,

Fig. 11 die Hinzufügung einer PNP-Diode zu der Schal tung nach Fig. 10, um die Wirkung der parasitären Diode nach Fig. 10B bei Sperrspannung zu beseitigen,

Fig. 12 die Struktur nach Fig. 9 mit der zusätzlichen PNP-Diode nach Fig. 11, die hierin ausgeführt ist,

Fig. 13 eine bevorzugte Topologie für die Struktur nach Fig. 12.

Zunächst wird auf Fig. 1 Bezug genommen. In dieser Figur ist schematisch ein kleiner Teil eines MOSFET-Silizium-Halbleiter plättchens 20 im Querschnitt gezeigt. Das Silizium-Halbleiter plättchen 20 weist ein N⁺-Substrat 21 und eine Schicht 22 aus epitaxialem Silizium auf, die die Grenzschichten aufnimmt, die den aktiven MOSFET-Abschnitt 19 und dessen Steuerschaltung definieren. Somit schließt der aktive Leistungs-MOSFET- Abschnitt eine Vielzahl von MOSFET-Basen vom P-Leitungstyp, wie z. B. die Basen 23 und 24 ein, die über den aktiven MOSFET- Bereich des Halbleiterplättchens 20 verteilt sind, wie dies in dem US-Patent 5 008 725 gezeigt ist. Jede dieser Basen 23 und 24 empfängt jeweilige ringförmige N⁺-Sourcebereiche 25 bzw. 26. Eine übliche Polysilizium-Gatestruktur 27 liegt über einer üblichen Gate-Diode, die die Kanalbereich überdeckt, die in den Basen 23 und 24 gebildet sind. Die Haupt-Leistungs sourceelektrode und die Drainelektrode 29 werden in üblicher Weise ausgebildet.

Der Steuerabschnitt 30 ist monolithisch in das gleiche Halb leiterplättchen 20 integriert, wie der aktive Leistungs-MOSFET 19. Entsprechend ist eine P-Senke 40 in die Schicht 22 ein diffundiert und mit seitlichem Abstand von dem aktiven MOSFET- Gebiet 19 angeordnet. Die P-Senke 40 enthält irgendwelche gewünschten Steuerschaltungen zum Ein- und Ausschalten des aktiven Gebietes 19, wie z. B. Temperatursensoren, Stromsen soren, Unterspannungssensoren und dergleichen, wie dies in der US-Patentanmeldung 08/298 383 beschrieben ist, die vorstehend genannt wurde. Ein lateraler Steuertransistor ist schematisch in Fig. 1 gezeigt und umfaßt eine N⁺-Sourcediffusion 41, eine N⁺-Draindiffusion 42 und ein Gate 43, die alle in der P-Senke 40 enthalten sind und durch eine Grenzschicht von dem aktiven MOSFET-Gebiet 19 isoliert sind. Der Steuertransistor in der P-Senke 40 kann dann in geeigneter Weise mit dem Gate 27 gekoppelt sein, um eine Steuerung des aktiven MOSFET in Abhängigkeit von irgendeinem gewünschten Parameter zu bewirken. Somit ist eine Intelligenz monolithisch in das Halbleiterplätt chen integriert, das ein Leistungs-MOSFET-Bauteil enthält.

Das Konzept der einfachen Integration eines Grenzschicht-iso lierten Steuerabschnittes in ein IGBT-Halbleiterplättchen hat scheinbar unüberwindbare Probleme geschaffen. Diese Probleme werden am besten aus einer Betrachtung der Fig. 2 verständlich, die die einfache Hinzufügung eines P⁺-Substrates 50 zu dem Halbleiterplättchen 20 nach Fig. 1 zeigt (anstelle des N⁺- Substrates 21 nach Fig. 1), was dazu führt, daß das Halbleiter plättchen als IGBT arbeitet. Es sei bemerkt, daß eine übliche N⁺-Pufferschicht 51 ebenfalls in Fig. 2 hinzugefügt werden kann, um das β des PNP-Abschnittes des IGBT zu verringern. Alle anderen Bauteile, die die gleiche Bezugsziffer wie in Fig. 1 aufweisen, haben die gleiche Funktion. Es sei bemerkt, daß der Leistungsabschnitt 19 nunmehr in einer IGBT-Betriebsart arbeitet, und zwar aufgrund des Vorhandenseins des P⁺-Berei ches 50.

Das Bauteil nach Fig. 2 kann nicht in befriedigender Weise arbeiten, weil im Durchlaßbetrieb in der IGBT-Betriebsart die Grenzschicht 52 zwischen dem P⁺-Substrat 50 und dem N⁺-Puffer 51 (oder der Grenzschicht der N⁻-epi-Schicht 22, wenn kein Puffer verwendet wird, entlang seiner Länge in Durchlaßrichtung vorgespannt wird. Daher wird eine reich liche Anzahl von Minoritätsträgern (Löcher bei der Ausführungs form nach Fig. 2) in die epi-Schicht 22 und unter die P-Senke 40 injiziert. Diese Lochinjektion ist durch die Pfeile in Fig. 2 gezeigt und ruft mehrere Probleme hervor:

1. Die P-Senke 40 bildet zusammen mit der N⁻-epi-Schicht 22 und dem P⁺-Substrat 50 einen parasitären PNP-Transistor 60. Weil die P-Senke üblicherweise geerdet ist (nicht gezeigt), schalten die Minoritätsträger in der epi-Schicht 22 den PNP- Transistor 60 ein, so daß ein hoher parasitärer Strom in der P-Senke 40 nach Erde hin hervorgerufen wird.
2. Die N⁺-Diffusionen 41 und 42 in der Senke 40 wirken als die Kathoden eines parasitären Vierschicht-Thyristors 61. Das Triggern dieses parasitären Thyristors 61 kann die Zerstörung des Bauteils hervorrufen.
3. Die Injektion von Minoritätsträgern unter die P-Senke 40 stört ebenfalls die Betriebsweise der empfindlichen Niedrig pegel-Analogschaltungen, die in die Senke 40 integriert werden. Als Folge der Injektion von Minoritätsträgern unter eine Grenz schicht-isolierte Steuersenke wurde diese Technologie nicht zur Schaffung eines "SMARTIGBT" analog zu dem "SMARTFET"-Bauteil verwendet.

Eine bekannte Struktur, die das Minoritätsträger-Injektions problem vermieden hat, verwendet eine dielektrisch isolierte P-Senke 70, wie dies in Fig. 3 gezeigt ist, die von der N⁻- epi-Schicht durch eine Siliziumdioxyd-Auskleidung 71 isoliert ist. In Fig. 3 sind Teile, die denen nach Fig. 2 ähnlich sind, mit gleichen Bezugsziffern bezeichnet. Diese Lösung erfordert jedoch sehr aufwendige und komplizierte Herstellungs verfahren.

Die vorliegende Erfindung erzielt Ergebnisse ähnlich denen nach Fig. 3, verwendet jedoch eine Grenzschicht-Isolationstechnik, die kostengünstig hergestellt werden kann.

Bei einer ersten Ausführungsform der Erfindung ist die Begren zung des aktiven IGBT-Bereiches nach Fig. 2 in einem Abstand von drei Diffusionslängen oder mehr von der Begrenzung der P- Senke 40 angeordnet. So zeigen die Fig. 4 und 5 eine mögliche Anordnung für diese Ausführungsform, bei der Bauteile ähnlich denen nach Fig. 2 mit gleichen Bezugsziffern bezeichnet sind.

Die Fig. 4 und 5 zeigen weiterhin Feldabschlüsse 70 und 71, die das aktive IGBT-Gebiet 19 bzw. das Steuergebiet 30 umgeben. Die gestrichelten Linien 75 zeigen die Verbindung der Steuerschaltung 30 mit dem Gate 27 und der Source (und anderen hierzu in Beziehung stehenden Anschlüssen) des aktiven IGBT- Gebietes 19 an. Es sei bemerkt, daß andere Steuergebiete und andere IGBT′s oder andere Leistungshalbleiterbauteile in die epi-Schicht 22 nach den Fig. 4 und 5 in Gebieten integriert werden können, die seitlich von dem Gebiet 19 entfernt sind.

Gemäß der Erfindung ist der Abstand zwischen dem Umfang der P-Senke 40 und dem Umfang der aktiven IGBT-Grenzschichten größer als ungefähr drei Minoritätsträgerlängen. Als Ergebnis dieses Abstandes ergibt sich eine Beseitigung der Vorspannung der Grenzschicht 52 unter dem Steuerabschnitt 41, und der Pegel der Minoritätsträgerinjektion unter den Steuerabschnitt 40 ist wesentlich niedriger. Es sei bemerkt, daß der spezifische Flächenwiderstand der N⁺-Pufferschicht ebenfalls vergrößert werden könnte, um die Beseitigung der Vorspannung der Grenz schicht 52 oder 51 unter dem Steuergebiet 30 zu unterstützen.

Fig. 6 zeigt eine zweite Ausführungsform der Erfindung, bei der Bauteile ähnlich denen nach Fig. 2 mit gleichen Bezugs ziffern bezeichnet sind. Es sei bemerkt, daß die Pufferschicht 21 in Fig. 6 nicht gezeigt ist, jedoch verwendet werden kann, wenn dies erwünscht ist. In Fig. 6 ist eine P⁺-Diffusion 80 in der gezeigten Weise hinzugefügt und zwischen dem Steuerab schnitt 30 und dem IGBT-Abschnitt 19 angeordnet. Der P⁺- Bereich 80 ist weiterhin mit der Sourceelektrode 28 des IGBT verbunden.

Im Betrieb werden Löcher, die schematisch in Fig. 6 durch Pfeile angedeutet sind, in den Bereich 22 injiziert. Die Löcher außerhalb des Bereiches 19 werden jedoch vorzugsweise durch die Diffusion 80 gesammelt, so daß weniger Löcher von der P- Senke 40 gesammelt werden können.

Die Fig. 7 und 8 zeigen eine weitere Ausführungsform der Erfindung, bei der Bauteile ähnlich denen der vorhergehenden Figuren mit den gleichen Bezugsziffern bezeichnet wurden. Fig. 8 zeigt weiterhin einen neuartigen durchgehenden Feld abschluß 90, der nahezu vollständig sowohl den IGBT-Bereich 19 als auch den Steuerbereich 30 umschließt, wobei ein schmaler Hals 90 verbleibt, über den die Steuerleitung 75 hinweglaufen kann, ohne daß sie den Hochspannungs-Feldabschluß 90 überquert. Der Bereich zwischen dem IGBT-Gebiet 19 und dem mit seitlichem Abstand hierzu angeordneten Steuergebiet 30 nimmt dann eine N⁺-Diffusion 95 (Fig. 7 und 8) auf, die zwischen den be nachbarten Längenabschnitten des rückspringend gefalteten Abschlusses 90 angeordnet ist und sich über die gleiche Strecke wie diese erstreckt. Die Diffusion 95 hat einen Kontakt 96, der mit dem P⁺-Bereich 50 verbunden ist, wie dies durch die gestrichelte Linie 97 gezeigt ist. In der Praxis kann die Ver bindung 97 eine Drahtverbindung oder dergleichen sein. Es ist möglich, daß die Verbindung automatisch einfach durch die Wir kung einer Säge während des Schneidens der Halbleiterschaltung hergestellt wird.

Die Betriebsweise des Bauteils nach den Fig. 7 und 8 ist wie folgt:
Wenn der IGBT-Abschnitt 19 leitet, so ist die Grenzschicht 52 in Durchlaßrichtung vorgespannt. Ein seitlicher Elektronenstrom, der durch die Pfeile dargestellt ist, fließt in der Puffer schicht 51 (oder in der epi-Schicht 22, wenn kein Puffer ver wendet wird) und zu der N⁺-Diffusion 95. Dies ruft einen seitlichen Spannungsabfall entlang des Widerstandes R_B in der Pufferschicht hervor. Daher wird die Vorspannung der Grenz schicht 52 fortschreitend von dem Rand des IGBT-Bereiches 19 in Richtung auf den Steuerbereich 30 beseitigt. Wenn der Wider stand R_S zur Diffusion 95 wesentlich kleiner als R_B gemacht wird, so kann die Spannung längs der Grenzschicht 52 unter der P-Senke 40 nahezu auf Null verringert werden, so daß der Pegel der Minoritätsträgerinjektion in diesem Bereich vernachlässigbar ist. R_S kann dadurch wesentlich kleiner als R_B gemacht wer den, daß die Breite W_S der Diffusion 95 bezogen auf den spezifischen Widerstand der epi-Schicht 22 und der Puffer schicht 51 in geeigneter Weise festgelegt wird.

Weil die Steuerlogik in dem Steuerbereich 30 normalerweise auf die Source 28 des IGBT bezogen ist, ist ein geeigneter Feldab schluß auf beiden Seiten der N⁺-Diffusion 95 erforderlich, der weiter oben in Form der Abschlüsse 70 und 71 in den Fig. 4 und 5 und 90 in den Fig. 7 und 8 beschrieben wurde. Die Verbindungen dieser Bereiche durch Leiter 75 müssen über die Abschlüsse 70 und 71 geführt und von diesen isoliert werden.

Bei der Ausführungsform nach Fig. 8 sind jedoch sowohl der IGBT 19 als auch der Steuerabschnitt 30 beide im wesentlichen vollständig durch den Abschluß 90 umschlossen, mit Ausnahme des schmalen Oberflächenkanals oder Halsbereiches 90a, über den die Verbindungen 75 geführt werden können, ohne den Ab schluß 90 zu überqueren. Der Halsbereich 90a ist ausreichend schmal, damit eine bedeutsame P⁺-Trägerinjektion von dem Bereich unterhalb des IGBT-Abschnittes 19 zu dem Bereich unter halb des Steuerabschnittes 30 verhindert wird. Wie dies weiter oben erwähnt wurde, können die Zwischenverbindungen 75 aus Metall oder aus leitenden Polisilizium-Spuren oder dergleichen über der geerdeten P-Senke 40 hergestellt werden.

Die Verbindung 97 der N⁺-Diffusion 95 mit der Rückseite der Halbleiterscheibe kann mit Hilfe einer Drahtverbindung zu dem (nicht gezeigten) Leiterrahmen hergestellt werden, der das Halb leiterplättchen 20 haltert, oder, wenn das Halbleiterplättchen in einem TO-220-Gehäuse angeordnet ist, beispielsweise zum Mittelstift des Gehäuses erfolgen. In vielen Fällen erfolgt die Verbindung durch die durch Sägen beschädigte Kante des Halbleiterplättchens 20, die während des Zerschneidens der Halbleiterscheibe entsteht.

Fig. 9 zeigt das Halbleiterplättchen 20 nach Fig. 7 in einem realistischeren, jedoch dennoch noch schematischen Maßstab. Teile nach Fig. 9, die denen nach Fig. 7 ähnlich sind, weisen die gleichen Bezugsziffern auf. Aufgrund der Beschränkungen des Maßstabes sind die Source- und Gate-Strukturen in der Senke 40 und in den Basen 23 und 24 in Fig. 9 nicht gezeigt. Es ist jedoch eine aktive Bereichsabschlußzelle 100 für den IGBT 19 und ein absichtlicher Isolationsabstand von ungefähr 700 µm zwischen dem aktiven IGBT-Gebiet 19 und der P-Senke 40 gezeigt.

Fig. 9 zeigt weiterhin vertikale PNP-Transistoren Q1 und Q2, die durch die Grenzschichten des IGBT 19 und des Steuergebietes 30 gebildet sind. Sie zeigt weiterhin den Zugriffswiderstand R1 zwischen der Pufferschicht 51 und der N⁺-Diffusion 95 und die Widerstände R2 und R3 der Pufferschicht zwischen der Unterseite des Widerstandes R1 zur angenäherten Position der Basen der PNP- Transistoren Q2 bzw. Q1.

Die Äquivalenzschaltung der Fig. 9 ist in Fig. 10 gezeigt. Fig. 10 zeigt weiterhin parasitäre NPN-Transistoren Q1′ und Q2′, die die parasitären NPN-Transistoren der N-Source, der P-Basis und der N⁻-epi-Schicht 22 für den IGBT-Abschnitt 19 bzw. den entsprechenden Transistor des Abschnittes 40 sind. Weiterhin sind in Fig. 10 die Widerstände RB1 und RB2 gezeigt, die die effektiven Widerstände zwischen der Basis und dem Emitter der NPN-Transistoren Q1′ bzw. Q2′ sind.

Unter normalen Umständen sollten die Transistoren Q1′ und Q2′ nicht leiten, um ein Verriegeln des entsprechenden parasitären Thyristors zu vermeiden. Dies wird bei dem Transistor Q1′ dadurch vermieden, daß ein sehr niedriger Wert für den Wider stand RB1 ausgelegt wird.

Die Ausführung von lateralen NMOS-Transistoren in dem Steuer abschnitt führt jedoch zu einem wesentlich höheren Wert für RB2 und für die Verstärkung des Transistors Q2. Entsprechend ist der Steuerabschnitt wesentlich empfindlicher für ein Ver riegeln als der IGBT-Abschnitt, und eine Löcherinjektion durch den Transistor Q2 sollte vermieden werden. Dies ist der Zweck des N⁺-Fingers 95.

Fig. 10A zeigt die Ströme in dicken Linien, wenn der IGBT in Durchlaßrichtung vorgespannt ist. Während der Vorspannung in Durchlaßrichtung ist die Basis-Emitter-Grenzschicht des Transistors Q1 in Durchlaßrichtung vorgespannt. Die Basis- Emitter-Grenzschicht des Transistors Q2 sieht lediglich Vbe(Q1) · R1/(R3+R1). Durch geeignete Wahl der Geometrie (und damit des Verhältnisses R1/R3) ist es möglich, den Strom in dem Transistor Q2 (siehe gestrichelte Linie in Fig. 10A) und die Gefahr einer Verriegelung in dem Steuerabschnitt fast vollständig zu vermeiden.

Diese Lösung verhindert das Verriegeln des Steuerabschnittes in der Betriebsart mit Vorspannung in Durchlaßrichtung. Wie dies jedoch in Fig. 10B gezeigt ist, ergibt sich eine para sitäre Diode 110 zwischen Drain 29 und Source 28 bei einer Vorspannung in Sperrichtung. Die Diode 110 besteht aus den Basis-Kollektor-Grenzschichten der Transistoren Q1′ und Q2′ in Serie mit RB1 und RB2 bzw. R2 und R3, und R1. Diese para sitäre Diode 110 weist zwei schädliche Folgen auf:

1. Sie verhindert Anwendungen, bei denen eine Sperrspannungs fähigkeit erforderlich ist (wie bei der elektronischen Zündung).
2. Sie kann nicht bei Anwendungen verwendet werden, bei denen eine externe Diode mit kurzer Erholzeit vorgesehen ist, weil die interne parasitäre Diode 10 einen Teil des Diodenstromes führt. Die Diode 110 ist nach außen hin extrem langsam und ihr Erholungsstrom induziert eine Verriegelung in dem Steuerab schnitt 30. Dies heißt mit anderen Worten, daß, wenn man eine positive Spannung erneut an die Drainelektrode 29 anlegt, während die Basis/Kollektor-Grenzschicht des Transistors Q2′ noch voll von Minoritätsträgern ist, der Q2/Q2′-Thyristor verriegelt.

Als weiteres Merkmal der Erfindung wird die Wirkung der para sitären Diode 110 dadurch beseitigt, daß R1 nach den Fig. 9, 10, 10A und 10B nur dann mit der Drainelektrode 29 verbun den wird, wenn der IGBT in Durchlaßrichtung vorgespannt ist. Entsprechend wird, wie dies in den Fig. 11 und 12 gezeigt ist, ein lateraler PNP-Transistor Q3 außerhalb des Feldab schlusses 90 des IGBT-Abschnittes 19 hinzugefügt, der von Rand zelle 100 zur Randzelle 120 in Fig. 12 gezeigt ist. Die P- Diffusion, die den Emitter 121 in Fig. 12 bildet, ist mit der Drainelektrode 29 beispielsweise über eine Drahtverbindung verbunden, und die P-Diffusion, die den Kollektor 122 bildet, ist mit dem Kontakt 96 der N⁺-Diffusion 95 verbunden.

Wenn im Betrieb der IGBT 19 in Durchlaßrichtung vorgespannt ist, leitet Q1, und gleiches gilt für Q3. Hierdurch wird R1 dynamisch mit der Drainelektrode 29 verbunden. Wenn der IGBT 19 in Sperrichtung vorgespannt ist, leiten Q1 und Q3 nicht und R1 ist schwimmend. Daher fließt kein Rückwärtsstrom in der Struktur.

Q3 kann ein Niederspannungstransistor sein (gleich dem Rück wärts-Sperrnennwert wie der IGBT 19 selbst, üblicherweise 10 bis 50 Volt). Daher kann er mit einer schmalen Basis (bei spielsweise 10 µm) hergestellt werden und eine hohe Verstär kung aufweisen, so daß er vollständig gesättigt ist, wenn der IGBT 19 in Durchlaßrichtung vorgespannt ist.

Fig. 13 zeigt schematisch die Ausführung des Transistors Q3 in der Halbleiterplättchen-Oberfläche. Bauteile ähnlich denen nach Fig. 8 sind mit den gleichen Bezugsziffern in Fig. 13 bezeichnet. Es sei bemerkt, daß die Emitter- und Kollektor bereich 121 bzw. 122 mit einer Anzapfung 125 der Drainelektrode 29 bzw. des N⁺-Fingers 96 verbunden sind.

Claims

1. Bipolarer Transistor mit isoliertem Gate (IGBT) und eine Steuerschaltung hierfür, die in ein gemeinsames Halbleiterplätt chen integriert sind,
dadurch gekennzeichnet, daß das Halbleiterplättchen ein Siliziumsubstrat vom P-Leitungstyp aufweist, auf dessen oberer Oberfläche ein Bereich vom N-Leitungstyp mit niedriger Konzen tration und auf dessen unterer Oberfläche ein Bereich vom P⁺-Leitungstyp ausgebildet ist, daß ein erstes Gebiet des die niedrige Konzentration aufweisenden Bereiches Diffusionen aufnimmt, die die Basis-, Source- und Kanal-Bereiche eines bipolaren Transistors mit isoliertem Gate bilden, daß ein zweites Gebiet des eine niedrige Konzentration aufweisenden Bereiches mit seitlichem Abstand von dem ersten Gebiet ange ordnet ist, daß das zweite Gebiet eine P-Senken-Diffusion und Steuerschaltungsdiffusionen in der P-Senke einschließt, daß Kopplungseinrichtungen vorgesehen sind, die den bipolaren Transistor mit isoliertem Gate in dem ersten Gebiet mit den Diffusionen der Steuerschaltung koppeln, und daß Einrichtungen zwischen den ersten und zweiten Gebieten vorgesehen sind, um die Injektion von Löchern von dem P⁺-Bereich in die P-Senken diffusion während der Injektion von Löchern zur Erzeugung des Betriebs des bipolaren Transistors mit isoliertem Gate in dem ersten Gebiet zu begrenzen.

2. Bauteil nach Anspruch 1, dadurch gekennzeichnet, daß die zwischen den ersten und zweiten Gebieten angeordneten Einrichtungen einen relativ großen seit lichen Abstand zwischen den Gebieten einschließen, der zumin destens ungefähr drei Diffusionslängen von Löchern in dem eine niedrige Konzentration aufweisenden Bereich vom N-Leitungstyp entspricht.

3. Bauteil nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die zwischen den ersten und zweiten Gebieten angeordneten Einrichtungen eine zweite P⁺-Diffusion in die obere Oberfläche des eine niedrige Konzentration auf weisenden Bereiches vom N-Leitungstyp und Einrichtungen ein schließen, die die zweite P⁺-Diffusion mit der Source des bipolaren Transistors mit isoliertem Gate verbinden, so daß die zweite P⁺-Diffusion Löcher sammelt, die anderenfalls von der P-Senke in dem zweiten Gebiet gesammelt werden würden.

4. Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die zwischen den ersten und zweiten Gebieten angeordneten Einrichtungen eine N⁺-Diffusion in die obere Oberfläche des eine niedrige Konzentration aufweisenden Bereiches vom N-Leitungstyp und Einrichtungen einschließen, die die N⁺-Diffusion elektrisch mit dem Substrat von P-Leitungs typ verbinden.

5. Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die oberen Oberflächen der ersten und zweiten Gebiete an einem schmalen Halsbereich miteinander verbunden sind, und daß die Kopplungseinrichtungen Leiter einschließen, die oberhalb und längs des Halsabschnittes angeordnet sind.

6. Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß weiterhin Feldabschlußeinrich tungen auf der oberen Oberfläche des Bauteils angeordnet sind, und daß die Abschlußeinrichtungen zumindestens teilweise die ersten und zweiten Gebiete umgeben.

7. Bauteil nach Anspruch 6, dadurch gekennzeichnet, daß die Feldabschlußeinrichtungen die gegenüberliegenden Seiten des schmalen Halsbereiches und die vollen verbleibenden Umfangsbereiche jedes der ersten und zweiten Gebiete umschließen.

8. Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der eine niedrige Konzentration aufweisende Bereich vom N-Leitungstyp ein epitaxial aufge wachsener Bereich ist.

9. Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß eine Sourceelektrode mit den Source- und Basisbereichen des bipolaren Transistors mit isoliertem Gate verbunden ist, daß eine Gateelektrode oberhalb der Kanalbereiche angeordnet ist, und daß eine Drainelektrode mit der Unterseite des P⁺-Bereiches an der unteren Oberfläche verbunden ist.

10. Bauteil nach einem der Ansprüche 6 bis 9, dadurch gekennzeichnet, daß die zwischen den ersten und zweiten Gebieten angeordneten Einrichtungen eine N⁺-Diffusion in die obere Oberfläche des eine niedrige Konzentration aufweisenden Bereiches vom N-Leitungstyp und Einrichtungen einschließen, die die N⁺-Diffusion elektrisch mit dem P⁺-Bereich verbinden, und daß der N⁺-Bereich zwischen den Feldabschlußeinrichtungen und mit Abstand von diesen an Stellen angeordnet ist, an denen sich der Feldabschluß entlang gleich erstreckender Teil der ersten und zweiten Gebiete erstreckt.

11. Bauteil nach Anspruch 10, dadurch gekennzeichnet, daß die oberen Oberflächen der ersten und zweiten Gebiete an einem schmalen Halsbereich miteinander verbunden sind, und daß die Kopplungseinrichtungen Leiter um fassen, die oberhalb und längs des Halsabschnittes angeordnet sind.

12. Bauteil nach Anspruch 10 oder 11, dadurch gekennzeichnet, daß der Feldabschluß die gegenüber liegenden Seiten des schmalen Halsbereiches und die vollen verbleibenden Umfänge jedes der ersten und zweiten Gebiete umschließt.

13. Bauteil nach einem der Ansprüche 4 bis 12, dadurch gekennzeichnet, daß weiterhin ein lateraler PNP- Transistor in das erste Gebiet integriert ist und einen mit dem N⁺-Bereich verbundenen Kollektor, einen durch den Bereich vom N-Leitungstyp gebildeten Basisbereich und einen mit dem P⁺-Bereich verbundenen Emitterbereich derart aufweist, daß er lediglich dann leitet, wenn der bipolare Transistor mit isoliertem Gate in Durchlaßrichtung vorgespannt ist, so daß der N⁺-Bereich mit dem Substrat vom P⁺-Leitungstyp ledig lich dann verbunden ist, wenn der IGBT in Durchlaßrichtung vorgespannt ist.

14. Bauteil nach einem der Ansprüche 10 bis 12, dadurch gekennzeichnet, daß ein lateraler PNP-Transistor in das erste Gebiet integriert ist und einen Sourcebereich auf weist, der mit dem N⁺-Bereich verbunden ist, und daß der PNP-Transistor so vorgespannt ist, daß er lediglich dann leitet, wenn der bipolare Transistor mit isoliertem Gate in Durchlaß richtung vorgespannt ist, so daß der N⁺-Bereich mit dem Substrat vom N-Leitungstyp nur dann verbunden ist, wenn der IGBT in Durchlaßrichtung vorgespannt ist.

15. Bipolarer Transistor mit isoliertem Gate und einer zuge hörigen Steuerschaltung, die monolithisch in ein gemeinsames Halbleiterplättchen integriert sind, dadurch gekennzeichnet, daß das Halbleiterplättchen eine am Boden angeordnete Schicht vom P-Leitungstyp und eine im wesentlichen über die gleiche Strecke erstreckende Schicht vom N-Leitungstyp über der Schicht vom P-Leitungstyp aufweist, daß ein erstes Gebiet der Oberfläche der Schicht vom N-Leitungs typ Diffusionen aufnimmt, die einen IGBT bilden, daß ein zwei tes Gebiet der Oberfläche der Schicht vom N-Leitungstyp eine P-Senke aufnimmt, die Steuerbauteil-Diffusionen darin enthält, die von dem ersten Gebiet Grenzschicht-isoliert sind, daß die Grenzschicht zwischen der Schicht vom N-Leitungstyp und der Schicht vom P-Leitungstyp sich kontinuierlich von einem Bereich unterhalb des ersten Gebietes zu einem Bereich unterhalb des zweiten Gebietes erstreckt, und daß Einrichtungen zur zumindest teilweisen Beseitigung einer Vorspannung der Grenzschicht in dem Gebiet unterhalb des Steuergebietes vorgesehen sind, wenn sich das IGBT-Gebiet im leitenden Zustand befindet und Mino ritätsträger von der Schicht vom P-Leitungstyp in die Schicht vom N-Leitungstyp injiziert werden.

16. Bauteil nach Anspruch 15, dadurch gekennzeichnet, daß die Einrichtungen zur Beseitigung der Vorspannung einen seitlichen Abstand der ersten und zweiten Bereiche von mehr als ungefähr der dreifachen Diffusionslänge von Minoritätsträgern umfaßt, die von der Schicht vom P- Leitungstyp während des Vorwärts-Leitungszustandes des IGBT- Gebietes in die N-Leitungsschicht injiziert werden.

17. Bauteil nach Anspruch 15 oder 16, dadurch gekennzeichnet, daß das erste Gebiet eine IGBT-Source aufweist und daß die Einrichtungen eine P⁺-Diffusion um fassen, die in die Oberfläche der Schicht vom N-Leitungstyp hinein und zwischen den ersten und zweiten Gebieten ange ordnet und mit der IGBT-Source verbunden ist.

18. Bauteil nach einem der Ansprüche 15 bis 17, dadurch gekennzeichnet, daß eine N⁺-Diffusion in die Ober fläche der Schicht vom N-Leitungstyp vorgesehen ist, die zwischen den ersten und zweiten Gebieten angeordnet und mit der Schicht vom P-Leitungstyp verbunden ist.

19. Bauteil nach einem der Ansprüche 15 bis 18, dadurch gekennzeichnet, daß Kopplungseinrichtungen zur Kopplung der Steuerbauteildiffusionen mit den Diffusionen vorgesehen sind, die einen IGBT bilden, so daß der IGBT in Abhängigkeit von Steuersignalen von den Steuerbauteil-Diffusionen betrieben wird.

20. Bauteil nach einem der Ansprüche 15 bis 19, dadurch gekennzeichnet, daß die oberen Oberflächen der ersten und zweiten Gebiete an einem schmalen Halsabschnitt miteinan der verbunden sind, und daß die Kopplungseinrichtungen Leiter umfassen, die oberhalb und längs des Halsabschnittes angeordnet sind.