[go: up one dir, main page]

DE19635732A1 - Trägerelement für einen Halbleiterchip - Google Patents

Trägerelement für einen Halbleiterchip

Info

Publication number
DE19635732A1
DE19635732A1 DE19635732A DE19635732A DE19635732A1 DE 19635732 A1 DE19635732 A1 DE 19635732A1 DE 19635732 A DE19635732 A DE 19635732A DE 19635732 A DE19635732 A DE 19635732A DE 19635732 A1 DE19635732 A1 DE 19635732A1
Authority
DE
Germany
Prior art keywords
connections
insulating film
carrier element
contact surfaces
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19635732A
Other languages
English (en)
Inventor
Volker Rohde
Michael Huber
Peter Stampka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Siemens AG
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG, Siemens Corp filed Critical Siemens AG
Priority to DE19635732A priority Critical patent/DE19635732A1/de
Priority to BR9709319-0A priority patent/BR9709319A/pt
Priority to DE59704976T priority patent/DE59704976D1/de
Priority to ES97923818T priority patent/ES2166082T3/es
Priority to UA98116047A priority patent/UA46842C2/uk
Priority to KR1019980709020A priority patent/KR20000010876A/ko
Priority to PCT/DE1997/000977 priority patent/WO1997044823A1/de
Priority to RU98122611/28A priority patent/RU2156521C2/ru
Priority to EP97923818A priority patent/EP0902973B1/de
Priority to CNB971946736A priority patent/CN1134064C/zh
Priority to JP09541367A priority patent/JP3080175B2/ja
Priority to AT97923818T priority patent/ATE207243T1/de
Priority to IN885CA1997 priority patent/IN190208B/en
Publication of DE19635732A1 publication Critical patent/DE19635732A1/de
Priority to US09/193,577 priority patent/US6326683B1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H10W70/699
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07743External electrical contacts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components
    • H05K3/3426Leaded components characterised by the leads
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Description

Die Erfindung betrifft ein Trägerelement für einen Halblei­ terchip, welches eine auf eine elektrisch leitfähige Folie laminierte elektrisch isolierende Folie aufweist, wobei in der leitfähigen Folie Kontaktflächen ausgebildet sind, die einer lösbaren Kontaktierung des Trägerelementes dienen.
Derartige Trägerelemente werden bekanntermaßen in Chipkarten eingesetzt. Dabei bildet das Trägerelement mit dem auf seiner isolierenden Folie befestigten Halbleiterchip, der mit den Kontaktflächen elektrisch verbunden ist, ein sogenanntes Elektronikmodul. Der Chip ist dabei üblicherweise mit einer seinem Schutz dienenden Umhüllung (meist einem Duroplasten) umgossen bzw. umspritzt. Zur Herstellung der Chipkarte wird in der Regel aus einem Thermoplasten ein kartenförmiges Ge­ häuse mit einer Vertiefung zur Aufnahme des Elektronikmoduls hergestellt. Die Kontaktflächen des Trägerelements befinden sich nach dem Einsetzen in den Kartenkörper in der Regel in einer Ebene mit der Kartenoberfläche. Die Karte kann nun in entsprechende Lesegeräte eingeführt werden, wobei eine lösba­ re Kontaktierung der Karte über die Kontaktflächen des Trä­ gerelementes erfolgt.
Es ist auch möglich, daß die elektrisch leitfähige Folie au­ ßer den Kontaktflächen noch Anschlüsse aufweist, die eine al­ ternative Verwendung des Trägerelementes bzw. des Elektronik­ moduls neben der Verwendung in einer Chipkarte erlauben. Die­ se Anschlüsse sind ebenfalls mit dem Chip verbunden und so ausgebildet, daß eine Befestigung des Trägerelementes auf ei­ ner Platine durch Löten der Anschlüsse möglich ist. Ein Löten der Kontaktflächen ist problematisch, da sie eine genormte Mindestgröße aufweisen und ihr gegenseitiger Abstand in der Regel sehr gering ist. Dagegen sind die zusätzlich vorgesehe­ nen Anschlüsse günstigerweise sehr schmal ausgebildet. Dies gilt vor allem, wenn eine permanente Kontaktierung in der SMT-(Surface Mounted Technology) Technologie erfolgt. Hierfür sind die Beabstandungen und Abmessungen der Anschlüsse ge­ normt und sehr klein.
Der Erfindung liegt die Aufgabe zugrunde, eine permanente Kontaktierung von Anschlüssen eines Trägerelementes der ge­ nannten Art zu erleichtern.
Diese Aufgabe wird durch ein Trägerelement gemäß Anspruch 1 sowie ein Verfahren zu dessen permanenter Kontaktierung gemäß Anspruch 4 gelöst.
Erfindungsgemäß ist vorgesehen, daß die isolierende Folie we­ nigstens eine Ausnehmung aufweist, die die für eine permanen­ te Kontaktierung (wie Löten) vorgesehenen Anschlüsse unbe­ deckt läßt. Somit ist es möglich, von der Seite der isolie­ renden Folie die Anschlüsse einzusehen, so daß nach einem Lö­ ten der Anschlüsse das Lötergebnis optisch kontrollierbar ist. Ohne die erfindungsgemäße Ausnehmung wäre eine solche optische Kontrolle nicht möglich, da die elektrisch leitfähi­ ge Folie und darin evt. vorhandenen Schlitzen bzw. Aussparun­ gen in ihrer Gesamtheit von der isolierenden Folie bedeckt wäre.
Eine Weiterbildung der Erfindung sieht vor, daß wenigstens einer der Anschlüsse von der isolierenden Folie weggebogen ist. Dies hat den Vorteil, daß während des Lötens ein Kapil­ lar-Effekt des Lotes bei Anschlüssen, die nur einen geringen gegenseitigen Abstand aufweisen, vermieden wird, der zwischen nicht abgewinkelten bzw. weggebogenen Anschlüssen auftreten kann.
Eine andere Weiterbildung der Erfindung sieht vor, daß wenig­ stens einer der Anschlüsse auf zwei Seiten der Ausnehmung, die günstigerweise gegenüberliegend angeordnet sind, an der isolierenden Folie befestigt ist. Dabei ist die Befestigung des Anschlusses an einer der beiden Seiten der Ausnehmung durchtrennbar, so daß anschließend auch dieser Anschluß von der isolierenden Folie wegbiegbar ist. Durch die beidseitige Fixierung der Anschlüsse wird verhindert, daß diese in Folge einer Handhabung oder eines Transports des Trägerelementes ungewollt verbogen bzw. beschädigt werden. Andererseits ist durch einseitiges Durchtrennen der Befestigung an der isolie­ renden Folie das vorteilhafte Wegbiegen des Anschlusses vor einem Löten trotzdem möglich.
Die Erfindung wird im folgenden anhand der Figuren näher er­ läutert. Dabei zeigt:
Fig. 1 ein erfindungsgemäßes Trägerelement von der Seite der elektrisch leitfähigen Folie,
Fig. 2 das Trägerelement aus Fig. 1 von der entgegenge­ setzten Seite, auf der sich die elektrisch isolie­ rende Folie befindet,
Fig. 3 eine Querschnittdarstellung des Trägerelements aus Fig. 1, nachdem darauf ein Chip mit Umhüllung be­ festigt worden ist und die Anschlüsse von der iso­ lierenden Folie weggebogen worden sind und
Fig. 4 das Trägerelement aus Fig. 3 in der Draufsicht.
Fig. 1 zeigt ein Ausführungsbeispiel des erfindungsgemäßen Trägerelementes 1, welches zwei aufeinander laminierte Schichten bzw. Folien 3, 4 aufweist, nämlich eine elektrisch isolierende Folie 3 und eine elektrisch leitfähige Folie 4, die z. B. miteinander verklebt sind. Während auf der Seite der isolierenden Folie 3 ein Halbleiterchip befestigbar ist, weist die leitfähige Folie 4 Kontaktflächen 5 und Anschlüsse 6, die mit dem Halbleiterchip elektrisch verbindbar sind und einer externen Kontaktierung des Chips über das Trägerelement 1 dienen, auf. Dabei sind die Kontaktflächen 5 für eine lös­ bare Kontaktierung des Trägerelementes 1 und die Anschlüsse 6 für eine permanente Kontaktierung des Trägerelementes 1 vor­ gesehen. Eine lösbare Kontaktierung über die Kontaktflächen 5 liegt vor, wenn das Trägerelement 1 in eine Chipkarte einge­ setzt wird, die dann für die Kontaktierung in entsprechende Lesegeräte einschiebbar und aus diesen anschließend wieder entnehmbar ist. Um eine permanente Kontaktierung handelt es sich, wenn das Trägerelement statt dessen beispielsweise auf eine Platine gelötet wird.
Die Kontaktflächen 5 weisen, der für Chipkarten geltenden Norm entsprechend, eine gewisse Mindestgröße zur Durchführung der lösbaren Kontaktierung auf. Dagegen sind die Anschlüsse 6 sehr schmal ausgeführt, um eine leichtere permanente Kontak­ tierung (beispielsweise durch Löten) durchführen zu können. Hierdurch ist auch ein größerer Abstand zwischen den An­ schlüssen 6 erreichbar, als dies zwischen den Kontaktflächen 5 der Fall ist.
Bei diesem Ausführungsbeispiel ist je eine der Kontaktflächen 5 mit einem der Anschlüsse 6 einstückig verbunden, während unterschiedliche Kontaktflächen 5 bzw. Anschlüsse 6 durch Schlitze in der leitenden Folie 4 voneinander isoliert sind. Stabilität erhält das Trägerelement 1 dadurch, daß die ein­ zelnen Bestandteile der leitfähigen Folie 4 mit der isolie­ renden Folie 3 verklebt sind. Das Trägerelement 1 weist bei diesem Ausführungsbeispiel zwei Ausnehmungen 7 in der isolie­ renden Folie 3 auf, die die für die permanente Kontaktierung vorgesehenen Anschlüsse 6 von der isolierenden Folie 3 unbe­ deckt lassen. Da sich die Ausnehmungen 7 beabstandet zum äu­ ßeren Rand der isolierenden Folie 3 befinden, ist es, wie in Fig. 1 gezeigt, möglich, daß die Anschlüsse 6 über die Aus­ nehmungen 7 hinausragen und somit auf zwei gegenüberliegenden Seiten der Ausnehmungen 7 durch Kleben an der isolierenden Folie 3 befestigt sind. Diese beidseitige Fixierung der An­ schlüsse 6 hat den Vorteil, daß sie trotz ihrer filigranen Abmessungen vor Beschädigungen geschützt sind. Insgesamt wird hierdurch die Stabilität des Trägerelementes 1 erhöht.
Fig. 2 zeigt das Trägerelement 1 aus Fig. 1 von der anderen Seite. In Fig. 2 ist das Trägerelement 1 bereits mit einem von einer Umhüllung umgebenen Halbleiterchip 2 versehen. Da­ bei ist nur die üblicherweise aus einem Duroplasten herge­ stellte Umhüllung und nicht der innerhalb dieser angeordnete Chip 2 selbst sichtbar. Auch die elektrischen Verbindungen zwischen den Anschlüssen des Chips 2 und den Kontaktflächen 5 bzw. Anschlüssen 6 sind von der Chipumhüllung verdeckt.
Die Herstellung des Trägerelementes 1 kann in folgender Weise geschehen:
  • 1. Zur Herstellung der elektrisch isolierenden Folie 3 eignet sich beispielsweise Epoxidharz, Polyesterfolie oder Kap­ ton. Sie weist eine Dicke zwischen 60 und 180 µm auf. Durch Stanzung werden in der isolierenden Folie 3 Löcher er­ zeugt, mittels derer später die elektrische Verbindung zwischen dem Chip und den Kontaktflächen 5 bzw. den An­ schlüssen 6 bewerkstelligbar ist. Mit demselben Stanzvor­ gang sind auch die erfindungsgemäßen Ausnehmungen 7 er­ zeugbar.
  • 2. Herstellung der elektrisch leitfähigen Folie 4, günstiger­ weise aus Kupfer, welches 35 bis 70 µm dick ist.
  • 3. Nun können die Kontaktflächen 5 und die Anschlüsse 6 in der leitfähigen Folie 4 entweder durch Stanzen hergestellt werden, woraufhin ein Zusammenlaminieren der beiden Folien 3 und 4 folgt oder vor der Strukturierung der leitfähigen Folie 4 erfolgt ein Zusammenlaminieren der beiden Folien, woraufhin die Strukturierung der leitfähigen Folie 4 mit­ tels Fotolackbeschichtung und nachfolgendem Belichten und Ätzen erfolgt.
  • 4. Beschichten der leitfähigen Folie 4 mit Nickel (zur Her­ stellung einer Diffusionsbarriere, einer Verbesserung der Bondfähigkeit und Erhöhung der tribologischen Eigenschaf­ ten) und mit Gold (um der Korrosion vorzubeugen und aus optischen Gründen).
Fig. 3 zeigt das Trägerelement 1 aus den Fig. 1 und 2 in einer Querschnittdarstellung und Fig. 4 in einer Draufsicht, wobei die Darstellungen nicht maßstäblich sind. Bei dem Trä­ gerelement 1 in Fig. 3 wurden die Anschlüsse 6 - beispiels­ weise durch Stanzen - jeweils auf einer Seite der Ausnehmun­ gen 7 von ihrer Befestigung mit der isolierenden Folie 3 ge­ trennt und anschließend nach unten von der isolierenden Folie 3 weggebogen bzw. abgewinkelt. Die elektrische Verbindung zwischen den Anschlüssen 6 und dem Chip 2 bleiben natürlich über die zweite Befestigung der Anschlüsse 6 erhalten.
Das Abwinkeln der Anschlüsse 6 hat den Vorteil, daß ein Ka­ pillareffekt für das Lot aufgrund des relativ geringen Ab­ standes zwischen benachbarten Anschlüssen 6 vermieden wird. Entscheidend hierfür ist der durch das erfindungsgemäße Weg­ biegen der Anschlüsse 6 erreichte vertikale Abstand zwischen Lotoberfläche und Unterseite der isolierenden Folie 7.
Den Figuren und insbesondere Fig. 3 ist deutlich zu entneh­ men, daß durch die erfindungsgemäßen Ausnehmungen 7 in der isolierenden Folie 3 bei einem Löten der Anschlüsse 6 zur Herstellung einer permanenten Kontaktierung des Trägerelemen­ tes 1 zum einen ein direkter Zugang von oberhalb der isolie­ renden Folie 3 zur Lötstelle vorhanden ist und andererseits nach Abschluß des Lötvorganges dessen Ergebnis optisch kon­ trolliert werden kann. Dies ist besonders vorteilhaft, da es bei der Herstellung von Trägerelementen aufgrund der mechani­ schen Spannung durch starken Schrumpf des Materials der Chi­ pumhüllung zu starken Unebenheiten der elektrisch leitfähigen Folie kommen kann. Dies kann zu Kurzschlüssen zwischen den Kontaktflächen 5 oder den Anschlüssen 6 oder zu weiteren Löt­ fehlern, wie ungenügende Benetzung, Lunker usw. führen.
Anders als in Fig. 3 dargestellt, ist es natürlich auch mög­ lich, die Anschlüsse 6 nicht von der isolierenden Folie 3 wegzubiegen, wodurch ein Ausstanzen der Anschlüsse 6 auf ei­ ner Seite der Ausnehmung 7 unnötig wird. Hierdurch verzichtet man zwar auf den Vorteil der Vermeidung eines Kapillareffek­ tes für das Lot, spart jedoch Fertigungsschritte bei gleich­ zeitigem Erhalt des Vorteils der optischen Kontrollierbarkeit der permanenten Kontaktierung und der sicheren Fixierung der Anschlüsse 6 an der isolierenden Folie 3.
Bei anderen Ausführungsbeispielen der Erfindung ist es auch möglich, daß die Ausnehmungen 7 direkt am Rand der isolieren­ den Folie 3 angeordnet sind. In diesem Fall oder wenn die An­ schlüsse 6 bei den abgebildeten Ausführungsbeispielen nicht an den außen liegenden Seiten der Ausnehmungen 7 befestigt sind (indem sie dort entweder nicht verklebt sind oder gar nicht über die Ausnehmung 7 hinaus ragen) ist es besonders einfach möglich, ein Wegbiegen der Anschlüsse 6 von der iso­ lierenden Folie 3 durchzuführen, da hierzu kein Stanzvorgang erforderlich ist.
Es sind selbstverständlich auch Ausführungsformen der Erfin­ dung möglich, bei der eine andere Anzahl von Ausnehmungen 7 als bei den abgebildeten Trägerelementen 1 vorliegt. In Ab­ wandlung der abgebildeten Gegenstände kann jede der Ausneh­ mungen 7 beispielsweise zwischen den einzelnen Anschlüssen 6 noch einmal unterteilt sein. Je nach Anordnung der Anschlüsse 6 muß eine Anpassung der Form und Anordnung der Ausnehmungen 7 erfolgen.
Die Erfindung eignet sich insbesondere für eine permanente Kontaktierung des Trägerelementes über die Anschlüsse in SMT- Technologie. Es ist jedoch auch möglich, die weggebogenen An­ schlüsse auf herkömmliche Weise in in einer Platine befindli­ che Löcher zu stecken und dort zu verlöten. Auch dann ermög­ lichen die erfindungsgemäßen Ausnehmungen eine optische Kon­ trolle des Lötergebnisses.
Für die Herstellung der permanenten Kontaktierung der An­ schlüsse 6 kommt außer Löten auch ein Kleber, mittels eines leitfähigen Klebers in Betracht.

Claims (5)

1. Trägerelement (1) für einen Halbleiterchip (2),
  • - das eine auf eine elektrisch isolierende Folie (3) lami­ nierte elektrisch leitfähige Folie (4) aufweist,
  • - die leitfähige Folie (4) ist derart strukturiert, daß Kon­ taktflächen (5) und Anschlüsse (6) gebildet sind,
  • - die Kontaktflächen (5) sind für eine lösbare Kontaktierung des Trägerelementes (1) vorgesehen,
  • - die Anschlüsse (6) sind für eine permanente Kontaktierung des Trägerelementes (1) vorgesehen,
  • - die isolierende Folie (3) weist wenigstens eine Ausnehmung (7) auf, die die für die permanente Kontaktierung vorgesehe­ nen Teile der Anschlüsse (6) unbedeckt läßt.
2. Trägerelement nach Anspruch 1, bei dem wenigstens einer der Anschlüsse (6) von der isolie­ renden Folie (3) weggebogen ist.
3. Trägerelement nach Anspruch 1, bei dem wenigstens einer der Anschlüsse (6) auf zwei Seiten der Ausnehmung (7) an der isolierenden Folie (3) befestigt ist.
4. Verfahren zur permanenten Kontaktierung eines Trägerele­ mentes (1) nach Anspruch 3,
  • - bei dem der wenigstens eine Anschluß (6) an einer Seite der Ausnehmung (7) ausgestanzt wird,
  • - bei dem die Anschlüsse (6) von der isolierenden Folie (3) weggebogen werden,
  • - bei dem eine permanente Kontaktierung der Anschlüsse (6) durchgeführt wird.
5. Verfahren nach Anspruch 4, bei dem die permanente Kontaktierung durch Löten erfolgt.
DE19635732A 1996-05-17 1996-09-03 Trägerelement für einen Halbleiterchip Withdrawn DE19635732A1 (de)

Priority Applications (14)

Application Number Priority Date Filing Date Title
DE19635732A DE19635732A1 (de) 1996-09-03 1996-09-03 Trägerelement für einen Halbleiterchip
RU98122611/28A RU2156521C2 (ru) 1996-05-17 1997-05-14 Несущий элемент для полупроводниковой микросхемы
EP97923818A EP0902973B1 (de) 1996-05-17 1997-05-14 Trägerelement für einen halbleiterchip
ES97923818T ES2166082T3 (es) 1996-05-17 1997-05-14 Elemento de soporte para un chip de semiconductores.
UA98116047A UA46842C2 (uk) 1996-05-17 1997-05-14 Носій для напівпровідникового чіпа
KR1019980709020A KR20000010876A (ko) 1996-05-17 1997-05-14 반도체칩용 기판 부재
PCT/DE1997/000977 WO1997044823A1 (de) 1996-05-17 1997-05-14 Trägerelement für einen halbleiterchip
BR9709319-0A BR9709319A (pt) 1996-05-17 1997-05-14 Elemento de substrato para um chip semicondutor
DE59704976T DE59704976D1 (de) 1996-05-17 1997-05-14 Trägerelement für einen halbleiterchip
CNB971946736A CN1134064C (zh) 1996-05-17 1997-05-14 半导体芯片用的载体元件
JP09541367A JP3080175B2 (ja) 1996-05-17 1997-05-14 半導体チップ用の支持部材
AT97923818T ATE207243T1 (de) 1996-05-17 1997-05-14 Trägerelement für einen halbleiterchip
IN885CA1997 IN190208B (de) 1996-05-17 1997-05-16
US09/193,577 US6326683B1 (en) 1996-05-17 1998-11-17 Carrier element for a semiconductor chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19635732A DE19635732A1 (de) 1996-09-03 1996-09-03 Trägerelement für einen Halbleiterchip

Publications (1)

Publication Number Publication Date
DE19635732A1 true DE19635732A1 (de) 1998-03-05

Family

ID=7804507

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19635732A Withdrawn DE19635732A1 (de) 1996-05-17 1996-09-03 Trägerelement für einen Halbleiterchip

Country Status (1)

Country Link
DE (1) DE19635732A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005044001B3 (de) * 2005-09-14 2007-04-12 W.C. Heraeus Gmbh Laminiertes Substrat für die Montage von elektronischen Bauteilen

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0103888A2 (de) * 1982-09-20 1984-03-28 Siemens Aktiengesellschaft Verfahren und Vorrichtung zum Schützen von filmmontierten integrierten Schaltkreisen (Mikropacks) vor Zerstörung durch elektrostatische Aufladung
CH654143A5 (de) * 1980-12-08 1986-01-31 Gao Ges Automation Org Traegerelement mit einem ic-baustein und ausweiskarte.
CH661816A5 (de) * 1980-11-21 1987-08-14 Gao Ges Automation Org Traeger mit einem ic-baustein.

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH661816A5 (de) * 1980-11-21 1987-08-14 Gao Ges Automation Org Traeger mit einem ic-baustein.
CH654143A5 (de) * 1980-12-08 1986-01-31 Gao Ges Automation Org Traegerelement mit einem ic-baustein und ausweiskarte.
EP0103888A2 (de) * 1982-09-20 1984-03-28 Siemens Aktiengesellschaft Verfahren und Vorrichtung zum Schützen von filmmontierten integrierten Schaltkreisen (Mikropacks) vor Zerstörung durch elektrostatische Aufladung

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Plane Electrical Enhancement. In: IBM TDB, Vol. 32, No. 10A, March 1990, pp. 85-86 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005044001B3 (de) * 2005-09-14 2007-04-12 W.C. Heraeus Gmbh Laminiertes Substrat für die Montage von elektronischen Bauteilen
US8153232B2 (en) 2005-09-14 2012-04-10 W.C. Heraeus Gmbh Laminated substrates for mounting electronic parts and methods for making same

Similar Documents

Publication Publication Date Title
EP0902973B1 (de) Trägerelement für einen halbleiterchip
DE68921179T2 (de) Elektronisches Modul mit einer integrierten Schaltung für ein kleines tragbares Objekt, z.B. eine Karte oder ein Schlüssel und Herstellungsverfahren für solche Module.
EP1271399B1 (de) Datenträger mit integriertem Schaltkreis
DE69618505T2 (de) Anfertigungs- und Zusammenstellungsverfahren einer Chipkarte und nach diesem Verfahren hergestellte Karte
DE19703057A1 (de) Trägerelement zum Einbau in Kombi-Chipkarten und Kombi-Chipkarte
DE19500925A1 (de) Chipkarte zur kontaktlosen Datenübertragung
EP0869453A2 (de) Verfahren zur Herstellung einer Chipkarte
DE19940695B4 (de) Elektronisches Mediagerät
WO1998013870A1 (de) Chipmodul und verfahren zur herstellung eines chipmoduls
DE19801312A1 (de) Halbleiterbauelement mit mehreren Substratlagen und zumindest einem Halbleiterchip und einem Verfahren zum Herstellen eines solchen Halbleiterbauelementes
DE69000244T2 (de) Chipkartensystem mit getrennter tragbarer elektronischer einheit.
WO2001086588A1 (de) Chipkarte
DE3511722A1 (de) Elektromechanische baugruppe fuer integrierte schaltkreismatrizen
DE4431604A1 (de) Schaltungsanordnung mit einem Chipkartenmodul und einer damit verbundenen Spule
DE10014620A1 (de) Verfahren zur Herstellung eines Trägerbandes mit einer Vielzahl von elektrischen Einheiten, jeweils aufweisend einen Chip und Kontaktelemente
DE19745648A1 (de) Trägerelement für einen Halbleiterchip zum Einbau in Chipkarten
DE19532755C1 (de) Chipmodul, insbesondere für den Einbau in Chipkarten, und Verfahren zur Herstellung eines derartigen Chipmoduls
DE202011051190U1 (de) Sensorbaustein
EP3066618B1 (de) Ic-modul für unterschiedliche verbindungstechniken
DE3917707A1 (de) Elektronisches modul und verfahren zu seiner herstellung
DE8122540U1 (de) "informationskarte mit integriertem baustein"
DE19912201C2 (de) Verfahren zur Herstellung einer flexiblen Ident-Anordung mit drahtloser Signalübertragung, insbesondere Smart-Label, sowie vorfertigbares streifenförmiges Modul für eine flexible Ident-Anordung, insbesondere Smart-Label
DE3877550T2 (de) Verfahren zum befestigen eines elektronischen bausteins und seiner kontakte auf einen traeger.
DE3650227T2 (de) Mikromodul mit eingebetteten Kontakten und Karte mit solchen Mikromodulschaltungen.
DE4441052A1 (de) Trägerelement für einen IC-Baustein zum Einsatz in Chipkarten

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

8139 Disposal/non-payment of the annual fee