[go: up one dir, main page]

DE1963162C3 - Verfahren zur Herstellung mehrerer Halbleiterbauelemente aus einer einkristallinen Halbleiterscheibe - Google Patents

Verfahren zur Herstellung mehrerer Halbleiterbauelemente aus einer einkristallinen Halbleiterscheibe

Info

Publication number
DE1963162C3
DE1963162C3 DE1963162A DE1963162A DE1963162C3 DE 1963162 C3 DE1963162 C3 DE 1963162C3 DE 1963162 A DE1963162 A DE 1963162A DE 1963162 A DE1963162 A DE 1963162A DE 1963162 C3 DE1963162 C3 DE 1963162C3
Authority
DE
Germany
Prior art keywords
thickness
semiconductor
semiconductor wafer
grooves
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE1963162A
Other languages
English (en)
Other versions
DE1963162B2 (de
DE1963162A1 (de
Inventor
Kenneth Elwood Richardson Tex. Bean (V.St.A.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of DE1963162A1 publication Critical patent/DE1963162A1/de
Publication of DE1963162B2 publication Critical patent/DE1963162B2/de
Application granted granted Critical
Publication of DE1963162C3 publication Critical patent/DE1963162C3/de
Expired legal-status Critical Current

Links

Classifications

    • H10P95/00
    • H10W10/019
    • H10W10/10
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/049Equivalence and options
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/051Etching
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/085Isolated-integrated
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/102Mask alignment
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/115Orientation
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/977Thinning or removal of substrate

Landscapes

  • Element Separation (AREA)
  • Weting (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Description

3. Verfahren nach Anspruch 2, dadurch ge- Erfindungsgemäß wird diese Aufgabe dadurch gekennzeichnet, daß zum Ätzen der Nuten (42, 30 löst, daß zur Bestimmung der Dicke des verbleiben-43,44) auf der einen Oberflächenseite der Halb- den Teils der Halbleiterscheibe in der der abzutraleiterscheibe (21', 24') eine Maskierungsschicht genden Oberfläche gegenüberliegenden Oberflächen-(36) aufgebracht wird, die rechteckige Fenster seite der Scheibe wenigstens zwei Nuten mit durch (38, 39, 40) mit unterschiedlichec Breiten auf- kristallographische Ebenen gebildeten Seitenflächen weist. 35 eingebracht werden, die in solchen vorbestimmten
Tiefen konvergieren, daß die Tiefe wenigstens einer Nut größer als die Dicke ist, auf die die Halbleiter-
scheibe abgetragen wird.
Infolge der Anbringung der Nuten in der der
40 abzutragenden Oberfläche gegenüberliegenden Oberflächenseife der Halbleiterscheibe kann die Dicke des zurückbleibenden Anteils der abzutragenden Ober-
Die Erfindung bezieht sich auf ein Verfahren zur fläche genau bestimmt werden, indem lediglich die Herstellung mehrerer Halbleiterbauelemente aus abzutragende Oberfläche der Halbleiterscheibe wäheiner einkristallinen Halbleiterscheibe, bei dem von « rend de« Abtragungsvorgangs genau beobachtet wird, einer Oberfläche der Halbleiterscheibe ein Teil des Wenn der Boden der tieferen Nut in der Oberfläche Halbleitermaterials bis auf eine bestimmte Dicke sichtbar wird, dann zeigt dies an, daß der noch nicht abgetragen wird. abgetragene Anteil des Halbleitermaterials eine Dicke Aus der schweizerischen Patentschrift 451326 und aufweist, die zwischen den Tiefen der beiden Nuten aus der österreichischen Patentschrift 262 383 sind 50 liegt. Bei Anbringung mehrerer Nuten Unterschied-Verfahren bekannt, mit deren Hilfe in Halbleiter- licher Tiefe kann an Hand der Zahl der beim Abscheiben voneinander Isolierte Halbleiterbauelemente tragungsvorgang freigelegten Nutböden bestimmt hergestellt werden können. Zu diesem Zweck wird werden, wie dick der noch verbleibende Anteil dei eine Oberfläche der Halbleiterscheibe teilweise mit Halbleiterscheibe ist. Die Dicke des verbleibenden einer Oxidschicht bedeckt, und an den nicht bedeck- 55 Anteils der Halbleiterscheibe läßt sich also während ten Bereichen werden Vertiefungen geätzt. Die Ver- der Herstellung durch einfaches Beobachten kontrol tiefungen werden dann mit einer Isolationsschicht lieren bzw. nach der Beendigung des Abtragungs überzogen, auf der Halbleitermaterial abgelagert Vorgangs bestimmen.
wird. Nun wird dasjenige Halbleitermaterial, in dem Eine vorteilhafte Ausgestaltung des erfindungs
die Vertiefungen geätzt worden sind, so weit entfernt, 60 gemäßen Verfahrens besteht darin, daß eine Halb
bis nur noch die zwischen den Vertiefungen übrig- leiterscheibe verwendet wird, bei der die Oberfläche
gebliebenen Erhöhungen in dem neu abgelagerten in die die Nuten eingebracht werden, durch ein'
Halbleitermaterial übrigbleiben. Diese in dem neu (100)-Ebene gebildet wird, und daß die Nuten durcl
abgelagerten Halbleitermaterial zurückbleibenden selektives Ätzen mit einer Ätzlösung erzeugt werden
Bereiche des urspünglichen Halbleitermaterials 65 die die (110)-und (lOO)-Ebenen schneller atzt alsdi
sind dann voneinander isolierte Inseln, in denen (111)-Ebene. Durch die Ausnutzung dieser spezielle
Halbleiterbauelemente gebildet werden können. kristallographischen Ebenen wird die Bestimmun
Bei der Durchführung der bekannten Verfahren der gewünschten Nuttiefen vereinfacht.
Die einfache Bestimmung der Dic'ie des verbleibenden Teils der Halbleiterscheibe wird auch durch die vorteilhafte Weiterbildung des erfindungsgemäßen Verfahrens ermöglicht, die darin besteht, daß zum Ätzen der Nuten auf der einen Oberflächenseite der Halbleiterscheibe eine Maskierungsschicht aufgebracht wird, die rechteckige Fenster mit unterschiedlichen Breiten aufweist.
Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt. Darin zeigt
F i g. 1A eine Schnittansicht eines Abschnitts einer Halbleiterscheibe,
F i g. 2 A bis 12 A Schnittansichten der in F i g. 1A dargestellten Halbleiterscheibe nach verschiedenen Schritten des ernndungsgemäßen Verfahrens,
Fig. IB, 2B und 5B bis 12B Schnittansichten eines Abschnitts einer Halbleiterscheibe nach verschiedenen Schritten eines herkömmlichen Verfahrens zum Vergleich mit dem erfindungsgemäßen Verfahren,
F i g. 13 eine Teilaufsicht auf die Halbleiterscheibe in dem in Fig. 7 A dargestellten Herstellungsstadium,
Fig. 14 eine Aufsicht auf eine nach dem erfindungsgemäßen Verfahren bearbeitete Halbleiterscheibe,
Fig. 15 eine vergrößerte Ansicht eines Teils der in F i g. 14 dargestellten Halbleiterscheibe und
Fig. 16 eine erläuternde Schnittansicht einer nach einem bevorzugten Ausführungsbeispiel des erfindungsgemäßen Verfahrens hergestellten Nut.
Zur klaren Definition und Hervorhebung der Nützlichkeit einer bevorzugten Ausführungsform der Erfindung werden die F i g. 1A bis 12 A und die Fig. IB, 2B und 5B bis 12B miteinander verglichen. In Fig. IA bis 12A ist dargestellt, wie das hier beschriebene Verfahren im Rahmen eines bekannten Verfahrens zur elektrischen Isolierung von auf einer Halbleiterscheibe herzustellenden Halbleiterbauelementen angewendet werden kann, das in den Fig. IB, 2B und 5B bis 12B dargestellt ist.
Nach Fig. IB ist eine Halbleiterscheibe 21 aus monokristallinem Silizium, das beispielsweise n-leitendes Silizium sein kann, mit polierten Oberflächen 22 und 23 versehen. Auf der Oberfläche 22 wird nach Fi g. 2 B eine Schicht 24 aus (n + gleitendem Silizium epitaktisch abgeschieden. Wie Fig. 5B zeigt, wird über der Oberfläche der Schicht 24 nun eine als dielektrischer Isolator dienende Schicht 26 aus Siliziumoxid durch thermische Oxydation der Schicht 24 oder durch ein anderes herkömmliches Verfahren erzeugt. Auf der SiliziumoxidschicIu wird dann eine erste Trägerschicht 27 angebracht. Die erste Trägerschicht 27, die beispielsweise durch Abscheidung von polykristallinen! Silizium über der Siliziumoxidschicht 26 hergestellt werden kann, ist verhältnismäßig dick, damit sie während der nachfolgenden Bearbeitung des in Fig. 6B dargestellten Substrats als Träger dienen kann. Die nachfolgende Bearbeitung kann beispielsweise aus der Entfernung eines Teils der n-leitendcn Halbleiterscheibe 21 durch Läppen oder Polieren bestehen, damit die in F i g. 7 B dargestellte Anordnung entsteht. Die in Fig. 7B dargestellte Anordnung ist in bezug auf die Lage in Fig. 6B zur Erleichterung der Beschreibung umgedreht dargestellt. Wie man aus der Überprüfung von Fig. 7B erkennen kann, ist es äußerst schwer, während des Läppens und Polierens der Halbleiterscheibe 21 aus η-leitendem Silizium zu bestimmen, wieviel Material während des Läppvorgangs bereits entfernt worden ist, und dabei die Dicke der Halbleiterscheibe 21 so zu überwachen, daß sie über die S ganze Oberfläche der Scheibe gleichmäßig ist. Insbesondere ist die Gleichmäßigkeit der Dicke bei solchen Scheiben ein Problem, die infolge der bei der Abscheidung der Trägerschicht 27 zwischen den Schichten 24, 26 und 21 auftretenden Temperatur-ίο geFälle uneben oder gekrümmt werden. Beim Läppen von gebogenen oder gekrümmten Scheiben wird von manchen Punkten der Oberfläche infolge der Unebenheit mehr Material als von anderen Punkten entfernt.
Wenn die Halbleiterscheibe 21 dann jedoch auf die gewünschte Dicke oder auf die Dicke, von der man annimmt, daß sie die gewünschte Dicke sei, geläppt ist, dann wird eine herkömmliche Maske 30 aus einem lichtempfindlichen Ätzschutzlack zur Herao stellung eines Musters auf der Halbleiterscheibe 21 verwendet. In dem Muster werden dann durch herkömmliche Belichtungs- und Entwicklungsverfahren Fenster 28, 29 und 31 hergestellt, damit die Anordnung von Fig. 8B entsteht. Die Anordnung von as Fig. 8B wird dann durch Anwendung eines Dampfätzvorgangs oder durch Verwendung einer ätzenden Säure, die zwar die Halbleiterscheibe 21 und die Schicht 24 angreift, aber wenig Reaktionsvermögen mit der isolierenden Schicht 26 aus Siliziumoxid aufweist, geätzt, damit jene Bereiche der Halbleiterscheibe 21 und der Schicht 24 entfernt werden, die durch die Fenster 28,29 und 31 zugänglich sind. Wie in Fig. 9B dargestellt ist, erzeugt das Ätzmittel eine Reihe von Mesas 32, die nach Entfernen der Maskierungsschicht 30 mit einer Siliziumoxidschicht 33 bedeckt werden. Nach der Bildung der Siliziumoxidschicht 33 über den Mesas 32 wird eine zweite Trägerschicht 34, beispielsweise polykristallines Silizium, das wegen seiner polykristallinen Struktur einen sehr hohen spezifischen Widerstand besitzt auf der Siliziumoxidschicht 33 abgeschieden. Die erste Trägerschicht 27 wird dann durch Läppen und Polieren entfernt, damit die Siliziumoxidschicht 26 freigelegt wird, die dann, wie dem Fachmann bekannt ist, durch Maskieren und Ätzen geöffnet werden kann, damit die Herstellung verschiedener Halbleiterbauelemente in jedem der Mesas 32 ermöglicht wird. Die Mesas 32 sind durch die Siliziumoxidschichten 33 und die zweite Trägerschicht 34 elektrisch voneinander isoliert. Nach der Herstellung von Transistoren, Dioden und/oder passiven Bauelementen, wie Widerständen und aus pn-Übergängen gebildeten Kondensatoren können die einzelnen Mesas 32 durch dem Fachmanr bekannte Maskierungs-, Ätz- und Abscheideverfahrer miteinander verbunden werden, damit kompletti integrierte Schaltkreise entstehen.
Als Gegenüberstellung wird nun auf die Fig. 1/
bis 12A Bezug genommen. Die den Fig. IB, 21 und 5B bis 12B entsprechenden Fig. IA, 2A um 5 A bis 12 A stellen dabei das hier beschriebene Ver fahren dar.
In Fig. IA ist eine Halbleiterscheibe 21' dar gestellt, die beispielsweise aus η-leitendem Siliziur mit ebenen Oberflächen 22' und 23' bestehen kam die beide eine (lOO)-Struktur aufweisen. Auf de Oberfläche 22' wird nach Fig. 2 A eine Schicht 2< aus Silizium mit einem anderen Leitungstyp, be spielsweisc (11 ' (-leitendes Silizium, epitaktisch al
geschieden. Auf der epitaktisch abgeschiedenen Schicht 24' wird dann eine Maske 36 aus einem lichtempfindlichen Atzschutzlack angebracht, durch die in herkömmlicher Weise Fenster 37 bis 40 erzeugt werden. Die Fenster 37 bis 40 besitzen in der Aufsicht von F i g. 34 eine rechteckige Form. Das Fenster 38 bildet eine Öffnung, die enger als die vom Fenster 37 gebildete öffnung ist. Das Fenster 39 ist noch enger als das Fenster 38, und das Fenster 40
kann so eingestellt sein, daß die Nuten 42,43 und 44 Tiefen von 30, 25 bzw. 17,5 μπι besitzen. Nach dem Ätzen der Nuten 41 bis 44 durch die Halbleiterscheibe 21' und die Schicht 24' wird über dem nach dem oben beschriebenen Atzschritt verbleibenden Bereich der Schicht 24' und über den Oberflächen der Nuten 41 bis 44 eine Schicht 26' aus Siliziumoxid abgeschieden.
Wie in Fig. 6A dargestellt ist, wird dann über
ist noch enger als das Fenster 39. Jedes der Fenster io der Silkiumdioxidschichl 26' eine erste Träger-37 bis 40 beschreibt auf der Schicht 24' parallele schicht 27' angebracht, die aus irgendeinem geeig-Linien37' und 37" bis 40' und 40", die parallel zu neten Material, beispielsweise aus polykristallinem den Linien verlaufen, die von der Überschneidung Silizium, Keramik, geschmolzenem Glas oder dervon (lll)-Ebenen mit der Fläche mit (lOO)-Struktur gleichen, bestehen kann. Nach dem Anbringen der gebildet werden, die die Oberfläche der Schicht 24' 15 ersten Trägerschicht 27' wird die aus n-leitendem formt. Silizium oder dergleichen bestehende Halbleiter-
Durch die Ausrichtung der Fenster 37 bis 40 auf scheibe 21' auf die gewünschte Dicke geläppt. Durch die (lll)-Ebenen entstehen beim Ätzen der Schicht die angebrachten Nuten 41 bis 44 kann die Dicke, 24' und der Halbleiterscheibe 21' durch die Fenster auf die die Halbleiterscheibe 21' geläppt ist, durch 37 bis 40 mehrere Nuten 41 bis 44, deren Wände 20 eine Sie titprüf ung bestimmt werden, da ein Läppen nach Fi g. 4 A von (111)-Ebenen begrenzt sind. Wie auf eine geringere Tiefe als 47 bis 50 (im die !Siliziumin Fig. 4 A dargestellt ist, können die Nuten 41 bis oxidschicht 26' und die in der Nut 41 angebrachte 27' 44 durch Verwendung von selektiv wirkenden Ätz- aus poly kristallinem Silizium freigelegt werden. Wenn lösungen, wie sie z. B. im Electrochem. Society die gewünschte Dicke der Halbleiterscheibe 21' zwi-Journal (September 1967), S. 965, beschrieben sind, 25 sehen Γ?,5 und 25 μπι liegt, dann wird die Halbleitermit schrägverlaufenden Seiten hergestellt werden. Das scheibe 21' so lange geläppt, bis die Böden der Nuten bedeutet insbesondere, daß durch Auswahl einer 41, 42 und 43 freigelegt sind, wie in Fig. 13 dar-Ätzlösung,die vorzugsweise (HO)-und (lOO)-Ebenen gestellt ist. Da nach Fig. 13 der Boden der Nut 44 und nicht (lll)-Ebenen ätzt, die (HO)- und (100)- noch nicht durch die Oberfläche der Halbleiter-Ebenen schneller als die (111 )-Ebenen geätzt werden, 30 scheibe 21' sichtbar geworden ist, kann festgestellt was bewirkt, daß die Seiten der Nuten 41 bis 44 von werden, daß die Dicke der Halbleiterscheibe 21' zwi-(lll)-Ebenen begrenzt sind. Die (lll)-Ebenen sehen 17,5 und 25 pm liegt. Damit bestimmt werden schneiden die Oberfläche der Schichten 21' und 24', kann, ob die Dicke der Halbleiterscheibe 21' über die die beide eine (lOO)-Struktur aufweisen, unter einem gesamte Scheibenoberfläche gleichmäßig ist, kann an Winkel von 54,74°, wie in Fig. 16 dargestellt ist. 35 verschiedenen, voneinander entfernt liegenden Punkten aui der Halbleiterscheibe 21' eine Reihe von Nuten 41 bis 44 angebracht werden, wie in Fig. 14 dargestellt ist. In Fig. 14 sind fünf Gruppen von Nuten 41 bis 44 vorgesehen, die in gleichen Abstän-
zent) und 3 g Brenzcatechin (3,7 Molprozent). Diese 40 den auf der Schichtoberfläche verteilt sind, so daß die Lösung ätzt (lOO)-Ebenen mit etwa 50 Mikron pro Sichtprüfung einer der Stellen 45 bis 49 nach dem Stunde, (llO)-Ebenen mit etwa 30 Mikron pro Läppen der Halbleiterscheibe 21' die Bestimmung Stunde und die (lll)-Ebenen mit etwa 3 Mikron pro der Dicke der Halbleiterscheibe 21' an dieser Stelle Stunde. Wie oben erklärt wurde, kann auf diese ermöglicht. Wenn die Halbleiterscheibe 21' auf die Weise die Geometrie der Nuten 41 bis 44 durch Ver- 45 gewünschte Dicke geläppt worden ist, dann folgen wendung einer selektiven Ätzlösung exakt gesteuert die im Zusammenhang mit Fig. 8B bis 12B bewerden, da sie von den langsam geätzten (IH)- schriebenen Vorgänge.
Ebenen begrenzt werden. Die Tiefe der Nuten 37 Genauer gesagt heißt das, daß auf dem Substrat
bis 40 hängt dann von der Ätzzeit und von der nach Pig. 7A eine Schicht 30' aus lichtempfind-Breite der Fenster 37 bis 40 ab. Genauer gesagt, ist 5° liehen? Ätzschutzlack angebracht wird, durch die die Tiefe rf in Fig. 16 unter der Voraussetzung, daß Fenster 28', 29' und 31' geöffnet werden. Danacli die Ätzlösung eine ausreichende Zeitperiode auf die können die durch die Fenster zugängliche Halbleiter Schicht 24* und auf die Halbleiterscheibe 21' einwir- scheibe 21' und die Schicht 24' durch Verwendung ken kann, 0,707mal so groß wie die Breite w der einer herkömmlichen Atzlösung entfernt werden Fenster, durch die sie erzeugt worden ist. Durch 55 doch wird das Ätzen zur Erzeugung der Mesas 32 Überwachung der Breite der Fenster 37 bis 40 kann aus noch zu beschreibenden Gründen vorzugsweisi die Tiefe der Nuten 41 bis 44 kontrolliert werden. unter Verwendung des oben beschriebenen selektivei Da die Fenster 37 bis 40, wie oben bereits erklärt ÄtzmiMels durchgeführt, über der Oberfläche de wurde,immer enger werden,sind die sich ergebenden Substrats nach Fig. 9A wird nun eine Schicht 33 geätzten Nuten 41 bis 44 nacheinander immer flacher. 60 aus Siliziumoxid angebracht, worauf auf der Silizium Die Tiefe der Nut 41 wird durch die Atzzeit ge- oxidschicht 26' eine zweite Trägerschicht 34' nacl steuert, da das Fenster 37 ausreichend breit ist, daß F i g. 11A gebildet wird. Entsprechend der obigei die Wände der Nut 41 nicht so schnell konvergieren Beschreibung kann die zweite Trägerschicht beispiels wie die der Nuten 42,43 und 44. Wie in Fig. 4A weise aus polykristallinem Silizium bestehen. Da dargestellt ist, ist die Ätzzeit so begrenzt, daß die 65 polycristalline Silizium, das als erste Trägerschicr Wände der Nut 41 nicht konvergieren und daß die 27 diente, wird dann durch Läppen und Poliere Nut 44 beispielsweise eine Tiefe zwischen 47 und entfernt, damit die Siliziumdioxidschicht 33' fre 50 um hat. Die Breite der Fenster 38. 39 und 40 gelegt wird. Durch die Schicht 33' können nun zt
Eine spezielle Ätzlösung, die sich zum selektiven Ätzen durch die Fenster 37 bis 40 geeignet erwiesen hat, enthält eine Mischung aus 88 ml Wasser (61,20 Molprozent), 17 ml Äthylendiamin (35,1 Molpro-
7 8
Herstellung von Halbleiterbauelementen in den ziehung das Ätzen einer einzigen Nut mit bekannter
Mesas 32' Fenster geöffnet werden. Diese Halbleiter- Tiefe oder beim Ätzen mehrerer Nuten mit bekannten,
bauelemente können dann später zur Bildung von aber unterschiedlichen Tiefen angewendet werden,
integrierten Schaltkreisen durch dem Fachmann be- Die Verwendung der konvergierenden kristallo-
kannte Verfahren miteinander verbunden werden. 5 graphischen Ebenen oder der Ebenen, die zur Er-
Die Mesas 32' sind durch die Siliziumoxidschicht zeugung der Nutwände dienen, ist jedoch wegen der 26' und durch die einen hohen spezifischen Wider- Exaktheit der damit erreichbaren Kontrolle bevorstand aufweisende polykristallinc Schicht 34' elck- zugt.
trisch voneinander isoliert. Der Fachmann kann erkennen, daß das hier be-
Die Beschreibung bezieht sich zwar hier auf die io schriebene Verfahren nicht nur zur Kontrolle der
Herstellung elektrisch voneinander isolierter Halb- Dicke der Halbleiterscheibe 21' während des Läp-
leiterbauelemente, doch kann das Verfahren auch zur pens, sondern unter Bezugnahme auf F i g. 11 A und
Herstellung von Halbleiterbauelementen verwendet 12 A auch zur Kontrolle der Dicke der Mesas 32'
werden, die auf einer Siliziumscheibe gebildet und während der Entfernung der ersten Trägerschicht 27'
später durch Ritzen und Brechen voneinander ge- 15 angewendet werden kann. Genauer gesagt können
trennt werden, da es ja zur Kontrolle der Dicke der unter der Voraussetzung, daß auch die Mesas 32'
Schicht des Halblcitermatcrials verwendet werden durch selektives Ätzen längs (lll)-Ebenen erzeugt
kann, in dem die Halbleiterbauelemente erzeugt wer- werden, gleichzeitig ein oder mehrere Nuten dicht
den sollen. Der Fachmann wird nach dem Lesen der bei den Mesabcreichen erzeugt werden, die infolge
obigen Beschreibung verschiedene andere Anwen- 20 der Breite der Fenster, durch die sie hergestellt wer-
dungsfälle erkennen können. den, enden, ehe sie die Siliziumoxidschicht 26' er-
Ebenso kann man erkennen, daß die Nuten 41 bis reichen. Sollten diese Nuten beim Entfernen der 44, die man als Läpp-Ende-Anzeiger bezeichnen Trägerschicht 27' also freigelegt werden, dann ist kann, so gesteuert werden können, daß sie durch offensichtlich, daß das in den angrenzenden Berei-Veränderung der Breite der Fenster, durch die sie 25 chen zurückbleibende Halbleitermaterial dünner als geläppt werden, eine Anzeige für verschiedene Tiefen die Tiefe der Nuten ist. Wie oben erklärt worden ist, bilden, da die Tiefe der Nut infolge der exakten kann die Tiefe dieser Nuten natürlich auch durch kristallograp'liischen Ausrichtung der (lll)-Ebenen Kontrolle der Breite der Fenster, durch die sie erbezüglich der (lOO)-Oberfläche dem OJfachen Wert zeugt worden, und der Ätzzeit kontrolliert werden, der Breite des Fensters entspricht, durch die die Nut 30 ohne daß auf die Kristallstruktur des Halbleitergeformt wird. materials Rücksicht genommen wird; ein solches
Es is·, ebenso offensichtlich, daß je nach Anwcn- Verfahren wird jedoch nicht bevorzugt angewendet,
dungsfall zwei, drei, vier oder mehr Nuten verwendet Einer der Gründe, warum die Tiefenanzeigenuten
werden können. vorzugsweise von konvergierenden Ebenen begrenzt
Die nach dem hier beschriebenen Verfahren her- 35 sind, die die Oberfläche des Halbleitermaterials unter gestellten Halbleitersubstrate nach Fig. 4A sind einem bekannten Winkel schneiden, ist die Gcnauigäußerst nützlich bei verschiedenartigen Vorgängen, keit der Kontrolle, die durch Verwendung solcher bei denen die Halbleiterscheibe 21', in die die Nuten Nuten ermöglicht wird. Selbst unter der Vorausgeätzt werden, geläppt werden soll, und man kann setzung. daß im Substrat von Fig. 4A nur eine Nut erkennen, daß das im Zusammenhang mit F i g. 1 A 40 41 eingeätzt worden ist, wäre es nach F i g. 13 mögbis 12 A beschriebene Verfahren zur Erzielung der lieh, mit vernünftiger Genauigkeit festzustellen, daß gleichen Ergebnisse abgeändert werden kann. Bei- das nach dem Läppen zurückbleibende Halbleiterspielsweise hätten die Nuten 41 bis 44 vor der Ab- material dünner als die Tiefe der Nut 41 ist, wenn scheidung der Schicht 24' aus (n + gleitendem SiIi- diese freigelegt werden sollte, und um wieviel dünzium in der Halbleiterscheibe 21' angebracht werden 45 ner das verbleibende Halbleitermaterial ist. Diese können. In diesem Fall wäre die epitaktisch abge- Bestimmung ist möglich, da die Geometrie der Nut schiedene Schicht 24' nach der Bildung der Nuten 41 41 infolge des exakten Winkels, den die Wände dei bis 44 angebracht worden. Man erkennt ebenso, daß Nut 41 mit der (HOVOberfläche des Halbkiteres möglich gewesen wäre, die elektrisch isolierende materials einschließen, bekannt ist. Wenn man der Siliziumdioxidschicht 26' vor der Anbringung der 50 Winkel von 54,74 , die Breite des Fensters 37, durcr Nuten 41 bis 44 auf dem Substrat von Fig. 2 A ab- das die Nut 41 gebildet worden ist, und die Breitt zuscheiden; all dies umfaßt das oben beschriebene der während des Läppvorgangs durch Freilegen de Verfahren. Nut 41 gebildeten Öffnung kennt, dann kann dii
Die obige Beschreibung betrifft zwar eine bevor- Dicke des Halbleitermaterials berechnet werden. Da
zugte Ausführung des Verfahrens, doch müssen zur 55 gleiche Prinzip kann zur Bestimmung der Dicke de
Kontrolle der Tiefe, auf die die Tiefenanzeigenuten Mesas 32' angewandt werden, wenn ein zweite
geätzt werden, nicht unbedingt (lll)-Ebenen ver- Läpp-und Poliervorgang die Siiiziumoxidschicht 33
wendel werden. Durch verschiedene andere Faktoren durchdringen sollte. Durch Messen der während de
kann die Tiefe, bis zu der Nuten in einer mono- Läppvorgangs freigelegten Breite der Mesas 3ί
kristallinen Halbleiterscheibe geätzt werden, unab- 60 kann die Dicke der Mesas 32' bei bekannten Seiter
hängig von der Kristallstruktur der Scheibe durch winkeln und Bodenbreiten berechnet werden. E
Überwachen der Breite der Fenster, durch die das könnte eine als Maske ausgebildete Lehre geschaffe
Ätzen bewirkt wird, kontrolliert werden. So kann die werde;., auf der eine Anordnung so getroffen ist, da
Tiefe der durch die Fenster 37 bis 40 gebildeten sie geometrisch mit der Anordnung der Mesas 3
Nuten beispielsweise durch Überwachen der Breite 65 mit Ausnahme einer vorbestimmten Dickenabmc
der Fenster 37 bis 40 und der Ätzzeit kontrolliert sung übereinstimmt, und diese Lehre könnte über d
werden. Wenn die Beziehung zwischen Ätzzeit und Oberfläche des in Fig. 12Λ dargestellten Substra
Fensterbreile einmal bestimmt ist, kann diese Be- gelegt werden Wenn die während des Läppvorgan
freigelegten Bereiche der Mesas 32' innerhalb der Minimalaußenlinien der Lehre zu liegen kommen, dann weiß man, daß die Mcsas 32' zu dünn sind, da der Umfang der Mesas 32' wegen des Winkels der Seitenwände der Mesas 32' kleiner wird, wenn sie dünner werden.
IU
Das hier beschriebene Verfahren kann bei einer Anzahl von verschiedenen Herslellungsstadien dazu venvendet werden, die Dicke des Halbleitermaterials zu überwachen; der Fachmann wird aus der obigen Beschreibung auch noch andere Anwendungszwecke erkennen können.
Hierzu 4 Blatt Zeichnungen

Claims (2)

1 Cl 2 yJ ist von großer Wichtigkeit, daß die Dicke des zwi- Patentansprüche: sehen den Verfiefiiägen verbleibenden ursprünglichen Halbleitermaterials; genau bestimmt wird, da diese
1. Verfahren zur Herstellung mehrerer Halb- Dicke die Eigenschaften der herzustellenden Halbleiterbauelemente aus einer einkristallinen Halb- 5 leitesrbauelemente stark beeinflußt. Die Bestimmung leiterscheibe, bei dem von einer Oberfläche der dieser Dicke und ihre genaue Überwachung im VerHalbleiterscheibe ein Teil des Halbleitermaterial lauf des Abtragvorgangs des ursprünglichen HaIbbis auf eine bestimmte Dicke abgetragen wird, leitennaterials ist äußerst schwierig, weil die zum dadurch gekennzeichnet, daß zur Be- Abtragen angewendeten Läppverfahren besonders Stimmung der Dicke des verbleibenden Teils der io bei großflächigeren Halbleiterscheiben sehr schwer Halbleiterscheibe (21', 24') in der der abzutra- gleichmäßig ausgeführt werden können. Bei den begenden ,Oberfläche (23^ gegenüberliegenäen kannten Verfahren kann die Dicke der verbleibenden Oherflächenseite der Scheibe wenigstens zwei Inselberciche nicht genau überprüft bzw. während Nuten (42, 43, 44) mit durch kristallographische der Herstellung kontrolliert werden, so daß sich Ebenen gebildeten Seitenflächen eingebracht wer- 15 nicht feststellen läßt, ob die Dicke der gebildeten den, die in solchen vorbestimmten Tiefen kon- Inselbereiche für den beabsichtigten Anwendungsvergieren, daß die Tiefe wenigstens einer Nut (42, zweck noch ausreicht oder nicht.
43) größer als die Dicke ist, auf die die Halb- Es ist auch bereits bekannt, daß Halbleitermateleiterscheibe (21', 24') abgetragen wird. rialien durch Anwendung bestimmter Ätzmittel
2. Verfahren nach Anspruch 1, dadurch ge- ao längs bestimmter kristallographischer Ebenen mit kennzeichnet, daß eine Halbleiterscheibe (21', größerer Geschwindigkeit geätzt werden können als 24') verwendet wird, bei der die Oberfläche, in längs anderer kristallographischer Ebenen.
der die Nuten (42, 43, 44) eingebracht werden, Der Erfindung liegt die Aufgabe zugrunde, ein
durch eine (lOO)-Ebene gebildet wird, und daß Verfahren der eingangs angegebenen Art zu schaf-
die Nuten (42, 43, 44) durch selektives Ätzen mit as fen, bei dem die Dicke des verbleibenden Teils der
einer Ätzlösung erzeugt werden, die die (HO)- Halbleiterscheibe in einfacher Weise während ihrer
und (lOO)-Ebenen schneller ätzt als die (Hl)- Herstellung kontrolliert bzw. nach der Fertigstellung
Ebene. bestimmt werden kann.
DE1963162A 1968-12-31 1969-12-17 Verfahren zur Herstellung mehrerer Halbleiterbauelemente aus einer einkristallinen Halbleiterscheibe Expired DE1963162C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US00788167A US3844858A (en) 1968-12-31 1968-12-31 Process for controlling the thickness of a thin layer of semiconductor material and semiconductor substrate

Publications (3)

Publication Number Publication Date
DE1963162A1 DE1963162A1 (de) 1970-07-02
DE1963162B2 DE1963162B2 (de) 1974-08-08
DE1963162C3 true DE1963162C3 (de) 1975-04-10

Family

ID=25143652

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1963162A Expired DE1963162C3 (de) 1968-12-31 1969-12-17 Verfahren zur Herstellung mehrerer Halbleiterbauelemente aus einer einkristallinen Halbleiterscheibe

Country Status (7)

Country Link
US (1) US3844858A (de)
JP (1) JPS4941956B1 (de)
CA (1) CA949683A (de)
DE (1) DE1963162C3 (de)
FR (1) FR2030114B1 (de)
GB (1) GB1288941A (de)
NL (1) NL168997C (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4063271A (en) * 1972-07-26 1977-12-13 Texas Instruments Incorporated FET and bipolar device and circuit process with maximum junction control
US3953264A (en) * 1974-08-29 1976-04-27 International Business Machines Corporation Integrated heater element array and fabrication method
US4338620A (en) * 1978-08-31 1982-07-06 Fujitsu Limited Semiconductor devices having improved alignment marks
US4670769A (en) * 1979-04-09 1987-06-02 Harris Corporation Fabrication of isolated regions for use in self-aligning device process utilizing selective oxidation
US4255207A (en) * 1979-04-09 1981-03-10 Harris Corporation Fabrication of isolated regions for use in self-aligning device process utilizing selective oxidation
US4309813A (en) * 1979-12-26 1982-01-12 Harris Corporation Mask alignment scheme for laterally and totally dielectrically isolated integrated circuits
JPS6088536U (ja) * 1983-11-24 1985-06-18 住友電気工業株式会社 化合物半導体ウエハ
US4652333A (en) * 1985-06-19 1987-03-24 Honeywell Inc. Etch process monitors for buried heterostructures
US5034347A (en) * 1987-10-05 1991-07-23 Menlo Industries Process for producing an integrated circuit device with substrate via hole and metallized backplane
DE68927871T2 (de) * 1988-11-09 1997-07-03 Sony Corp Herstellungsverfahren eines Halbleiterwafers
CH682528A5 (fr) * 1990-03-16 1993-09-30 Westonbridge Int Ltd Procédé de réalisation par attaque chimique d'au moins une cavité dans un substrat et substrat obtenu par ce procédé.
US5318663A (en) * 1992-12-23 1994-06-07 International Business Machines Corporation Method for thinning SOI films having improved thickness uniformity
US5589083A (en) * 1993-12-11 1996-12-31 Electronics And Telecommunications Research Institute Method of manufacturing microstructure by the anisotropic etching and bonding of substrates
US5534106A (en) * 1994-07-26 1996-07-09 Kabushiki Kaisha Toshiba Apparatus for processing semiconductor wafers
US5550399A (en) * 1994-11-03 1996-08-27 Kabushiki Kaisha Toshiba Integrated circuit with windowed fuse element and contact pad
US5851928A (en) * 1995-11-27 1998-12-22 Motorola, Inc. Method of etching a semiconductor substrate
KR100277968B1 (ko) * 1998-09-23 2001-03-02 구자홍 질화갈륨 기판 제조방법
US6333553B1 (en) 1999-05-21 2001-12-25 International Business Machines Corporation Wafer thickness compensation for interchip planarity
US8132775B2 (en) 2008-04-29 2012-03-13 International Business Machines Corporation Solder mold plates used in packaging process and method of manufacturing solder mold plates

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL294124A (de) * 1962-06-18
US3290753A (en) * 1963-08-19 1966-12-13 Bell Telephone Labor Inc Method of making semiconductor integrated circuit elements
US3411200A (en) * 1965-04-14 1968-11-19 Westinghouse Electric Corp Fabrication of semiconductor integrated circuits
FR1481283A (fr) * 1965-04-14 1967-05-19 Westinghouse Electric Corp Procédé de fabrication de circuits semiconducteurs intégrés
US3407479A (en) * 1965-06-28 1968-10-29 Motorola Inc Isolation of semiconductor devices
US3357871A (en) * 1966-01-12 1967-12-12 Ibm Method for fabricating integrated circuits
NL144778B (nl) * 1966-12-20 1975-01-15 Western Electric Co Werkwijze voor het vervaardigen van een halfgeleiderinrichting door anisotroop etsen alsmede aldus vervaardigde inrichting.

Also Published As

Publication number Publication date
FR2030114A1 (de) 1970-10-30
NL6919088A (de) 1970-07-02
NL168997B (nl) 1981-12-16
US3844858A (en) 1974-10-29
GB1288941A (de) 1972-09-13
DE1963162B2 (de) 1974-08-08
NL168997C (nl) 1982-05-17
JPS4941956B1 (de) 1974-11-12
CA949683A (en) 1974-06-18
FR2030114B1 (de) 1975-01-10
DE1963162A1 (de) 1970-07-02

Similar Documents

Publication Publication Date Title
DE1963162C3 (de) Verfahren zur Herstellung mehrerer Halbleiterbauelemente aus einer einkristallinen Halbleiterscheibe
EP0000897B1 (de) Verfahren zum Herstellen von lateral isolierten Siliciumbereichen
DE3587238T2 (de) Planarisierungsverfahren fuer halbleiter und nach diesem verfahren hergestellte strukturen.
DE2628407C2 (de) Verfahren zum Herstellen von dielektrischen Isolationszonen
DE69127582T2 (de) Verfahren zur Herstellung eines Halbleitersubstrates und Verfahren zur Herstellung einer Halbleiteranordnung unter Verwendung dieses Substrates
DE2109874C3 (de) Halbleiterbauelement mit einem monokristallinen Siliziumkörper und Verfahren zum Herstellen
DE3530773C2 (de)
DE1614867B1 (de) Verfahren zum herstellen eines integrierten schaltkreisaufbaus
DE2626739A1 (de) Verfahren zur herstellung von monolithisch integrierten halbleiterschaltungen mit durch ionenbombardement hervorgerufenen dielektrischen isolationszonen
DE2636971C2 (de) Verfahren zum Herstellen einer isolierenden Schicht mit ebener Oberfläche auf einer unebenen Oberfläche eines Substrats
DE1961634B2 (de) Verfahren zum herstellen eines metall isolator halbleiter feldeffekttransistors
DE1589920A1 (de) Verfahren zum gegenseitigen elektrischen Isolieren verschiedener in einer integrierten oder monolithischen Halbleitervorrichtung zusammengefasster Schaltelemente
DE1814029C3 (de) Verfahren zur Erzeugung einkristalliner und polykristalliner Halbleiterbereiche auf einem inkristallinen Halbleitersubstrat für die Herstellung von Halbleiterbauelementen
DE1965408C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE1514888B1 (de) Verfahren zum Herstellen eines planaren Germaniumtransistors
DE2039027C3 (de) Halbleiteranordnung mit einem Träger aus Isoliermaterial, einem Halbleiterbauelement und einem Anschlußfleck
DE1621532A1 (de) Praezisionsaetzung von Halbleiterbauelementen
DE1955522A1 (de) Verfahren zur Herstellung von Halbleitervorrichtungen
DE1614135C2 (de) Verfahren zum Herstellen eines aus zwei übereinanderliegenden Siliciumdioxid-Schichten unterschiedlicher Ätzbarkeit in ein und demselben Ätzmittel bestehenden Ätzmaske hoher Genauigkeit
DE19921015A1 (de) Halbleitervorrichtung mit einer Justiermarke und Herstellungsverfahren derselben
DE3506995A1 (de) Verfahren zum herstellen von blaulicht-leds und anordnung zur durchfuehrung des verfahrens
DE1908901B2 (de) Verfahren zum herstellen von halbleiterbauelementen unter verwendung einer maske mit einem feinen markierungsmuster
DE2460653A1 (de) Verfahren zum aetzen von silicium
DE3138340C2 (de) Verfahren zum Herstellen von mehreren planaren Bauelementen
DE1589920C (de) Verfahren zum Herstellen einer inte gnerten Halbleiterschaltung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977