DE19622650A1 - Gehäuse für digitalen Hochleistungs-IC, welcher ein BGA(Kugelgitterarray)-Ein/Ausgabe-Format verwendet sowie keramisches Einschicht-Substrat mit Bimetall gefüllter Durchgangstechnologie - Google Patents
Gehäuse für digitalen Hochleistungs-IC, welcher ein BGA(Kugelgitterarray)-Ein/Ausgabe-Format verwendet sowie keramisches Einschicht-Substrat mit Bimetall gefüllter DurchgangstechnologieInfo
- Publication number
- DE19622650A1 DE19622650A1 DE19622650A DE19622650A DE19622650A1 DE 19622650 A1 DE19622650 A1 DE 19622650A1 DE 19622650 A DE19622650 A DE 19622650A DE 19622650 A DE19622650 A DE 19622650A DE 19622650 A1 DE19622650 A1 DE 19622650A1
- Authority
- DE
- Germany
- Prior art keywords
- housing
- integrated circuit
- digital integrated
- circuit according
- approximately
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H10W76/153—
-
- H10W70/60—
-
- H10W40/228—
-
- H10W70/635—
-
- H10W70/692—
-
- H10W74/117—
-
- H10W70/682—
-
- H10W70/685—
-
- H10W72/884—
-
- H10W90/724—
-
- H10W90/734—
-
- H10W90/754—
Landscapes
- Wire Bonding (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
Die Erfindung bezieht sich auf das Gebiet der Ein- und
Mehrchip-Gehäuse für digitale integrierte Schaltungen (IC).
Insbesondere bezieht sich die vorliegende Erfindung auf ein
keramisches Einschicht-Substrat, welches eine Vielzahl von
Bimetall- oder Trimetalldurchgängen aufweist, die mit einem
Kugelgitterarray (BGA, Ball Grid Array) verbunden sind, wo
durch eine größere Anzahl von Verbindungen auf einer klei
nen Einheitsfläche geschaffen wird.
Die zur Zeit erfolgreichste Gehäuseart für Einzel- und
Mehrfach-IC-Chips verwendet das BGA(Kugelgitterarray)-Ein-
/Ausgabe-Format im Gegensatz zum LGA (Landgitterarray) oder
Verdrahtungsgehäusearten. Dies liegt daran, weil das BGA-
Format für höhere Ein-/Ausgabeinhalte geeigneter ist als
gewöhnliche Drahtführungsgehäuse der gleichen Größe und da
es auf einfache Weise auf einer gedruckten Leiterplatte
(PCB) installiert werden kann, insbesondere wenn Lötkugeln
für das BGA verwendet werden. Dem steht das LGA-Gehäuse ge
genüber, welches die gleiche Ein-/Ausgabedichte aufweist,
jedoch eine Sockelung benötigt, da andererseits die Quali
tät der Lötverbindungen nur sehr schwierig sichergestellt
werden kann, oder sogar unmöglich ist, wenn das Gehäuse an
der Unterseite der gedruckten Leiterplatte (PCB) montiert
ist.
Unter den derzeit bekannten BGA-Gehäusen gibt es eine
Anzahl von Konstruktionsbauweisen mit Vorteilen und Nach
teilen, wie sie im folgenden dargestellt sind:
BGA-Gehäuse mit keramischem Aufbau verwenden eine ein gebrannte Mehrschichtenstruktur. Eine Mehrschichtenstruktur wird benötigt, da der dem Prozeß inhärente Schrumpfvorgang zusätzlich zu den Nachteilen der "feuerfest metalleitenden Dickfilm-Siebdruck-Pasten" die physikalische Größe (Zeilenbreite und Abstand, Durchgangsöffnungs-Anschluß durchmesser, usw.) der benötigten Verbindungsschaltung be schränkt, mit der die Signale von der gedruckten Leiter platte zum IC-Chip und umgekehrt gebracht werden. Eine ein zelne keramische Schicht besitzt keine ausreichend große Oberfläche, um die große Anzahl von benötigten Leitungen und Anschlüssen zum vollständigen Verbinden der gewünschten IC′s räumlich unterzubringen. Zur Verbesserung dieser Si tuation verwenden herkömmliche Konstruktionen einen Mehr schichtenaufbau. Die bei diesem Verfahren beobachteten Nachteile liegen darin, daß mit steigender Anzahl von Ein- /Ausgabeanschlüssen auch die Anzahl der Schichten ansteigt, wenn die Gehäusegröße so klein wie möglich bleiben soll.
BGA-Gehäuse mit keramischem Aufbau verwenden eine ein gebrannte Mehrschichtenstruktur. Eine Mehrschichtenstruktur wird benötigt, da der dem Prozeß inhärente Schrumpfvorgang zusätzlich zu den Nachteilen der "feuerfest metalleitenden Dickfilm-Siebdruck-Pasten" die physikalische Größe (Zeilenbreite und Abstand, Durchgangsöffnungs-Anschluß durchmesser, usw.) der benötigten Verbindungsschaltung be schränkt, mit der die Signale von der gedruckten Leiter platte zum IC-Chip und umgekehrt gebracht werden. Eine ein zelne keramische Schicht besitzt keine ausreichend große Oberfläche, um die große Anzahl von benötigten Leitungen und Anschlüssen zum vollständigen Verbinden der gewünschten IC′s räumlich unterzubringen. Zur Verbesserung dieser Si tuation verwenden herkömmliche Konstruktionen einen Mehr schichtenaufbau. Die bei diesem Verfahren beobachteten Nachteile liegen darin, daß mit steigender Anzahl von Ein- /Ausgabeanschlüssen auch die Anzahl der Schichten ansteigt, wenn die Gehäusegröße so klein wie möglich bleiben soll.
Die erhöhte Anzahl von Schichten (und vergrößerte Ge
häusegröße) verschlimmert das Problem der elektrischen Pa
rasitäten, die die Leistung der Halbleitervorrichtung nega
tiv beeinflussen.
Darüberhinaus entstehen durch die erhöhte Anzahl von
Schichten Probleme bei der Ausrichtung und der Paßgenauig
keit zwischen den Schichten, was durch das Schrumpfen der
Struktur während des Sintervorgangs noch verschlimmert
wird. Die Ausbeute dieser Gehäuse wird dadurch negativ be
einflußt, und die mit der Produktion der Gehäuse verbunde
nen Kosten erhöhen sich. Im allgemeinen gilt, daß einge
brannte Mehrschichten-Keramikgehäuse teurer sind als andere
Alternativen.
Ein weiterer Konstruktionstyp, der Glas und Keramikma
terialien verwendet, erleichtert das durch die Schrumpfung
hervorgerufene Problem beträchtlich, da das Glas-keramische
Material zur Minimierung des Schrumpfvorgangs entworfen
wurde. Da jedoch die Schaltung immer noch im Siebdruckver
fahren hergestellt wird und das Siebdruckverfahren ein Ver
fahren mit begrenzter Auflösung darstellt, kann nur eine
begrenzte Anzahl von Linien bzw. Leitungen und Anschlüssen
auf einer einzelnen Schicht untergebracht werden. Es be
steht daher immer noch die Notwendigkeit für einen Mehr
schichtenaufbau, wie bei den vorherstehend beschriebenen
Beispielen. Wie bereits erwähnt, ergeben sich daraus höhere
Kosten im Vergleich zu den anderen Alternativen.
In einer weiteren herkömmlichen Konfiguration wird eine
Epoxy-Glasfaserleiterplatte auf einer Seite mit einem Array
bzw. Feld von Lötkugeln gemustert, während die gegenüber
liegende Oberfläche (oder Schichten) mit dem Schaltungsmu
ster versehen werden, wobei plattierte Durchgangslöcher für
die Verbindung zwischen den Schichten verwendet werden. Zum
Erhalten von Linienbreiten und Abständen in der Nähe von
0,003 Inch bis 0,004 Inch (75-100 µm) werden verbesserte
Photoresist-Ätztechnologien verwendet. Diese sind als Pla
tikkugel-Gitterarraykonstruktion (plastic ball grid array)
bekannt. Bei diesem Konstruktionstyp ergeben sich zwei si
gnifikante Probleme: (1) mit dem Anwachsen der Anzahl der
Ein-/Ausgabeanschlüsse werden die Gehäusekosten uner
schwinglich, insbesondere wenn die Gehäusegröße möglichst
klein gehalten werden soll; (2) mit dem Anwachsen der An
zahl von Ein-/Ausgabeanschlüssen erhöht sich (im allgemei
nen) auch die durch den IC-Chip verbrauchte Leistung. Auf
grund der fehlenden Fähigkeit dieser Gehäuse, die im IC-
Chip erzeugte Wärme in geeigneter Weise abzugeben, unter
liegen diese Chips oft einem frühen Ausfall. Aus diesem
Grunde müssen allgemein bekannte kommerzielle Geräte wie
beispielsweise Intel′s Pentium Prozessor, der in PGA-kera
mischen Gehäusen untergebracht ist, Lüfter verwenden, die
direkt an der Oberfläche des Gehäuses angeordnet sind und
die Wärme abführen.
Ein größeres Problem mit keramischen Mehrfachschicht-,
glaskeramischen und Plastikkugel-Gitterarraykonstruktionen
liegt in der Schwierigkeit, die zwei großen Oberflächen des
Gehäuses flach auszubilden, was für eine Koplanarität des
Kugelarrays oder für die Flip-Chip-Montage der Halbleiter
vorrichtung notwendig ist. Eingebrannte keramische Mehr
fachschicht-Strukturen und PCB-Laminate besitzen inhärente
Kammerprobleme.
Ein weiteres Problem mit eingebrannten keramischen
Mehrschicht-BGA-Gehäusen liegt in der geringen Koplanarität
der Kugeln, sobald diese am Gehäuse befestigt sind, weshalb
die Verarbeitung des IC-Gehäuses schwierig ist. Die nomi
nelle bzw. Mann-Koplanarität der keramischen Mehrschicht-
BGA-Gehäuse beträgt lediglich 0,006 Inch, was von der Indu
strie als übertrieben angesehen wird. Beim erfindungsgemä
ßen Gehäuse kann die Koplanarität bzw. die Lage in einer
Ebene eng bzw. straff gesteuert werden.
Das erfindungsgemäße Gehäuse erleichtert bzw. verrin
gert wesentlich die Probleme und Beschränkungen der her
kömmlichen BGA-Gehäuse.
In den Patentschriften US 5,089,881 von Panicker und
US 4,942,216 sind weitere Pingitterarray-Konfigurationen
offenbart. Ein beispielhaftes Mehrschicht-BGA-Gehäuse ist
in Fig. 1 dargestellt.
Darüberhinaus wird von Amkor ein Plastik-BGA-Gehäuse
hergestellt, welches zur Ausbildung von Schaltungslinien
und Seite-zu-Seite-Verbindungen PCB-Technologien verwendet.
Gemäß der vorliegenden Erfindung werden die vorherste
hend genannten und weitere Nachteile des Standes der Tech
nik mit dem Kugelgitter-Array-IC-Gehäuse behoben.
Die vorliegende Erfindung verwendet eine vollständig
gesinterte Keramik, ein Einschicht-Substrat oder andere Ma
terialien mit ähnlichen Charakteristika. Nachfolgend werden
Durchgänge an einer Vielzahl von Stellen mit einem allge
mein gleichmäßigen Muster mittels eines Lasers für sowohl
thermische Durchgänge als auch Si
gnal/Spannungsversorgungsdurchgänge gebohrt. Die Durchgänge
werden mit Bimetall- oder Trimetall-Verbundmaterialien ge
füllt. Daraufhin wird das gesamte Substrat mittels einer
Vielzahl von unterschiedlichen Verfahren und Metallen be
stehend aus Dünnschichttitan, -chrom, -molybdän, -wolfram
oder einer Kombination davon sowie mit Kupfer und Nickel
metallisiert. Die Anschlüsse können ebenso aus dem Kupfer
dickfilm bestehen. Die Kugeln für das BGA bestehen übli
cherweise aus einer Blei/Zinnlegierung und werden auf der
Kugelseite des Substrats hartgelötet.
Zur wirkungsvolleren Verteilung bzw. Ausbreitung der
Wärme von den thermischen Durchgängen wird ein Wärmeaus
breitungsanschluß über den thermischen Durchgängen mit den
wie vorherstehend beschriebenen verschiedenen Verfahren me
tallisiert. Außerhalb des Wärmeverteilers sind weiterhin
Anschlüsse zur Verbindung mit dem Bonddraht oder Flip-Chip
anschlüssen vorgesehen. Diese Anschlüsse sind mit den dazu
gehörigen Durchgängen über Linien von ca. 0,002 Inch Breite
und einem Abstand von 0,002 Inch verbunden.
Die Metallisierung der Trägerplättchen-Befestigungs
seite des Substrats wird wie folgt durchgeführt: 1.) Bonden
des Adhäsionspromotors auf das Substrat; 2.) stromführendes
Material auf Adhäsionspromotor bonden; 3.) Puffermaterial
auf stromführendes Material bonden; 4.) Schutzschicht auf
Puffer bonden.
Die Vervollständigung des Gehäuses wird auf eine von
drei bevorzugten Arten durchgeführt, bestehend aus dem An
ordnen eines metallischen oder metallplattierten Deckels
über dem Trägerplättchen und dem Bonden der Anschlüsse, wo
bei jedoch die Schutzschicht freibleibt; dem Anordnen eines
ähnlichen Deckels oder eines keramischen Deckels zum Abdec
ken des gesamten Substrats; oder dem Anwenden eines "Blob"
oder "Kleckses" eines Epoxidharzes über dem Trägerplättchen
und den Drahtbondstellen.
Mit der Erfindung wird ein Gehäuse von kleinsten Abmes
sungen geschaffen, bei dem die Nachteile von mehreren
Schichten vermieden werden und die Kosten weiterhin gering
bleiben.
Die Erfindung wird nachstehend anhand von Ausführungs
beispielen unter Bezugnahme auf die Zeichnung näher be
schrieben.
Fig. 1 zeigt eine Schnittansicht eines herkömmlichen
Mehrschicht-Substrats und eines Kugelgitter-Arrays;
Fig. 2 zeigt eine perspektivische Explosionsdarstellung
eines ersten erfindungsgemäßen Ausführungsbeispiels;
Fig. 3 zeigt eine perspektivische Explosionsdarstellung
eines zweiten erfindungsgeinäßen Ausführungsbeispiels;
Fig. 4 zeigt eine perspektivische Explosionsdarstellung
eines dritten erfindungsgemäßen Ausführungsbeispiels;
Fig. 5 zeigt eine Schnittansicht entlang Schnittlinien
5-5 gemäß Fig. 2;
Fig. 6 zeigt eine Schnittansicht entlang Linien 6-6 ge
mäß Fig. 3;
Fig. 7 zeigt eine Schnittansicht entlang Linien 7-7 ge
mäß Fig. 4;
Fig. 8 zeigt eine beispielhafte Schnittansicht eines
Ausführungsbeispiels, welches ein Flip-Chip-Verfahren ver
wendet;
Fig. 9 zeigt eine Draufsicht eines Substrats mit ge
bohrten Durchgängen, wobei die Durchgänge ein regelmäßiges
Muster aufweisen;
Fig. 10 zeigt eine Draufsicht eines Substrats mit ge
bohrten Durchgängen, wobei die Durchgänge ein interstitiel
les Muster aufweisen;
Fig. 11 zeigt eine schematische Ansicht eines Substrats
der Erfindung, die die Metallisierungsschichten sowohl an
der Trägerplättchen-Befestigungsseite als auch an der BGA-
Seite darstellen;
Fig. 12 ist eine Draufsicht der Trägerplättchen-Befe
stigungsseite des Substrats, welches die Leitermuster des
Gehäuses zeigt; und
Fig. 13 zeigt eine Schnittansicht eines Gehäuses mit
einer größenangepaßten keramischen Abdeckung.
Gemäß Fig. 1 ist ein herkömmliches Mehrschicht-Kugel
gitterarray (BGA) in einer Schnittansicht dargestellt. Wie
für den Fachmann leicht ersichtlich ist, sind zum Erhalten
einer ausreichenden Anzahl von Kugeln 1 für das Array eine
Vielzahl von Schichten 2 des Substrats notwendig, die je
weils die beim vorherstehend beschriebenen Stand der Tech
nik diskutierten Nachteile aufweisen. Die vorliegende Er
findung löst unter anderem diese Nachteile, indem eine ein
zelne Substratschicht beibehalten wird, während eine große
Anzahl von Verbindungsstellen in der Form von Kugeln in ei
nem Kugelgitterarray (BGA) geschaffen werden.
Es sei darauf hingewiesen, daß das Grundprinzip der
vorliegenden Erfindung für die folgende Beschreibung durch
gehend ähnlich ist und daß die bevorzugten Ausführungsbei
spiele lediglich Modifikationen bzw. Änderungen dieses Kon
zepts darstellen. Für die nachfolgende Diskussion kann auf
jede Zeichnung allgemein Bezug genommen werden.
Gemäß der allgemeinsten Beschreibung verwendet die Er
findung eine einzelne Substratschicht 10 mit einem voll
ständig gesinterten keramischen Material. Bevorzugte Mate
rialien sind beispielsweise Aluminiumoxid (Al₂O₃), Alumini
umnitrid (AlN), Berylliumoxyd (BeO), Bornitrid (BN), Sili
ziumcarbid (SiC), usw., sie sind jedoch darauf nicht be
schränkt. Zum Ausbilden "dieses Substratmaterials werden be
kannte Sinterverfahren verwendet. Bevorzugte Startdicken
für das Substrat 10, wie sie in der vorliegenden Erfindung
verwendet werden, betragen ca. 0,040 Inch.
Nach der vollständigen Vorbereitung des Substrats 10
werden Durchgänge 22 und 25 in einem vorbestimmten Muster
gebohrt. Vorzugsweise werden die Durchgänge 22 und 25 mit
jedem geeigneten Verfahren gebohrt, wobei jedoch die Anwen
dung eines computergesteuerten Lasers zum besonders genauen
Bohren der Durchgänge an den vorbestimmten Positionen be
vorzugt wird.
Vorzugsweise wird eine große Anzahl von thermischen
Durchgängen 25 in einem zentralen Bereich des Substrats 10
angeordnet, wobei dieser Bereich dem Bereich des Träger
plättchens 30 entspricht, das an dieser Stelle plaziert
wird. Die thermischen Durchgänge 25 können somit Wärme vom
Trägerplättchen 30 abführen und mit den nachfolgend be
schriebenen Strukturen zusammenarbeiten, um die gesammelte
Wärme zu verteilen bzw. abzuführen. Spannungszuführ- und
Signaldurchgänge 22 befinden sich entlang des Randbereichs
des Substrats 10. Abwechselnd können Spannungsversorgung-
und Masse-Durchgänge unter dem Chip angeordnet werden, ins
besondere wenn die Anwendung der Flip-Chip-Trägerplättchen
befestigung beabsichtigt ist. Im allgemeinen sind alle
Durchgänge voneinander spalten- oder zeilenweise mit einem
Abstand von 0,050 Inch beabstandet. Bei einer regelmäßigen
Beabstandung gemäß Fig. 9 besteht nur dieser vorherstehend
genannte Abstand zwischen den Durchgängen. Bei Anwendung
einer interstitiellen Anordnung gemäß Fig. 10 sind die Zei
len und Spalten weiterhin mit ca. 0,050 Inch zwischen den
Durchgängen beabstandet, da jedoch die Zeilen versetzt
sind, beträgt der Abstand zwischen einem jeweiligen Spal
tendurchgang in benachbarten Zeilen lediglich ca. 0,025
Inch. Dadurch erhält man eine größere Anzahl von Durchgän
gen pro Einheitsfläche ohne den 0,050 Inch-Zwischenraum
zwischen den Durchgängen einer jeden Spalte oder Zeile zu
verlieren. Beide sind somit voll funktionsfähig. Bei Ver
wendung von Flip-Chip-Bauweisen werden kleine und unregel
mäßige Durchgangsmuster oftmals eingesetzt, um das An
schluß-Layout des IC-Trägerplättchens unterzubringen.
Die Durchgänge 22 und 25 werden vorzugsweise mit einem
Bimetall- oder Trimetall-Verbundmaterial wie beispielsweise
W-Cu oder W-CuAg (wobei CuAg eine eutektische CuAg-Legie
rung ist) gefüllt. Die Durchgänge können mit diesen Mate
rialien auf bereits bekannte Weise gefüllt werden.
Nach dem Füllen der Durchgänge wird die endgültige
Dicke des Substrats durch Läppen sowohl der Träger
plättchen-Befestigungsoberfläche 11 als auch der Kugel-Be
festigungsoberfläche 13 eingestellt und die Rauhigkeit
durch eine Finish-Behandlung auf weniger als 2,0 Mikroinch
Ra eingestellt.
Unter Bezugnahme auf Fig. 11 kann die Metallisierung
der Oberflächen des Substrates 10 richtig beurteilt werden.
Die Trägerplättchen-Befestigungsoberfläche 11 ist in der
Figur an der Oberseite des Substrats 10 dargestellt, wäh
rend die Kugel-Befestigungsoberfläche 13 an der unteren
Oberfläche des Substrats 10 dargestellt ist.
Die Trägerplättchen-Befestigungsoberfläche 11 besitzt
einen Adhäsionspromotor 6, der direkt auf das keramische
Substrat 10 gebonded bzw. aufgebracht wird. Vorzugsweise
besteht der Promotor 6 zumeist aus einer dünnen Chrom
schicht, einer dünnen Titanschicht oder einer dünnen Ti
tan/Wolfram-Schicht, sowie einer ca. 500-2000 Å dicken Ti
tan/Molybdän-Schicht, wobei jedoch der Promotor 6 aus jedem
beliebigen Material bestehen kann, das eine ausreichende
Adhäsion bzw. Haftfähigkeit gegenüber dem für das Substrat
verwendeten keramischen Material als auch gegenüber der
stromführenden Schicht 7 aufweist, die auf den Promotor 6
gebondet bzw. befestigt wird. Die Stromführungsschicht 7
besteht vorzugsweise aus Kupfer mit einer Dicke von ca. 5-
10 µm, da dieses Material hervorragende elektri
sche/Leitfähigkeits-Eigenschaften aufweist. Der Führungs
schicht 7 folgt eine darauf aufgebrachte Pufferschicht 8,
wobei die Pufferschicht 8 normalerweise aus einer dünnen
Nickelschicht von ca. 1-3,5 µm Dicke besteht. Die Puffer
schicht 8 soll eine Diffusion von Kupfer in die letzte
Schutz-Abschlußschicht verhindern. Schließlich wird die
Schutz-Abschlußschicht 9 hinzugefügt, wobei Gold als bevor
zugtes Material mit einer Dicke von ca. 2-3,5 µm verwendet
wird. Es sei darauf hingewiesen, daß alle Metallisierungs
schichten, die sich an der Trägerplättchen-Befestigungs
oberfläche 11 sowie an der Kugel-Befestigungsoberfläche 13
befinden, durch irgendwelche herkömmlichen Abscheideverfah
ren ausgebildet werden können. Derartige Verfahren sind
beispielsweise ein Sputter-Verfahren, ein verbessertes Io
nen-Plattierverfahren, ein Niedrigtemperatur-Lichtbogen-
Dampfabscheidungsverfahren, usw., wobei die Erfindung nicht
auf diese Verfahren beschränkt ist.
Bei Verwendung eines Flip-Chip-Verfahrens ist es manch
mal wünschenswert, eine wechselweise Metallisierung wie
folgt durchzuführen: Promotor von ca. 500-2000 Å; Stromfüh
rung von ca. 5-1 µm; und eine Chromschicht von ca. 300-
1000 Å. Die Kugel-Befestigungsoberfläche (siehe Fig. 11)
kann die ersten drei Metallisierungsschichten der Träger
plättchen-Oberfläche oder alle vier Schichten verwenden.
Die erste Schicht stellt den Adhäsionspromotor 14 dar, der
vorzugsweise aus dem gleichen Material wie der Promotor 6
besteht bzw. ausgewählt wird. In ähnlicher Weise wie vor
herstehend beschrieben, wird eine Stromführungsschicht 15,
vorzugsweise Kupfer, anschließend auf den Promotor 14 auf
gebracht und eine dritte Metallschicht 16, die vorzugsweise
aus Nickel besteht, zum Schaffen einer guten Oberfläche für
das Bonden einer AgCu-eutektischen Legierung aufgebracht,
die für das Befestigen der Kugeln 17 an dem Gehäuse verwen
det wird; daraufhin kann" eine Gold-Schutzschicht hinzuge
fügt werden. Die Schichtdicken für die Kugel-Befestigungs
oberfläche liegen in folgenden Bereichen: Adhäsionpromotor
500-2000 Å; Stromführung 3-5 µm; Puffer 2-5 µm und Gold
300-2000 Å. Die Kugeln 17 können aus Kupfer bestehen, wobei
jedoch in den meisten Fällen die Kugeln 17 aus einem Lot
mit einem hohen Schmelzpunkt bestehen, wie beispielsweise
aus 95% Pb 5% Sn oder 90% Pb 10% Sn. In diesem Fall kann
das Metall 16 weggelassen werden und die Kugeln können di
rekt an der Kupferschicht 15 befestigt werden, wodurch man
eine gute Bondfähigkeit mit den aus Lot gemachten Kugeln 17
erhält.
Aufnahmeanschlußstellen 18 werden an beiden Oberflächen
des Substrats 10 in elektrischen Kontakt mit den Durchgän
gen 22 angeordnet. Es sei darauf hingewiesen, daß im Gegen
satz zu den einzelnen Durchgängen, die im allgemeinen einen
Durchmesser von 0,006 Inch aufweisen, die Aufnahmeanschlüs
se 18 einen Bereich von 0,010 Inch Durchmesser schaffen, an
dem die Linien, Kugeln usw. befestigt werden können, wo
durch die Arbeit sehr stark vereinfacht wird. Die Aufnahme
anschlüsse 18 können vorzugsweise mittels eines Photore
sist-Ätzverfahrens, durch physikalisches Maskieren, durch
einen Lift-Off-Prozeß oder mittels einer Kupfer-Dickfilmpa
ste wie beispielsweise DuPont 9922 Nitrogen Fireable Copper
Paste ausgebildet werden.
Die Trägerplättchen-Befestigungsoberfläche 11 besitzt
darüberhinaus einen Trägerplättchen-Befestigungsbereich 12,
der unmittelbar von einer Vielzahl von Drahtbondanschlüssen
19 für die elektrische Befestigung des Trägerplättchens 30
über die Bonddrähte 20 oder Flip-Chip-Befestigungsanschlüs
se um den Randbereich oder an der (nicht dargestellten) Un
terseite des Trägerplättchens liegen.
An der BGA-Oberfläche 13 des Substrats 10 wird ein Wär
meverteilungsanschluß 21 unter Verwendung ähnlicher Metal
lisierungsmöglichkeiten wie bereits hinsichtlich der BGA-
Oberfläche 13 beschrieben, metallisiert. Mit Bezug auf Fig.
2 und 5 wird nunmehr ein erstes Ausführungsbeispiel des Ge
häuses beschrieben, welches eine passive isolierende
Schutzschicht 31 zum schützenden Abdecken der Vielzahl von
Schaltungslinien 5 (siehe Fig. 12) im perimetrischen bzw.
Umfangsbereich des Substrats 10 aufweist, welcher nicht
durch den Deckel 32 abgedeckt ist. Die Schicht 31 besteht
vorzugsweise aus Glas, Epoxid- oder Polyimidharz, wobei sie
auch aus jedem anderen geeigneten Material bestehen kann.
Die Schicht 31 muß sich nicht unbedingt vollständig
über das gesamte Substrat erstrecken, sondern kann vielmehr
eine Öffnung in dessen Zentrum definieren, die groß genug
ist, um das Trägerplättchen 30 und die Drahtbondanschlüsse
19 oder die Flip-Chip-Kontaktanschlüsse freizulegen. Zum
Bonden eines Deckels wird ein Dichtungsring 33 an der Ober
fläche der Schicht 31 unmittelbar perimetrisch benachbart
zur von den Drahtbondanschlüssen 19 definierten geometri
schen Form vorgesehen. Der Dichtungsring 33 wird im allge
meinen aus dem gleichen Material aufgebaut wie die Leitun
gen bzw. Linien 5, die vorzugsweise aus Gold bestehen.
Der Deckel 32 besteht vorzugsweise aus Nickel oder Ko
var und wird normalerweise tiefgezogen. Selbstverständlich
können auch andere Verfahren verwendet werden, mit denen
Deckel auf gleiche wirkungsvolle Art ausgebildet werden
können. Für bestimmte Anwendungen wird auf dem Deckel 32
eine Goldplattierung bevorzugt.
Die Befestigung des Deckels 32 erfolgt bei einem bevor
zugten Ausführungsbeispiel der Fig. 2 und 5 mittels eines
leitfähigen Epoxidmaterials, eines Lotes (Pb/Sn), eines Au-
Ge-Hartlot-Legierungsmaterials, wobei der Deckel 32 in der
Bondzone 32a auf den Dichtungsring 33 gebondet bzw. befe
stigt wird. Dem Fachmann ist hierbei klar, daß weitere Ver
bindung möglich sind und daß die aufgelisteten Materialien
lediglich die bevorzugten Materialien darstellen.
In einem weiteren Ausführungsbeispiel der Erfindung
wird die Schicht 31 nicht benötigt, da der Deckel 34 das
gesamte Substrat 10 abdeckt (siehe Fig. 3 und 6). In diesem
Fall befindet sich der Dichtungsring 35 am äußeren Umfang
des Substrats 10 und außerhalb eines Bereiches, der durch
die äußersten Zeilen der Durchgänge 22 definiert ist. In
weiterer Hinsicht entspricht der Deckel 34 und die Zone 34a
dem Deckel 32 und der Befestigungs- bzw. Bandzone 32a.
Gemäß dem in den Fig. 4 und 7 dargestellten dritten
Ausführungsbeispiel wird eine passive isolierende Schutz
schicht 31 in nahezu der gleichen Weise wie beim Ausfüh
rungsbeispiel gemäß Fig. 2 und 5 verwendet. Dieses Ausfüh
rungsbeispiel unterscheidet sich jedoch darin, daß anstelle
des Anhaftens eines Dichtungsringes 33 und des Deckels ein
"Blob" bzw. "Klecks" eines Epoxidmaterials über dem Träger
plättchen und den Bonddrähten plaziert wird, wodurch diese
geschützt werden.
Ein weiteres bevorzugtes Ausführungsbeispiel ist in
Fig. 13 in Schnittansicht dargestellt, wobei ein kerami
scher Deckel 36 zum Abdecken des gesamten Gehäuses verwen
det wird. Die bevorzugten Materialien zum Erzeugen des Dec
kels 36 sind die gleichen wie für das Substrat, wobei der
Deckel vorzugsweise auf zumindest einer oder sogar beiden
Oberflächen metallisiert wird. Der Deckel 36 wird an dem
Substrat 10 mittels eines adhäsiven Epoxidrahmens bei einem
Bondbereich 37 befestigt.
Die Erfindung gemäß der jeweiligen Ausführungsbeispiele
liefert ein hohes Eingabe/Ausgabe(I/O)-Verhältnis in Bezug
auf die Gesamtgröße des Gehäuses, ohne dabei die Klarheit
des Signals zu opfern oder die Herstellung zu erschweren
(und damit die Kosten zu erhöhen).
Das offenbarte Gehäuse für eine digitale integrierte
Schaltung zeigt eine hohe Leistung und eine große Ein
gabe/Ausgabe(I/O)-Fähigkeit, während kleine Abmessungen für
den Sockel beibehalten werden. Das Gehäuse verwendet ein
Kugelgitterarray(BGA)-Format sowie ein keramisches Ein
schicht-Substrat mit Bimetallfüllung und genau positionier
ten Durchgängen.
Claims (58)
1. Gehäuse für eine digitale integrierte Schaltung mit:
- a) einem Einschicht-Substrat mit einem vorausgewählten Muster von Durchgängen (22, 25);
- b) einer Vielzahl von Linien, die sich von einer Viel zahl von zumindest einem Bondverdrahtungsanschluß und Flip-Chip-Befestigungsanschluß zu einer Viel zahl von Durchgängen (22) erstrecken, wodurch zwi schen ihnen ein elektrischer Kontakt hergestellt wird, wobei alle Linien auf dem Einschicht-Substrat liegen;
- c) zumindest einer Schutzstruktur, die derart angeord net ist, daß die Durchgänge (22, 25), die Linien (5), die Drahtbondanschlüsse, zumindest ein Bond draht und zumindest ein Trägerplättchen (30) vor dem Einfluß der Umgebung geschützt sind;
- d) einer Vielzahl von elektrisch leitenden Kugeln (17), die auf einer zweiten Oberfläche des Substrats angeordnet sind, wobei diese Oberfläche (13) einer ersten Substratoberfläche (11) gegen überliegt, auf der das zumindest eine Träger plättchen (30) liegt.
2. Gehäuse für eine digitale integrierte Schaltung nach
Patentanspruch 1, wobei die einzelne Schicht aus einem
vollständig gesinterten keramischen Material besteht.
3. Gehäuse für eine digitale integrierte Schaltung nach
Patentanspruch 2, wobei das keramische Material aus ei
nem Aluminiumoxid(Al₂O₃)-Material besteht.
4. Gehäuse für eine digitale integrierte Schaltung nach
Patentanspruch 2, wobei das keramische Material aus ei
nem Aluminiumnitrid(AlN)-Material besteht.
5. Gehäuse für eine digitale integrierte Schaltung nach
Patentanspruch 1, wobei das Muster für die Durchgänge
(22, 25) einen geschlossen gemusterten Zentralbereich
für die thermische Leitung und einen äußeren Randmu
sterbereich für die Signale/Spannungsversorgung auf
weist.
6. Gehäuse für eine digitale integrierte Schaltung nach
Patentanspruch 5, wobei die Si
gnal/Spannungsversorgungs-Durchgänge einen spaltenmäßi
gen und zeilenmäßigen Abstand zwischen jedem Durchgang
(22, 25) in einem Bereich von ca. 0,050-0,025 Inch auf
weisen.
7. Gehäuse für eine digitale integrierte Schaltung nach
Patentanspruch 5, wobei die Si
gnal/Spannungsversorgungs-Durchgänge spalten- und zei
lenförmige Abstände zwischen jedem Durchgang (22, 25)
von ca. 0,050 Inch aufweisen und der Spalte-zu-Spalte
interstitielle Abstand ungefähr 0,025 Inch beträgt.
8. Gehäuse für eine digitale integrierte Schaltung nach
Patentanspruch 1, wobei die Linien aus einer geschich
teten Metallisierung mit einem Adhäsionspromotor (6),
einer Stromführung (7), einem Puffer (8) und einer
Schutzschicht (9) bestehen.
9. Gehäuse für eine digitale integrierte Schaltung nach
Patentanspruch 8, wobei die Linien ca. 0,002 Inch breit
sind.
10. Gehäuse für eine digitale integrierte Schaltung nach
Patentanspruch 1, wobei die Drahtbondanschlüsse eine
geschichtete Metallisierung mit einem Adhäsionspromotor
(6), einer Stromführung (7), einem Puffer (8) und einer
Schutzschicht (9) aufweisen.
11. Gehäuse für eine digitale integrierte Schaltung nach
Patentanspruch 1, wobei die Durchgänge mit einer Bime
tallverbindung gefüllt sind.
12. Gehäuse für eine digitale integrierte Schaltung nach
Patentanspruch 11, wobei die Bimetallverbindung aus
Kupfer/Wolfram besteht.
13. Gehäuse für eine digitale integrierte Schaltung nach
Patentanspruch 1, wobei die Durchgänge mit einer Trime
tallverbindung gefüllt sind.
14. Gehäuse für eine digitale integrierte Schaltung nach
Patentanspruch 11, wobei die Trimetallverbindung aus
Kupfer/Silber/Wolfram besteht.
15. Gehäuse für eine digitale integrierte Schaltung nach
Patentanspruch 1, wobei die Linien voneinander um min
destens 0,002 Inch beabstandet sind.
16. Gehäuse für eine digitale integrierte Schaltung nach
Patentanspruch 1, wobei die Schutzstruktur eine Schutz
schicht aufweist, die sich von einem peripheren Bereich
des Substrats in der Nähe der Drahtbondanschlüsse er
steckt und eine Abdeckung an die Schutzschicht gebondet
ist und über die Drahtbondanschlüsse, die Bonddrähte
und das zumindest eine Trägerplättchen (30) hinaus
reicht.
17. Gehäuse für eine digitale integrierte Schaltung nach
Patentanspruch 1, wobei die Schutzstruktur aus einem
Deckel besteht, der am äußeren Randbereich des
Substrats befestigt wird, wobei sich der Deckel über
das gesamte Gehäuse erstreckt.
18. Gehäuse für eine digitale integrierte Schaltung nach
Patentanspruch 1, wobei die Schutzstruktur aus einer
Schutzschicht besteht, die sich von einem äußeren Rand
bereich des Substrats zu der Nähe der Bonddrahtan
schlüsse erstreckt und wobei ein "Blob" eines Epoxid
harzes dem Gehäuseschutzteil der Schutzschicht und den
Bonddrahtanschlüssen, den Bonddrähten und dem zumindest
einen Trägerplättchen zugeführt wird.
19. Gehäuse für eine digitale integrierte Schaltung nach
Patentanspruch 16, wobei der Deckel aus einer Gruppe
bestehend aus Metall und Kovar ausgewählt wird.
20. Gehäuse für eine digitale integrierte Schaltung nach
Patentanspruch 19, wobei der Deckel mit einem leitenden
Metall plattiert ist.
21. Gehäuse für eine digitale integrierte Schaltung nach
Patentanspruch 20, wobei das leitende Metall Gold ist.
22. Gehäuse für eine digitale integrierte Schaltung nach
Patentanspruch 17, wobei der Deckel aus einem kerami
schen Material besteht.
23. Gehäuse für eine digitale integrierte Schaltung nach
Patentanspruch 22, wobei das keramische Material Al₂O₃
ist.
24. Gehäuse für eine digitale integrierte Schaltung nach
Patentanspruch 22, wobei das keramische Material AlN
ist.
25. Gehäuse für eine digitale integrierte Schaltung nach
Patentanspruch 17, wobei der Deckel aus einer Gruppe
bestehend aus Metall und Kovar ausgewählt wird.
26. Gehäuse für eine digitale integrierte Schaltung nach
Patentanspruch 25, wobei der Deckel mit einem leitfähi
gen Metall plattiert wird.
27. Gehäuse für eine digitale integrierte Schaltung nach
Patentanspruch 26, wobei das leitende Metall Gold ist.
28. Gehäuse für eine digitale integrierte Schaltung nach
Patentanspruch 16, wobei die Schutzschicht aus Glas be
steht.
29. Gehäuse für eine digitale integrierte Schaltung nach
Patentanspruch 16, wobei die Schutzschicht ein Polyimid
oder Epoxidharz ist.
30. Gehäuse für eine digitale integrierte Schaltung nach
Patentanspruch 16, wobei die Schutzschicht aus einem
isolierenden Material besteht.
31. Gehäuse für eine digitale integrierte Schaltung nach
Patentanspruch 18, wobei die Schutzschicht aus Glas be
steht.
32. Gehäuse für eine digitale integrierte Schaltung nach
Patentanspruch 18, wobei die Schutzschicht aus Polyimid
besteht.
33. Gehäuse für eine digitale integrierte Schaltung nach
Patentanspruch 18, wobei die Schutzschicht ein isolie
rendes Material ist.
34. Gehäuse für eine digitale integrierte Schaltung nach
Patentanspruch 1, wobei die erste Oberfläche eine Reihe
von Metallisierungen trägt, bestehend aus einem Adhä
sionspromotor (6), einer Stromführung (7), einem Puffer
(8) und einer schützenden Abschlußschicht (9).
35. Gehäuse für eine digitale integrierte Schaltung nach
Patentanspruch 34, wobei der Promotor (6) aus einer
Gruppe bestehend aus Titan, Chrom, einer Legierung von
Titan/Wolfram und einer Legierung von Titan/Molybdän
ausgewählt wird.
36. Gehäuse für eine digitale integrierte Schaltung nach
Patentanspruch 35, wobei der Promotor (6) eine Dicke
von ca. 500 bis ca. 2000 Å aufweist.
37. Gehäuse für eine digitale integrierte Schaltung nach
Patentanspruch 34, wobei die Stromführung (7) aus Kup
fer besteht.
38. Gehäuse für eine digitale integrierte Schaltung nach
Patentanspruch 37, wobei das Kupfer eine Dicke von ca.
5 bis ca. 10 µm aufweist.
39. Gehäuse für eine digitale integrierte Schaltung nach
Patentanspruch 34, wobei der Puffer (8) aus Nickel be
steht.
40. Gehäuse für eine digitale integrierte Schaltung nach
Patentanspruch 39, wobei das Nickel eine Dicke von ca.
1 bis ca. 3,5 µm aufweist.
41. Gehäuse für eine digitale integrierte Schaltung nach
Patentanspruch 34, wobei die schützende Abschlußschicht
(9) aus Gold besteht.
42. Gehäuse für eine digitale integrierte Schaltung nach
Patentanspruch 41, wobei das Gold eine Dicke von ca. 2
bis ca. 3,5 µm aufweist.
43. Gehäuse für eine digitale integrierte Schaltung nach
Patentanspruch 1, wobei die zweite Oberfläche eine
Reihe von Metallisierungen aufweist bestehend aus einem
Adhäsionspromotor (14), einer Stromführung (15) und ei
ner schützenden Schicht (16).
44. Gehäuse für eine digitale integrierte Schaltung nach
Patentanspruch 43, wobei der Adhäsionspromotor (14) aus
einer Gruppe bestehend aus Titan, Chrom, einer Legie
rung von Titan/Wolfram und einer Legierung von Ti
tan/Molybdän ausgewählt wird.
45. Gehäuse für eine digitale integrierte Schaltung nach
Patentanspruch 44, wobei der Promotor (14) eine Dicke
von ca. 500 bis ca. 2000 Å aufweist.
46. Gehäuse für eine digitale integrierte Schaltung nach
Patentanspruch 43, wobei die Stromführung (15) aus Kup
fer besteht.
47. Gehäuse für eine digitale integrierte Schaltung nach
Patentanspruch 46, wobei das Kupfer eine Dicke von ca.
3-5 µm aufweist.
48. Gehäuse für eine digitale integrierte Schaltung nach
Patentanspruch 39, wobei der Puffer aus Nickel besteht.
49. Gehäuse für eine digitale integrierte Schaltung nach
Patentanspruch 48, wobei das Nickel eine Dicke von ca.
2,0-5 µm aufweist.
50. Gehäuse für eine digitale integrierte Schaltung nach
Patentanspruch 43, wobei die schützende Abschlußschicht
(16) aus Gold besteht.
51. Gehäuse für eine digitale integrierte Schaltung nach
Patentanspruch 50, wobei das Gold eine Dicke von ca.
300-2000 Å aufweist.
52. Gehäuse für eine digitale integrierte Schaltung nach
Patentanspruch 1, wobei die erste Oberfläche eine Reihe
von Metallisierungen bestehend aus einem Adhäsionspro
motor, einer Stromführung und einer oberen Metallisie
rung besteht.
53. Gehäuse für eine digitale integrierte Schaltung nach
Patentanspruch 52, wobei der Promotor aus einer Gruppe
bestehend aus Titan, Chrom, einer Legierung von Ti
tan/Wolfram und einer Legierung von Titan/Molybdän aus
gewählt wird.
54. Gehäuse für eine digitale integrierte Schaltung nach
Patentanspruch 53, wobei der Promotor eine Dicke von
ca. 500 bis ca. 2000 Å aufweist.
55. Gehäuse für eine digitale integrierte Schaltung nach
Patentanspruch 52, wobei die Stromführung aus Kupfer
besteht.
56. Gehäuse für eine digitale integrierte Schaltung nach
Patentanspruch 55, wobei das Kupfer eine Dicke von ca.
5 bis ca. 10 µm aufweist.
57. Gehäuse für eine digitale integrierte Schaltung nach
Patentanspruch 52, wobei die obere Metallisierung aus
Chrom besteht.
58. Gehäuse für eine digitale integrierte Schaltung nach
Patentanspruch 57, wobei das Chrom eine Dicke von ca.
300-1000 Å aufweist.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US47109595A | 1995-06-06 | 1995-06-06 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE19622650A1 true DE19622650A1 (de) | 1996-12-12 |
Family
ID=23870234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19622650A Withdrawn DE19622650A1 (de) | 1995-06-06 | 1996-06-05 | Gehäuse für digitalen Hochleistungs-IC, welcher ein BGA(Kugelgitterarray)-Ein/Ausgabe-Format verwendet sowie keramisches Einschicht-Substrat mit Bimetall gefüllter Durchgangstechnologie |
Country Status (6)
| Country | Link |
|---|---|
| JP (1) | JPH09213829A (de) |
| KR (1) | KR970003879A (de) |
| DE (1) | DE19622650A1 (de) |
| GB (1) | GB2301937A (de) |
| MX (1) | MXPA96002171A (de) |
| TW (1) | TW299487B (de) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6054338A (en) * | 1996-05-17 | 2000-04-25 | National Semiconductor Corporation | Low cost ball grid array device and method of manufacture thereof |
| US6140708A (en) * | 1996-05-17 | 2000-10-31 | National Semiconductor Corporation | Chip scale package and method for manufacture thereof |
| US6284566B1 (en) | 1996-05-17 | 2001-09-04 | National Semiconductor Corporation | Chip scale package and method for manufacture thereof |
| DE10010461A1 (de) * | 2000-03-03 | 2001-09-13 | Infineon Technologies Ag | Vorrichtung zum Verpacken elektronischer Bauteile mittels Spritzgußtechnik |
| EP0997934A3 (de) * | 1998-08-26 | 2002-09-04 | Elliott Industries Limited | Zusammenbau einer elektronischen Bauelementepackung und Herstellungsverfahren |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11219984A (ja) * | 1997-11-06 | 1999-08-10 | Sharp Corp | 半導体装置パッケージおよびその製造方法ならびにそのための回路基板 |
| US6198166B1 (en) * | 1999-07-01 | 2001-03-06 | Intersil Corporation | Power semiconductor mounting package containing ball grid array |
| GB2377080B (en) * | 2001-09-11 | 2003-05-07 | Sendo Int Ltd | Integrated circuit package and printed circuit board arrangement |
| JP6397806B2 (ja) | 2015-09-11 | 2018-09-26 | 東芝メモリ株式会社 | 半導体装置の製造方法および半導体装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5355283A (en) * | 1993-04-14 | 1994-10-11 | Amkor Electronics, Inc. | Ball grid array with via interconnection |
| US5490324A (en) * | 1993-09-15 | 1996-02-13 | Lsi Logic Corporation | Method of making integrated circuit package having multiple bonding tiers |
| TW272311B (de) * | 1994-01-12 | 1996-03-11 | At & T Corp |
-
1996
- 1996-06-05 MX MXPA96002171A patent/MXPA96002171A/es unknown
- 1996-06-05 DE DE19622650A patent/DE19622650A1/de not_active Withdrawn
- 1996-06-05 GB GB9611726A patent/GB2301937A/en not_active Withdrawn
- 1996-06-05 JP JP8143210A patent/JPH09213829A/ja active Pending
- 1996-06-07 KR KR1019960020252A patent/KR970003879A/ko not_active Withdrawn
- 1996-06-17 TW TW085107304A patent/TW299487B/zh active
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6054338A (en) * | 1996-05-17 | 2000-04-25 | National Semiconductor Corporation | Low cost ball grid array device and method of manufacture thereof |
| US6140708A (en) * | 1996-05-17 | 2000-10-31 | National Semiconductor Corporation | Chip scale package and method for manufacture thereof |
| US6284566B1 (en) | 1996-05-17 | 2001-09-04 | National Semiconductor Corporation | Chip scale package and method for manufacture thereof |
| DE19820319B4 (de) * | 1997-07-08 | 2005-12-01 | National Semiconductor Corp.(N.D.Ges.D.Staates Delaware), Santa Clara | Halbleiterbaustein |
| EP0997934A3 (de) * | 1998-08-26 | 2002-09-04 | Elliott Industries Limited | Zusammenbau einer elektronischen Bauelementepackung und Herstellungsverfahren |
| DE10010461A1 (de) * | 2000-03-03 | 2001-09-13 | Infineon Technologies Ag | Vorrichtung zum Verpacken elektronischer Bauteile mittels Spritzgußtechnik |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09213829A (ja) | 1997-08-15 |
| MXPA96002171A (es) | 2002-04-19 |
| TW299487B (de) | 1997-03-01 |
| KR970003879A (ko) | 1997-01-29 |
| GB2301937A (en) | 1996-12-18 |
| GB9611726D0 (en) | 1996-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3786861T2 (de) | Halbleiteranordnung mit Gehäuse mit Kühlungsmitteln. | |
| EP0221399B1 (de) | Leistungshalbleitermodul | |
| DE69605286T2 (de) | Organischer chipträger für chips des drahtbondtpys | |
| DE68920767T2 (de) | Halbleiterpackung. | |
| DE69935628T2 (de) | Hybridmodul | |
| DE69232912T2 (de) | Halbleitergehäuse | |
| DE10033977B4 (de) | Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern | |
| DE4325668C2 (de) | Mehrebenen-Verdrahtungssubstrat und dieses verwendende Halbleiteranordnung | |
| DE69433736T2 (de) | Mehrchipmodul | |
| DE69613645T2 (de) | Kostengünstiges hochleistungsgehäuse für mikrowellenschaltungen im 90 ghz-bereich mit bga ein/ausgangsformat und keramischer substrattechnologie | |
| DE102009002191B4 (de) | Leistungshalbleitermodul, Leistungshalbleitermodulanordnung und Verfahren zur Herstellung einer Leistungshalbleitermodulanordnung | |
| DE102013208818B4 (de) | Leistungshalbleitermodul und Verfahren zur Fertigung eines Leistungshalbleitermoduls | |
| DE3887801T2 (de) | Mit einer Wärmeabfuhrvorrichtung versehene gedruckte Schaltung. | |
| DE102007017831B4 (de) | Halbleitermodul und ein Verfahren zur Herstellung eines Halbleitermoduls | |
| DE69507370T2 (de) | Leiterplattenanordnung | |
| DE19601372A1 (de) | Halbleitermodul | |
| DE10003671A1 (de) | Halbleiter-Bauelement | |
| EP1106040B1 (de) | Verfahren zur herstellung von verdrahtungen mit elektrisch leitenden querverbindungen zwischen ober- und unterseite eines substrats sowie verdrahtung mit derartigen querverbindungen | |
| DE102018205670A1 (de) | Hermetisch abgedichtete Moduleinheit mit integrierten Antennen | |
| DE10238781A1 (de) | Halbleitervorrichtung | |
| DE19622650A1 (de) | Gehäuse für digitalen Hochleistungs-IC, welcher ein BGA(Kugelgitterarray)-Ein/Ausgabe-Format verwendet sowie keramisches Einschicht-Substrat mit Bimetall gefüllter Durchgangstechnologie | |
| DE69728648T2 (de) | Halbleitervorrichtung mit hochfrequenz-bipolar-transistor auf einem isolierenden substrat | |
| DE4032397A1 (de) | Verfahren zur herstellung einer hybriden halbleiterstruktur und nach dem verfahren hergestellte halbleiterstruktur | |
| DE19830158C2 (de) | Zwischenträgersubstrat mit hoher Verdrahtungsdichte für elektronische Bauelemente | |
| DE19702186C2 (de) | Verfahren zur Gehäusung von integrierten Schaltkreisen |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8139 | Disposal/non-payment of the annual fee |