DE19544771C2

DE19544771C2 - Stromspar-Steuervorrichtung

Info

Publication number: DE19544771C2
Application number: DE19544771A
Authority: DE
Inventors: Keyoung Tae Nam; Hong Euy Sung
Original assignee: LG Electronics Inc
Current assignee: LG Electronics Inc
Priority date: 1994-11-30
Filing date: 1995-11-30
Publication date: 1999-02-04
Anticipated expiration: 2015-12-01
Also published as: CN1130614C; CN1151044A; CA2163798C; KR960018840A; US5550885A; DE19544771A1; CA2163798A1; AU3914695A; KR970008512B1; GB2295702A; GB9524547D0; AU682985B2; GB2295702B

Description

Die vorliegende Erfindung betrifft eine Steuervorrichtung zum Stromsparen für elektrische und elektronische Geräte, wie beispielsweise Personal Computer, Drucker, Monitor usw., die ein Ab stellsignal oder ein Strom-AUS-Signal erzeugen, um durch Ermit teln eines Horizontalsynchronisiersignals und eines Vertikal synchronisiersignals Strom zu sparen, die in den Geräten er zeugt werden.

Aus der EP 0 613 078 A1 ist eine automatische Stromsparsteuervor richtung für den Monitor eines Computers bekannt. Eine Compu tereinheit enthält einen Zeitgeber zur Abgabe eines Zeitgeber signals an eine in der Computereinheit enthaltene Signalquelle zur Abgabe eines Synchronisiersignals. Das Synchronisiersignal wird durch einen in dem Monitor enthaltenen Synchronisiersi gnaldetektor erfaßt. Wenn ein Synchronisiersignal durch den Synchronisiersignaldetektor erfaßt wird, gibt der Synchroni siersignaldetektor ein Triggersignal an eine spezielle in dem Monitor enthaltene Zeitablaufsteuereinheit ab. Falls die Zeit ablaufsteuereinheit für einen gewissen vorbestimmten Zeitraum kein Trigger-Signal empfängt, sendet sie ein Signal an einen der nachgeschalteten Stromsteuerschaltkreise ab, die ihrer seits einen bestimmten Abschnitt der Monitor-Elektronik ab- oder anschalten. Dabei ist die Zeitgrenze für die unterschied lichen Stromsteuerschaltkreise innerhalb der Zeitablaufsteue rung unterschiedlich. Die Stromsteuereinheiten werden nach unterschiedlichen Zeitperioden, in denen kein Trigger-Signal von dem Synchronisiersignaldetektor abgegeben wird, durch die Zeitablaufsteuerung aktiviert bzw. deaktiviert. Die Stromspar steuervorrichtung steuert in Abhängigkeit von dem Synchroni siersignal die unterschiedlichen Stromsteuereinheiten, die ihrerseits verschiedene Baugruppen des Monitors an- oder ab schalten. Die Stromsparsteuervorrichtung der EP 0 613 078 A1 besteht aus einem Synchronisiersignaldetektor und einer Zeit ablaufsteuerung. Die Zeitablaufsteuerung weist dabei keine Takterzeugungseinrichtung zum Bereitstellen eines Systemtakt signals auf und es sind keine getrennten Eingabeeinrichtungen, Ermittlungseinrichtungen und Ausgabeeinrichtungen für ein Ho rizontal-Synchronisiersignal und ein Vertikal-Synchronisiersi gnal vorhanden. Die Zeitablaufsteuerung der EP 0 613 078 A1 besitzt keine Steuersignal-Ausgabeeinrichtung zur Ausgabe von Steuersignalen an dem Monitor, wobei die Steuersignale vom Horizontal-Synchronisiersignal und dem Vertikal-Synchronisier signal abhängen.

In IBM Technical Disclosure Bulletin, Band 34, Nr. 7A, Dezem ber 1991, Seiten 297 bis 298 ist eine preisgünstige Technik zur Anzeige, daß eine PS/2-Systemeinheit ausgeschaltet wurde, jedoch der Monitor nicht ausgeschaltet wurde, beschrieben.

Beim Stromsparen handelt es sich um eine Funktion elektrischer oder elektronischer Geräte, wie beispielsweise eines zu einem Personal Computer gehörenden Monitors, Druckers usw., die ei nen unnötigen Stromverbrauch verhindern kann, indem das Gerät automatisch in eine Stromsparbetriebsart versetzt wird, wenn es für eine vorbestimmte Zeit nicht benutzt wird. Die Strom sparbetriebsart kann in eine Abstellbetriebsart zum Bereit stellen einer Stromversorgung für einen minimalen Grundbetrieb des Geräts und in eine Strom-AUS-Betriebsart zum Unterbrechen der Stromversorgung unterteilt werden. In einem Personal Com puter stellt ein Prozessor für ein Stromsparsteuervorrichtung ein Horizontalsynchronisiersignal und ein Vertikalsynchroni siersignal zur Verfügung, die einem Monitor in einer Normalbe triebsart zugeführt werden, wenn für eine vorbestimmte Zeit kein Tastatureingabesignal eingegeben wird. Daraufhin ermit telt die Stromsparvorrichtung die Synchronisiersignale und stellt in Kombination der Synchronisiersignale für eine zen trale Prozessoreinheit (CPU) ein Abstellsignal bereit, das der CPU befiehlt, in die Abstellbetriebsart überzugehen, oder ein Strom-AUS-Signal, das der CPU befiehlt, in die Strom-AUS-Be triebsart überzugehen.

Fig. 1 zeigt ein schematisches Schaltungsdiagramm einer her kömmlichen Stromsparvorrichtung. Wie in Fig. 1 gezeigt, ist die herkömmliche Vorrichtung mit einer Diode D1 zum Klemmfest stellen eines eingegebenen Horizontalsynchronisiersignals Hsync versehen, Transistoren Q1 und Q2, die durch das horizon tale Synchronisiersignal Hsync, das durch die Diode D1 einge geben wird, umgekehrt bzw. entgegengesetzt ein- oder ausge schaltet werden, eine Diode D6 zum Klemmfeststellen eines ein gegebenen Vertikalsynchronisiersignals Vsync, das durch die Diode D6 eingegeben wird, entgegengesetzt ein- oder ausge schaltet werden, Dioden D2 bis D5 und Kondensatoren C2, C3 und C5 zum Gleichrichten und Glätten der Ausgangssignale der Tran sistoren Q1, Q2, Q4 und Q5 und Ausgangstransistoren Q3, Q6 bis Q8, die so gesteuert werden, daß sie gemäß den gleichgerichte ten und geglätteten Ausgangssignalen ein- oder ausgeschaltet werden, um ein Abstellsignal SUS oder ein Strom-AUS-Signal PO bereitzustellen.

Die Bezugsziffern C1 und C4 bezeichnen Kopplungskondensatoren, R1 bis R11 bezeichnen Widerstände und B+ bezeichnet eine Strom versorgung.

Der Betrieb der herkömmlichen Stromsparsteuervorrichtung mit dem vorstehend angeführten Aufbau wird nunmehr erläutert.

Wenn, wie in Fig. 1 gezeigt, sowohl das Horizontalsynchroni siersignal Hsync wie das Vertikalsynchronisiersignal Vsync eingegeben werden, wird das eingegebene horizontale Synchroni siersignal Hsync durch den Kondensator C1 und die Diode D1 klemmfestgestellt, und das klemmfestgestellte Synchronisiersi gnal wird an die Transistoren Q1 und Q2 durch den Beschleuni gungskondensator C6 und den Widerstand R1 angelegt, um die Transistoren Q1 und Q2 zu betätigen. Das Ausgangssignal des Transistors Q2 wird durch die Dioden D2 und D3 und die Konden satoren C2 und C3 zu einem Gleichstrom(DC)signal gleichgerich tet, und dieses DC-Signal wird an die Transistoren Q3 und Q7 angelegt. Der Transistor Q3 wird durch die durch die Diode D2 und den Kondensator C2 gleichgerichtete Spannung eingeschal tet, während der Transistor Q7 durch die Spannung eingeschal tet wird, die durch die Diode D3 und den Kondensator C3 gleichgerichtet ist. Wenn der Transistor Q7 eingeschaltet wird, wird der Transistor Q8 ausgeschaltet.

Zwischenzeitlich wird das eingegebene Vertikalsynchronisiersi gnal Vsync durch den Kondensator C4 und die Diode D6 klemmfestgestellt, und das klemmfestgestellte Synchronisiersi gnal wird an die Transistoren Q4 und Q5 durch den Widerstand R6 angelegt, um die Transistoren Q4 und Q5 zu betätigen. Das Ausgangssignal des Transistors Q5 wird durch die Dioden D4 und D5 und die Kondensatoren C3 und C5 gleichgerichtet, und das gleichgerichtete DC-Signal wird an die Transistoren Q6 und Q7 angelegt. Der Transistor Q6 wird durch die DC-Spannung einge schaltet, die durch die Diode D5 und den Kondensator C5 gleichgerichtet ist, wodurch das Abstellsignal SUS dazu ver anlaßt wird, klein bzw. niedrig zu werden. Ebenso wird der Transistor Q7 durch die DC-Spannung eingeschaltet, die durch die Diode D4 und den Kondensator C3 und die durch die Diode D3 gleichgerichtete Spannung eingeschaltet, wozu das Strom-AUS- Signal PO dazu veranlaßt wird, niedrig zu werden. In diesem Fall befindet sich das System in der Normalbetriebsart.

Im Fall, daß das Horizontalsynchronisiersignal Hsync eingege ben wird, das Vertikalsynchronisiersignal Vsync jedoch nicht eingegeben wird, bleibt der Transistor Q6 ausgeschaltet, was dazu führt, daß der Transistor Q3 ausgeschaltet und der Tran sistor Q7 eingeschaltet wird. Demnach wird das Abstellsignal SUS hoch bzw. groß, während das Strom-AUS-Signal PO niedrig wird, wodurch das System dazu veranlaßt wird, in die Abstell betriebsart überzugehen. Im Gegensatz dazu, werden in dem Fall, daß das Horizontalsynchronisiersignal Vsync jedoch ein gegeben wird, die Transistoren Q4, Q5 und Q7 sämtliche einge schaltet, die Transistoren Q3 und Q6 hingegen werden ausge schaltet. Demnach wird das Abstellsignal SUS hoch, während das Strom-AUS-Signal PO niedrig wird, wodurch das System dazu ver anlaßt wird, in die Abstellbetriebsart überzugehen.

In dem Fall, daß weder das Horizontalsynchronisiersignal Hsync noch das Vertikalsynchronisiersignal Vsync eingegeben wird, werden die Transistoren Q1 bis Q3 und Q7 ausgeschaltet, und die Transistoren Q4 bis Q6 werden aufgrund des Nichtvorhanden seins der Horizontal- und Vertikalsynchronisiersignale Hsync und Vsync ausgeschaltet. Da der Transistor Q7 ausgeschaltet ist, wird der Transistor Q8 eingeschaltet und dadurch wird das Abstellsignal SUS niedrig, während das Strom-Aus-Signal PO hoch wird, wozu das System dazu veranlaßt wird, in die Strom- AUS-Betriebsart überzugehen.

Die in Fig. 1 gezeigte herkömmliche Stromsparsteuervorrichtung hat jedoch den Nachteil, daß sie eine minderwertige Übergangs funktionscharakteristik hat, weil sie als Analogschaltung auf gebaut ist. Der anfängliche Betrieb der Steuervorrichtung wird aufgrund der Kapazität der in der Schaltung verwendeten Kon densatoren unstabil. Dies führt dazu, daß die Stromsparzuver lässigkeit abnimmt und die Integration bzw. Integrationsfähig keit der Schaltung schwierig ist.

Die Aufgabe der vorliegenden Erfindung besteht darin, eine digitale Stromsparsteuervorrichtung zu schaffen, die eine In tegration der Schaltung ermöglicht und die Übergangsfunktions charakteristik verbessert, indem die ausgegebenen Steuersigna le von einem synchronisierten Horizontalsynchronisiersignal und einem synchronisierten Vertikalsynchronisiersignal abhän gig sind.

Gelöst wird diese Aufgabe durch eine Steuervorrichtung zum Stromsparen mit den im Patentanspruch 1 angegebenen Merkmalen. Vorteilhafte Weiterbildungen der Erfindung sind in den Unter ansprüchen 2 bis 14 angegeben.

Nachfolgend wird die Erfindung anhand der Zeichnungen bei spielhaft näher erläutert; es zeigen:

Fig. 1 ein schematisches Schaltungsdiagramm einer herkömmli chen Stromsparsteuervorrichtung,

Fig. 2 ein schematisches Schaltungsdiagramm einer Stromspar steuervorrichtung gemäß einer Ausführungsform der vor liegenden Erfindung,

Fig. 3A bis 3I Wellenformdiagramme, die mit dem Horizontalsyn chronisiersignal an verschiedenen Punkten in Fig. 2 verbunden sind,

Fig. 4A bis 4I Wellenformdiagramme, die mit dem Vertikalsyn chronisiersignal an verschiedenen Punkten in Fig. 2 verbunden sind, und

Fig. 5 ein schematisches Schaltungsdiagramm der Steuersparvor richtung gemäß einer weiteren Ausführungsform der vor liegenden Erfindung.

Fig. 2 zeigt eine Schaltung der Stromsparsteuervorrichtung ge mäß einer Ausführungsform der vorliegenden Erfindung. Die Steuervorrichtung umfaßt einen Horizontalsynchronisiersignal- Eingangs- bzw. -Eingabeabschnitt 100 zum Synchronisieren eines eingegebenen Horizontalsynchronisiersignals Hsync mit einem Systemtaktsignal CLK und zum Ausgeben des synchronisierten Horizontalsynchronisiersignals, einen Horizontalsynchronisier signal-Ermittlungsabschnitt 200 zum Ermitteln, ob das Horizon talsynchronisiersignal Hsync eingegeben wurde oder nicht durch Zählen des Ausgangs bzw. Ausgangssignals des Horizontalsyn chronisiersignal-Eingabeabschnitts 100 und einen Horizontal ermittlungssignal-Ausgabeabschnitt 300 zum Ausgeben eines Hori zontalstrom-AUS-Signals HPO in Übereinstimmung mit dem Horizon talsynchronisiersignal Hsync, das vom Horizontalsynchronisier signal-Ermittlungsabschnitt 200 ausgegeben wird.

Die Steuervorrichtung umfaßt außerdem einen Vertikalsynchroni siersignal-Eingabeabschnitt 400 zum Synchronisieren eines ein gegebenen Vertikalsynchronisiersignals Vsync mit dem System taktsignal CLK und zum Ausgeben des synchronisierten Vertikal synchronisiersignals, einen Vertikalsynchronisiersignal-Ermitt lungsabschnitt 500 zum Ermitteln, ob das Vertikalsynchroni siersignal Vsync eingegeben wurde oder nicht, durch Zählen des Ausgangssignals des Vertikalsynchronisiersignal-Eingabeab schnitts 400, und einen Vertikalermittlungssignal-Ausgabeab schnitt 600 zum Ausgeben eines Vertikalstrom-AUS-Signals VPO in Übereinstimmung mit dem Vertikalsynchronisiersignal Vsync, das vom Vertikalsynchronisiersignal-Ermittlungsabschnitt 500 ausgegeben wird.

Die Steuervorrichtung umfaßt außerdem einen Steuersignalausga beabschnitt 700 zum Ausgeben eines Systemstrom-AUS-Signals PO oder eines Unterbrechungssignals SUS in Übereinstimmung mit dem Horizontalstrom-AUS-Signal HPO und dem Vertikalstrom-AUS- Signal VPO, und einen Takterzeugungsabschnitt 800 zum Erzeugen und Bereitstellen des Systemtaktsignals für den Horizontalsyn chronisiersignal-Ermittlungsabschnitt 200 und den Vertikalsyn chronisiersignal-Ermittlungsabschnitt 500.

Der Horizontalsynchronisiersignal-Eingabeabschnitt 100 umfaßt ein Flip-Flop 1 zum Synchronisieren des Horizontalsynchroni siersignals Hsync mit dem Systemtaktsignal CLK und ein Flip- Flop 2, das durch das durch das Flip-Flop 1 synchronisierte Horizontalsynchronisiersignal Hsync zum bistabilen Kippen ge bracht wird.

Der Horizontalsynchronisiersignal-Ermittlungsabschnitt 200 umfaßt Zähler 3 und 5 zum Zählen des Systemtaktsignals CLK in einer Periode, wenn kein Rücksetzen stattfindet, wobei die Zähler durch das Ausgangssignal des Horizontalsynchronisiersi gnal-Eingabeabschnitts 100 rückgesetzt werden, UND-Gatter 4 und 6 zum Rücksetzen der Zähler 3 und 5 in Übereinstimmung mit einem Systemrücksetzsignal RESET und den nicht-invertierenden Ausgangssignal des Flip-Flops 2, das dort eingegeben wird, UND-Gatter 7 und 8 und ein ODER-Gatter 9 zum Ermitteln des eingegebenen Horizontalsynchronisiersignals Hsync durch Kom binieren der Ausgangssignale der Zähler 3 und 5.

Der Horizontalermittlungssignal-Ausgabeabschnitt 300 umfaßt einen monostabilen Multivibrator 10, der ein Impulssignal in Übereinstimmung mit dem Ausgangssignal des ODER-Gatters 9 in dem Horizontalsynchronisiersignal-Ermittlungsabschnitt 200 be reitstellt, ein Flip-Flop 11, das das Impulssignal von dem monostabilen Multivibrator 10 als sein Taktsignal empfängt, und das Horizontalstrom-AUS-Signal HPO in Übereinstimmung mit dem Horizontalsynchronisiersignal Hsync ausgibt, einen monostabilen Multivibrator 12, der ein Impulssignal in Übereinstimmung mit dem Horizontalsynchronisiersignal Hsync bereitstellt, das von dem nicht-invertierenden Anschluß des Flip-Flops 1 in dem Hori zontalsynchronisiersignal-Eingabeabschnitt 100 ausgegeben wird, einen Inverter 13 und ein UND-Gatter 14 zum Rücksetzen des Flip-Flops 11 in Übereinstimmung mit dem Ausgangssignal des monostabilen Multivibrators 12.

Der Vertikalsynchronisiersignal-Eingabeabschnitt 400 umfaßt ein Flip-Flop 15 zum Synchronisieren des Vertikalsynchronisiersi gnals Vsync mit dem Systemtaktsignal CLK und ein Flip-Flop 16, das durch das durch das Flip-Flop 15 synchronisierte Verti kalsynchronisiersignal Vsync zum bistabilen Kippen gebracht wird.

Der Vertikalsynchronisiersignal-Ermittlungsabschnitt 500 umfaßt Zähler 17 und 18 zum Zählen des Systemtaktsignals in einer Pe riode, wenn sie nicht rückgesetzt werden, wobei die Zähler 17 und 18 durch das Ausgangssignal des Vertikalsynchronisiersi gnal-Eingabeabschnitts 400 rückgesetzt werden, UND-Gatter 19 und 20 zum Rücksetzen der Zähler 17 und 18 in Übereinstimmung mit dem Systemrücksetzsignal RESET und dem invertierenden Aus gangssignal des Flip-Flops 16, das dorthin eingegeben wird, UND-Gatter 22 und 23 und ein ODER-Gatter 24 zum Ermitteln des eingegebenen Vertikalsynchronisiersignals Vsync durch Kombi nieren der Ausgangssignale der Zähler 17 und 18.

Der Vertikalermittlungssignal-Ausgabeabschnitt 600 umfaßt ei nen monostabilen Multivibrator 25, der ein Impulssignal in Übereinstimmung mit dem Ausgangssignal des ODER-Gatters 24 in dem Vertikalsynchronisiersignal-Ermittlungsabschnitt 500 be reitstellt, ein Flip-Flop 26, das das Impulssignal von dem monostabilen Multivibrator 25 als sein Taktsignal empfängt und das Vertikalstrom-AUS-Signal VPO in Übereinstimmung mit dem Vertikalsynchronisiersignal Vsync ausgibt, einen monostabilen Multivibrator 27, der ein Impulssignal in Übereinstimmung mit dem Vertikalsynchronisiersignal Vsync bereitstellt, das von dem nicht-invertierenden Anschluß des Flip-Flops 15 in dem Vertikalsynchronisiersignal-Eingabeabschnitt 400 ausgegeben wird, einen Inverter 28 und ein UND-Gatter 29 zum Rücksetzen des Flip-Flops 26 in Übereinstimmung mit dem Ausgangssignal des monostabilen Multivibrators 27.

Der Steuersignal-Ausgabeschnitt 700 umfaßt ein UND-Gatter 30 zum UND-Verknüpfen (gating) des Horizontalstrom-AUS-Signals HPO von dem Horizontalermittlungssignal-Ausgabeabschnitt 300 mit dem Vertikalstrom-AUS-Signal VPO von dem Vertikalermitt lungssignal-Ausgabeabschnitt 600 und zum Ausgeben des System strom-AUS-Signals PO, und ein ODER-Gatter 31 zum ODER-Verknüp fen (gating) des Horizontal-AUS-Signals HPO mit dem Vertikal strom-AUS-Signal VPO und zum Ausgeben des Abschaltsignals SUS.

Der Takterzeugungsabschnitt 800 umfaßt einen Dezimalzähler 21, der das Dezimalzählen in Bezug auf das Systemtaktsignal CLK durchführt und liefert sein Ausgangssignal Q3 zu den Zählern 3 und 5 und sein Ausgangssignal Q7 zu den Zählern 17 und 18.

Die Arbeitsweise der Stromsparsteuervorrichtung gemäß der vor liegenden Erfindung mit dem vorstehend angeführten Aufbau wird nunmehr in Bezug auf die Fig. 2, 3A bis 3I, 4A bis 4I und 5 erläutert.

In dem Fall, daß sowohl das Horizontalsynchronisiersignal Hsync wie das Vertikalsynchronisiersignal Vsync eingegeben werden, wird die Steuervorrichtung initialisiert und daraufhin führt der Zähler 21 in dem Takterzeugungsabschnitt 800 das Dezi malzählen in Bezug auf das Systemtaktsignal durch. Das Aus gangssignal Q3 des Zählers 21 wird an die Zähler 3 und 5 als ihr Taktsignal geliefert, und das Ausgangssignal Q9 von dem Zähler 21 wird zu den Zählern 17 und 18 als ihr Taktsignal ge liefert. Dadurch können die Zähler mit einer mit dem Taktsignal synchronisierten Zeitzählung arbeiten.

Wenn das in Fig. 3I gezeigte Horizontalsynchronisiersignal Hsync in den Eingangsanschluß D des Flip-Flops 1 eingegeben wird, wird das Horizontalsynchronisiersignal Hsync mit dem Sy stemtaktsignal CLK synchronisiert, das durch den Inverter 32 invertiert ist, und das synchronisierte Horizontalsynchroni siersignal wird von dem Ausgangsanschluß Q des Flip-Flops 1 zu dem nachfolgenden Flip-Flop 2 als sein Taktsignal geliefert sowie an den monostabilen Multivibrator 12 als seine Eingangs daten.

Das Flip-Flop 2 wird durch das Horizontalsynchronisiersignal Hsync zum bistabilen Kippen gebracht und gibt ein in Fig. 3A gezeigtes Signal aus und ein in Fig. 3B gezeigtes invertiertes Signal. Das in Fig. 3A gezeigte Signal, das aus dem nicht-in vertierenden Ausgangsanschluß Q des Flip-Flops 2 ausgegeben wird, wird in den Rücksetzanschluß RS des Zählers 5 durch das UND-Gatter 6 eingegeben, um den Zähler 5 rückzusetzen, und das in Fig. 3B gezeigte invertierte Signal, das aus dem invertie renden Ausgangsanschluß Q* des Flip-Flops 2 ausgegeben wird, wird in den Rücksetzanschluß des Zählers 3 durch das UND-Gatter 4 eingegeben, um den Zähler 3 rückzusetzen.

Die Zähler 3 und 5 führen den Zählbetrieb in einer Periode durch, wenn der Rücksetzzustand freigegeben ist (d. h. in einer Hochpegelperiode). Wenn zu dieser Zeit das eingegebene Horizon talsynchronisiersignal Hsync vorhanden ist, werden die Aus gangssignale der UND-Gatter 7 und 8, wie in den Fig. 3C und 3D gezeigt, niedrig gehalten, weil die Rücksetzaktivzeit der UND- Gatter 7 und 8 als kürzer ermittelt wird als die Ausgangssigna le Q2 und Q3 der Zähler 3 und 5. Demnach wird das Ausgangssi gnal des ODER-Gatters 9, wie in Fig. 3E gezeigt, niedrig.

Da das Ausgangssignal des ODER-Gatters 9 niedrig ist, ändert sich der aktuelle Zustand nicht und dadurch wird das Ausgangs signal des monostabilen Multivibrators 10, wie in Fig. 3F ge zeigt, nicht erzeugt. Demnach wird das Ausgangssignal des Flip- Flops 11, das das Ausgangssignal des monostabilen Multivibra tors 10 als sein Taktsignal empfängt, als sein Anfangsrück setzzustand niedrig gehalten, wodurch das Horizontalstrom-AUS- Signal HPO, wie in Fig. 3H gezeigt, veranlaßt wird, niedrig zu sein. Der monostabile Multivibrator 12 empfängt zu dieser Zeit das Horizontalsynchronisiersignal Hsync, das von dem Flip-Flop 1 ausgegeben wird, als seine Eingangsdaten und stellt ein Im pulssignal bereit. Dieses Impulssignal wird in das Flip-Flop 11 als Rückstellsignal durch den Inverter 13 und das UND-Gatter 14 eingegeben, wie in Fig. 3G gezeigt. Da jedoch das Ausgangssi gnal des Flip-Flops 11 bereits niedrig war, hat das Rücksetz signal keine Bedeutung.

Die Arbeitsweise der Steuervorrichtung in Bezug auf das einge gebene Vertikalsynchronisiersignal Vsync ist dieselbe wie in Bezug auf das eingegebene Horizontalsynchronisiersignal Hsync, wie vorstehend erläutert.

Wenn das in Fig. 4I gezeigte Vertikalsynchronisiersignal Vsync in den Eingangsanschluß D des Flip-Flops 15 eingegeben wird, wird das Vertikalsynchronisiersignal Vsync mit dem Systemtakt signal CLK synchronisiert, und das synchronisierte Vertikalsyn chronisiersignal wird in das nachfolgende Flip-Flop 16 als Taktsignal eingegeben, und in den monostabilen Multivibrator 27 als dessen Eingangsdaten.

Das Flip-Flop 16 wird durch das eingegebene Vertikalsynchroni siersignal Vsynch zum bistabilen Kippen gebracht und gibt ein in Fig. 4A gezeigtes Signal aus und ein wie in Fig. 4B gezeig tes invertiertes Signal. Das in Fig. 4A gezeigte Signal, das aus dem nicht-invertierenden Ausgangsanschluß Q des Flip-Flops 16 ausgegeben wird, wird in den Rücksetzanschluß R5 des Zählers 17 durch das UND-Gatter 19 eingegeben, um den Zähler 17 rückzu setzen, während das in Fig. 4B gezeigte invertierte Signal, das aus dem invertierenden Ausgangsanschluß Q* des Flip-Flops 16 ausgegeben wird, in den Rücksetzanschluß des Zählers 18 durch das UND-Gatter 20 eingegeben wird, um den Zähler 18 rückzu setzen.

Die Zähler 17 und 18 führen den Zählbetrieb in einer Periode durch, wenn der Rücksetzzustand freigegeben ist (d. h. in einer Hochpegelperiode). Wenn zu dieser Zeit das eingegebene Verti kalsynchronisiersignal Vsync vorhanden ist, werden die Aus gangssignale der UND-Gatter 22 und 23, wie in den Fig. 4C und 4D gezeigt, niedrig gehalten, weil die Rücksetzaktivzeit der UND-Gatter 22 und 23 als kürzer als die Ausgangssignale Q6 und Q7 der Zähler 17 und 18 ermittelt wird. Demnach wird das Aus gangssignal des ODER-Gatters 24 niedrig, wie in Fig. 4E ge zeigt.

Da das Ausgangssignal des ODER-Gatters niedrig ist, ändert sich der aktuelle Zustand nicht, und dadurch wird das Ausgangssignal des monostabilen Multivibrators 25 nicht erzeugt (wie in Fig. 4F gezeigt). Demnach wird das Ausgangssignal des Flip-Flops 26, welches das Ausgangssignal des monostabilen Multivibrators 25 als sein Taktsignal empfängt, niedrig gehalten, wie in seinem Anfangsrücksetzzustand, wodurch das Vertikalstrom-AUS-Signal VPO, wie in Fig. 4H gezeigt, veranlaßt wird, niedrig zu sein. Zu dieser Zeit empfängt der monostabile Multivibrator 27 das Vertikalsynchronisiersignal Vsync, das von dem Flip-Flop 15 ausgegeben wird, als seine Eingangsdaten und stellt ein Impulssignal bereit. Dieses Impulssignal wird in das Flip-Flop 26 als sein Rücksetzsignal durch den Inverter 28 und das UND- Gatter 29 eingegeben, wie in Fig. 4G gezeigt. Der Ausgang des Flip-Flops 26 ist jedoch bereits niedrig gewesen, weshalb das Rücksetzsignal keine Bedeutung hat.

Demnach werden das Horizontalstrom-AUS-Signal HPO, das von dem Flip-Flop 11 ausgegeben wird, und das Vertikalstrom-AUS-Signal VPO, das von dem Flip-Flop 26 ausgegeben wird, in das ODER-Gat ter 31 und das UND-Gatter 30 in dem Steuersignal-Ausgabeab schnitt 700 eingegeben, was dazu führt, daß sowohl das Ab schaltsignal SUS wie das Strom-AUS-Signal PO, die von dem Steuersignal-Ausgabeabschnitt ausgegeben werden, niedrig wer den.

In dem Fall, daß das Horizontalsynchronisiersignal Hsync nicht, das Vertikalsynchronisiersignal Vsync hingegen eingegeben wird, führen die Zähler 3 und 5 den Zählbetrieb mit dem vom Zähler 21 bereitgestellten Taktsignal in einer Periode durch, wenn das Rücksetzen der Zähler 3 und 5 freigegeben ist. Ansprechend auf die Ausgänge Q2 und Q3 der Zähler 3 und 5 ergeben sich die Aus gangssignale der UND-Gatter 7 und 8, wie in den Fig. 3C und 3D gezeigt. Demnach gibt das ODER-Gatter 9 ein in Fig. 3E gezeig tes Signal an den monostabilen Multivibrator 10 als dessen Daten aus.

Der monostabile Multivibrator 10 gibt ein in Fig. 3F gezeigtes Impulssignal in Übereinstimmung mit dem Systemtaktsignal CLK aus. Da das Ausgangssignal des Flip-Flops 11, das das Impuls signal von dem monostabilen Multivibrator 10 als sein Taktsi gnal empfängt, in einer Periode hoch wird, wie in Fig. 3H ge zeigt, wenn das Horizontalsynchronisiersignal Hsync nicht vor handen ist, wird das Horizontalstrom-AUS-Signal HPO hoch und dadurch wird das von dem ODER-Gatter 31 ausgegebene Abschalt signal SUS hoch.

Wenn daraufhin das Horizontalsynchronisiersignal Hsync eingege ben wird, erzeugt der monostabile Multivibrator 12 ein Impuls signal in Übereinstimmung mit dem Horizontalsynchronisiersi gnal, das von dem Flip-Flop 1 ausgegeben wird. Dieses Impuls signal wird an das Flip-Flop 11 durch den Inverter 13 und das UND-Gatter 14 geliefert, um das Flip-Flop 11 rückzusetzen, was dazu führt, daß das Horizontalstrom-AUS-Signal HPO und das Ab schaltsignal SUS erneut niedrig werden.

In dem Fall, daß das Horizontalsynchronisiersignal Hsync einge geben, das Vertikalsynchronisiersignal Vsync jedoch nicht ein gegeben wird, führen die Zähler 17 und 18 den Zählbetrieb mit dem Taktsignal von dem Ausgangsanschluß Q9 des Zählers 21 in einer Periode durch, wenn das Rücksetzen der Zähler 17 und 18 freigegeben ist, und die Ausgangssignale der UND-Gatter 22 und 23 sind in den Fig. 4C und 4D in Übereinstimmung mit den Aus gangssignalen Q2 und Q3 der Zähler 17 und 18 gezeigt. Demnach gibt das ODER-Gatter 24 das in Fig. 4E gezeigte Signal an den monostabilen Multivibrator 25 als dessen Eingangsdaten aus, und der monostabile Multivibrator 25 gibt das in Fig. 4F gezeigte Impulssignal in Übereinstimmung mit dem Systemtaktsignal CLK aus.

Das Ausgangssignal des Flip-Flops 26, welches das Taktsignal von dem monostabilen Multivibrator 25 als sein Taktsignal emp fängt, wird, wie in Fig. 4H gezeigt, in einer Periode hoch, wenn das Vertikalsynchronisiersignal Vsync nicht vorhanden ist, und dadurch wird das Vertikalstrom-AUS-Signal VPO hoch, wodurch das von dem ODER-Gatter 31 ausgegebene Abschaltsignal SUS eben falls hoch wird.

Wenn darauf das Vertikalsynchronisiersignal Vsync eingegeben wird, gibt der monostabile Multivibrator 27 ein Impulssignal in Übereinstimmung mit dem Vertikalsynchronisiersignal Vsync aus, das von dem Flip-Flop 15 ausgegeben wird. Dieses Impulssignal wird an das Flip-Flop 26 durch den Inverter 28 und das UND-Gat ter 29 geliefert, um das Flip-Flop 26 rückzusetzen, was dazu führt, daß sowohl das Vertikalstrom-AUS-Signal VPO wie das Abschaltsignal SUS erneut niedrig sein können.

Wenn zusammenfassend entweder das Horizontalsynchronisiersi gnal Hsync oder das Vertikalsynchronisiersignal Vsync eingege ben werden, wird jedes der beiden Strom-AUS-Signale HPO und VPO hoch, was dazu führt, daß das von dem ODER-Gatter 31 aus gegebene Abschaltsignal SUS hoch wird, und das von dem UND- Gatter 30 ausgegebene Systemstrom-AUS-Signal PO niedrig wird. Zwischenzeitlich wird weder das Horizontalsynchronisiersignal Hsync noch das Vertikalsynchronisiersignal Vsync eingegeben, sowohl das Horizontalstrom-AUS-Signal HPO wie das Verti kalstrom-AUS-Signal VPO werden hoch, was dazu führt, daß so wohl das Abschaltsignal SUS wie das Systemstrom-AUS-Signal PO hoch werden. Das Abschaltsignal SUS und das Systemstrom-AUS- Signal PO, die vorstehend erläutert sind, werden dem nachfol genden Steuersystem, wie beispielsweise einer CPU, geliefert, so daß das Steuersystem das Gerät dahingehend steuert, in die Abschaltbetriebsart oder die Systemstrom-AUS-Betriebsart über zugehen.

Fig. 5 zeigt eine Stromsparsteuervorrichtung gemäß einer wei teren Ausführungsform der vorliegenden Erfindung. Gemäß der Schaltung von Fig. 5 wird der Zähler 21a in Fig. 2 durch einen 4 : 1-(teile-durch-4-)Zähler 21 ersetzt, und das Ausgangssignal Q3 dieses Zählers 21a wird den Zählern 3 und 4 als ihr Taktsi gnal geliefert. Außerdem ist ein ODER-Gatter 21b dem ODER-Gat ter des eingegebenen Horizontalsynchronisiersignals Hsync und dem Ausgangssignal des monostabilen Multivibrators 10 hinzuge fügt. Das Ausgangssignal des ODER-Gatters 21 wird den Zählern 17 und 18 als ihr Taktsignal zugeführt. Wie in Fig. 5 gezeigt, zählt der Zähler 21a das Systemtaktsignal CLK und liefert sein Ausgangssignal an die Zähler 3 und 5 als ihr Taktsignal, wie in Fig. 2. Das ODER-Gatter 21b liefert das Horizontalsynchro nisiersignal Hsync an die Zähler 17 und 18 als ihr Taktsignal, wenn das Horizontalsynchronisiersignal Hsync eingegeben wird. Wenn das Horizontalsynchronisiersignal Hsync nicht eingegeben wird, liefert das ODER-Gatter 21b das Ausgangsimpulssignal des monostabilen Multivibrators 10 an die Zähler 17 und 18 als ihr Taktsignal, wodurch die Zähler 17 und 18 in die Lage versetzt werden, zu arbeiten. Die Zähler 17 und 18 können mehr als den 6 : 1-(teile-durch-6-) Zählwert speichern.

Aus dem Vorstehenden wird deutlich, daß die Stromsparsteuer vorrichtung gemäß der vorliegenden Erfindung die Vorteile hat, daß ihre Übergangsfunktionscharakteristik verbessert und ihre Steuerzuverlässigkeit stark erhöht wird, weil sie als Digital schaltung aufgebaut ist und nicht als Analogschaltung, wie bei der herkömmlichen Vorrichtung, wobei das Vorhandensein des eingegebenen Synchronisiersignals innerhalb der Zwei-Perioden zeit des Synchronisiersignals ermittelt wird.

Claims

1. Steuervorrichtung zum Stromsparen für ein elektrisches Gerät mit:

a) einer Horizontalsynchronisiersignal-Eingabeeinrich tung (100) zum Bereitstellen eines mit einem System taktsignal (CLK) synchronisierten Horizontalsynchro nisiersignals (Hsync),
b) einer Horizontalsynchronisiersignal-Ermittlungsein richtung (200) zum Ermitteln, ob das Horizontalsyn chronisiersignal (Hsync) eingegeben wurde oder nicht, durch Zählen eines Ausgangssignals von der Horizontalsynchronisiersignal-Eingabeeinrichtung (100),
c) einer Horizontalermittlungssignal-Ausgabeeinrichtung (300) zum Ausgeben eines Horizontalstrom-AUS-Signals (HPO) in Übereinstimmung mit einem Ausgangssignal der Horizontalsynchronisiersignal-Ermittlungsein richtung (200),
d) einer Vertikalsynchronisiersignal-Eingabevorrichtung (400) zum Bereitstellen eines mit dem Systemtaktsi gnal (CLK) synchronisierten Vertikalsynchronisiersi gnals (Vsync),
e) einer Vertikalsynchronisiersignal-Ermittlungsein richtung (500) zum Ermitteln, ob das Vertikalsyn chronisiersignal (Vsync) eingegeben wurde oder nic ht, durch Zählen eines Ausgangssignals der Vertikal synchronisiersignal-Eingabeeinrichtung (400),
f) einer Vertikalermittlungssignal-Ausgabeeinrichtung (600) zum Ausgeben eines Vertikalstrom-AUS-Signals (VPO) in Übereinstimmung mit einem Ausgangssignal der Vertikalsynchronisiersignal-Ermittlungseinrich tung (500),
g) einer Steuersignalausgabeeinrichtung (700) zum Aus geben eines Systemstrom-AUS-Signals (PO) für eine Strom-Aus-Betriebsart und eines Aussetzsignals (SUS) für eine Aussetzbetriebsart, wobei diese Signale abhängig sind von dem Horizontalstrom-AUS-Signal (HPO) und von dem Vertikalstrom-AUS-Signal (VPO), und mit
h) einer Takterzeugungseinrichtung (800) zum Bereit stellen des Systemtaktsignals (CLK) für die Horizon talsynchronisiersignal-Ermittlungseinrichtung (200) und die Vertikalsynchronisiersignal-Ermittlungsein richtung (500).

2. Steuervorrichtung zum Stromsparen für ein elektrisches Gerät nach Anspruch 1, dadurch gekennzeichnet, daß die Horizontalsynchronisiersignal-Eingabeeinrichtung (100) umfaßt:
ein erstes Flip-Flop (1) zum Synchronisieren des Horizon talsynchronisiersignals (Hsync) mit dem Systemtaktsignal (CLK), und
ein zweites Flip-Flop (2), das durch das durch das erste Flip-Flop (1) synchronisierte Horizontalsynchronisiersi gnal zum bistabilen Kippen gebracht wird, und Bereitstel len eines invertierenden Ausgangssignals und seines nicht-invertierenden Ausgangssignals für die Horizontal synchronisiersignal-Ermittlungseinrichtung (200).

3. Steuervorrichtung zum Stromsparen für ein elektrisches Gerät nach Anspruch 1, dadurch gekennzeichnet, daß die Horizontalsynchronisiersignal-Ermittlungseinrichtung (200) umfaßt:
zwei Zähler (3, 5) zum Zählen des Systemtaktsignals (CLK) in einer Periode, wenn sie nicht rückgesetzt werden, wo bei die Zähler (3, 5) durch ein Ausgangssignal der Hori zontalsynchronisiersignal-Eingabeeinrichtung (100) rück gesetzt werden,
zwei UND-Gatter (4, 6) zum Rücksetzen der Zähler (3, 5) in Übereinstimmung mit einem Systemrücksetzsignal (RESET) und dem Ausgangssignal der Horizontalsynchronisiersignal- Eingabeeinrichtung (100),
zwei weitere UND-Gatter (7, 8) und ein ODER-Gatter (9) zum Ermitteln des eingegebenen Horizontalsynchronisiersi gnals durch Kombinieren der Ausgangssignale der Zähler (3, 5).

4. Steuervorrichtung zum Stromsparen für ein elektrisches Gerät nach einem der Ansprüche 1 bis 3, dadurch gekenn zeichnet, daß die Horizontalermittlungssignal-Ausgabeein richtung (300) umfaßt:
einen ersten monostabilen Multivibrator (10), der anspre chend auf das Ausgangssignal der Horizontalsynchronisier signal-Ermittlungseinrichtung (200) ein Impulssignal be reitstellt,
ein fünftes Flip-Flop (11), das das Impulssignal von dem ersten monostabilen Multivibrator (10) als sein Taktsi gnal empfängt und das Horizontalstrom-AUS-Signal (HPO) ansprechend auf das Horizontalsynchronisiersignal aus gibt, das von dem ersten Flip-Flop (1) in der Horizontal synchronisiersignal-Eingabeeinrichtung (100) ausgegeben wird, und
einen Inverter (13) und ein UND-Gatter (14) zum Rückset zen des fünften Flip-Flops (11) in Übereinstimmung mit dem Ausgangssignal eines zweiten monostabilen Multivi brators (12).

5. Steuervorrichtung zum Stromsparen für ein elektrisches Gerät nach einem der Ansprüche 1 bis 4, dadurch gekenn zeichnet, daß die Vertikalsynchronisiersignal-Eingabeein richtung (400) umfaßt:
ein drittes Flip-Flop (15) zum Synchronisieren des Ver tikalsynchronisiersignals (Vsync) mit dem Systemtaktsi gnal (CLK), und
ein viertes Flip-Flop (16), das durch das durch das drit te Flip-Flop (15) synchronisierte Vertikalsynchronisier signal zum bistabilen Kippen gebracht wird, wobei das vierte Flip-Flop (16) sein invertierendes Ausgangssignal und sein nicht-invertierendes Ausgangssignal für die Ver tikalsynchronisiersignal-Ermittlungseinrichtung (500) bereitstellt.

6. Steuervorrichtung zum Stromsparen für ein elektrisches Gerät nach einem der Ansprüche 1 bis 4, dadurch gekenn zeichnet, daß die Vertikalsynchronisiersignal-Ermitt lungseinrichtung (500) umfaßt:
zwei Zähler (17, 18) zum Zählen des Systemtaktsignals (CLK) in einer Periode, wenn sie nicht rückgesetzt wer den, wobei die Zähler (17, 18) durch ein Ausgangssignal der Vertikalsynchronisiersignal-Eingabeeinrichtung (400) rückgesetzt werden,
zwei UND-Gatter (19, 20) zum Rücksetzen der Zähler (17, 18) in Übereinstimmung mit dem Systemrücksetzsignal (RE SET) und dem Ausgangssignal der Vertikalsynchronisiersi gnal-Eingabeeinrichtung (400), und
zwei weitere UND-Gatter (22, 23) und ein ODER-Gatter (24) zum Ermitteln des eingegebenen Vertikalsynchronisiersi gnals durch Kombinieren der Ausgangssignale der Zähler (17, 18).

7. Steuervorrichtung zum Stromsparen für ein elektrisches Gerät nach einem der Ansprüche 1 bis 5, dadurch gekenn zeichnet, daß die Vertikalermittlungssignal-Ausgabeein richtung (600) umfaßt:
einen dritten monostabilen Multivibrator (25), der ein Impulssignal ansprechend auf das Ausgangssignal der Ver tikalsynchronisiersignal-Ermittlungseinrichtung (500) bereitstellt,
ein sechstes Flip-Flop (26), das das Impulssignal von dem dritten monostabilen Multivibrator (25) als sein Taktsi gnal empfängt und das Vertikalstrom-AUS-Signal (VPO) ausgibt,
einen vierten monostabilen Multivibrator (27), der ein Impulssignal ansprechend auf das Vertikalsynchronisiersi gnal bereitstellt, das von dem dritten Flip-Flop (15) in der Vertikalsynchronisiersignal-Eingabeeinrichtung (400) ausgegeben wird, und
einen Inverter (28) und ein UND-Gatter (29) zum Rückset zen des sechsten Flip-Flops (26) in Übereinstimmung mit dem Ausgangssignal des vierten monostabilen Multivibrat ors (27).

8. Steuervorrichtung zum Stromsparen für ein elektrisches Gerät nach einem der Ansprüche 1 bis 7, dadurch gekenn zeichnet, daß die Steuersignalausgabeeinrichtung (700) umfaßt:
ein UND-Gatter (30) zum UND-Verknüpfen des Horizontal strom-AUS-Signals (HPO) von der Horizontalermittlungssi gnal-Ausgabeeinrichtung (300) mit dem Vertikalstrom-AUS- Signal (VPO) von der Vertikalermittlungssignal-Ausgabe einrichtung (600) und zum Ausgeben des Systemsstrom-AUS- Signals (PO), und
ein ODER-Gatter (31) zum ODER-Verknüpfen des Horizontal strom-AUS-Signals (HPO) mit dem Vertikalstrom-AUS-Signal (VPO) und zum Ausgeben des Aussetzsignals (SUS).

9. Steuervorrichtung zum Stromsparen für ein elektrisches Gerät nach einem der Ansprüche 1 bis 8, dadurch gekenn zeichnet, daß die Takterzeugungseinrichtung (800) einen Dezimalzähler (21) zum Durchführen eines Dezimalzählens in bezug auf das Systemtaktsignal (CLK) umfaßt und zum Bereitstellen seines Zählausgangssignals (Q₃, Q₇) für die Horizontalsynchronisiersignal-Ermittlungseinrichtung (200) und für die Vertikalsynchronisiersignal-Ermitt lungseinrichtung (500) als ihr Taktsignal.

10. Steuervorrichtung zum Stromsparen für ein elektrisches Gerät nach einem der Ansprüche 1 bis 8, dadurch gekenn zeichnet, daß die Takterzeugungseinrichtung (800) umfaßt:
einen 4 : 1-Zähler (21a) zum Zählen des Systemtaktsignals (CLK) und zum Bereitstellen seines Zählausgangs (Q₃) für die Horizontalsynchronisiersignal-Ermittlungseinrichtung (200) als ihr Taktsignal, und
ein ODER-Gatter (21b) zum ODER-Verknüpfen des eingegebe nen Horizontalsynchronisiersignals (Hsync) mit dem Aus gangssignal des ersten monostabilen Multivibrators (10) in der Horizontalermittlungssignal-Ausgabeeinrichtung (300) und zum Bereitstellen seines Ausgangssignals für die Vertikalsynchronisiersignal-Ermittlungseinrichtung (500) als ihr Taktsignal.

11. Steuervorrichtung zum Stromsparen für ein elektrisches Gerät nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß eine Stromversorgungsbetriebsart für das elektrische Gerät in Abhängigkeit von dem System strom-AUS-Signal (PO) und dem Aussetzsignal (SUS) einge stellt wird.

12. Steuervorrichtung zum Stromsparen für ein elektrisches Gerät nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß das elektrische Gerät mehrere Strom versorgungsbetriebsarten aufweist, wobei das Gerät in ei ner Normalbetriebsart die volle Stromversorgung erhält,
in der Aussetzbetriebsart eine Stromversorgung für einem minimalen Grundbetrieb erhält, und
in der Strom-AUS-Betriebsart die Stromversorgung unter brochen ist.

13. Steuervorrichtung zum Stromsparen für ein elektrisches Gerät, dadurch gekennzeichnet, daß das elektrische Gerät eine von der Steuervorrichtung gesteuerte Prozessorein heit aufweist.

14. Steuervorrichtung zum Stromsparen für ein elektrisches Gerät, dadurch gekennzeichnet, daß das elektrische Gerät ein Monitor ist.