DE19527867A1

DE19527867A1 - Metal substrate for electrical and/or electronic semiconductor circuit - has Peltier chip connected between respective overlapping metallisation structures of upper and lower ceramic layer

Info

Publication number: DE19527867A1
Application number: DE1995127867
Authority: DE
Inventors: Juergen Dr Ing Schulz-Harder
Original assignee: Individual
Current assignee: Individual
Priority date: 1995-07-29
Filing date: 1995-07-29
Publication date: 1997-01-30

Abstract

The substrate includes one ceramic layer on the upper side and a further ceramic layer (8) on the lower side, the two ceramic layers being parallel and thermally connected to each other. The upper layer is provided with a metallisation (3) upon which components (4), e.g. a chip, are deposited. Between the two layers the two layers are provided several Peltier chips (6) of a Peltier device (11). Each Peltier chip has respective connections to another metallisation structure (5) of the upper ceramic layer and to a metallisation structure (7) on the lower ceramic layer. A meandering current flows through the chips in the same direction and the two metallisations with which the Peltier chips contact are also formed flat on their respective ceramic layers. These two metallisations are deposited on the ceramic layers through use of the DCB method or active solder method. A further metallisation (9) lies between the lower ceramic layer and a cooler (10).

Description

Die Erfindung bezieht sich auf ein Metall-Substrat gemäß Oberbegriff Patentanspruch 1.The invention relates to a metal substrate according to the preamble of claim 1.

Metall-Keramik-Substrate, die aus wenigstens einer Schicht aus Keramik bestehen und an wenigstens einer Oberflächenseite mit einer Metallisierung versehen sind, und zwar zur Bildung von Leiterbahnen, Kontaktflächen usw. durch Strukturierung dieser Metallisierung, werden insbesondere für Halbleiter-Schaltkreise höherer Leistung verwendet, bei denen dann in der Regel auch für eine ausreichende Kühlung zum Abführen von Verlustwärme gesorgt werden muß.Metal-ceramic substrates consisting of at least one layer of ceramic and attached at least one surface side are provided with a metallization, specifically for Formation of conductor tracks, contact areas etc. by structuring them Metallization, in particular, are used for semiconductor circuits of higher performance used, which then usually also for adequate cooling for Dissipation of heat loss must be taken care of.

Aufgabe der Erfindung ist es, ein Substrat aufzuzeigen, welches sich durch einen besonders geringen Wärmewiderstand zwischen dem ersten Substrat und der weiteren Schicht auszeichnet.The object of the invention is to show a substrate which is characterized by a particularly low thermal resistance between the first substrate and the other Layer.

Zur Lösung dieser Aufgabe ist ein Substrat erfindungsgemäß entsprechend dem kennzeichnenden Teil des Patentanspruches 1 ausgebildet.To achieve this object, a substrate is according to the invention characterizing part of claim 1 is formed.

Durch die zwischen der ersten Keramikschicht und der weiteren Schicht vorgesehene Peltier-Anordnung ist ein optimales Kühlen der ersten Keramikschicht und der auf dieser Keramikschicht aufgebrachten elektrischen oder elektronischen Bauelemente, beispielsweise Halbleiter-Leistungs-Bauelemente oder -Chips möglich, und zwar durch den die Peltier-Chips in einer bestimmten Richtung durchfließenden Strom. Durch Regelung des Stromes kann die Kühlwirkung gesteuert werden. Durch Umkehrung der Stromrichtung ist weiterhin auch ein Erwärmen der ersten Keramikschicht und der auf dieser vorhandenen Bauelemente möglich, was insbesondere bei Schaltungen, die bei extrem niedrigen Temperaturen eingesetzt werden sollen, von Bedeutung ist. Durch die Kühlmöglichkeit sowie die Möglichkeit zu heizen, können die unter Verwendung des erfindungsgemäßen Substrates hergestellten Schaltkreise in Umgebungen mit sehr unterschiedlichen Temperaturen betrieben werden, d. h. das erfindungsgemäße Substrat eignet sich beispielsweise für Schaltungen oder Schaltkreise für die Luftfahrt- und/oder Weltraumtechnik.By the one provided between the first ceramic layer and the further layer Peltier arrangement is an optimal cooling of the first ceramic layer and that on top of it Ceramic or electrical or electronic components, For example, semiconductor power components or chips possible, by the current flowing through the Peltier chips in a certain direction. By Regulating the current, the cooling effect can be controlled. By reversing the Current direction is also a heating of the first ceramic layer and on of these existing components possible, which is particularly the case with circuits which extremely low temperatures are to be used is important. Through the Cooling as well as the possibility of heating can be done using the Circuits manufactured according to the invention in environments with very operate at different temperatures, d. H. the substrate according to the invention is suitable for example for circuits or circuits for aviation and / or Space technology.

Mit der weiteren Schicht kann das erfindungsgemäße Substrat bzw. der von diesem Substrat gebildete Schaltkreis ggf. zusammen mit weiteren Schaltkreisen auf einem gemeinsamen Träger, beispielsweise auf einem Kühlkörper befestigt werden.With the further layer, the substrate according to the invention or the substrate thereof Circuit formed substrate possibly together with other circuits on one common carrier, for example, be attached to a heat sink.

Sind auf diesem gemeinsamen Träger mehrere mit dem erfindungsgemäßen Substrat hergestellte Schaltkreise oder Module vorgesehen, so kann jeder Schaltkreis bei einem evtl. Defekt zusammen mit seiner Peltier-Anordnung als komplettes Modul ausgetauscht werden, ohne daß die übrigen Schaltkreise hiervon berührt sind.Are several on this common carrier with the substrate according to the invention manufactured circuits or modules provided, so each circuit at one possible defect together with its Peltier arrangement as a complete module without touching the other circuits.

Die Peltier-Anordnung ist bei dem erfindungsgemäßen Substrat so ausgebildet, daß die Anzahl der äußeren Anschlüsse zum Betreiben dieser Peltier-Anordnung möglichst gering ist. Vorzugsweise weist die Peltier-Anordnung nur zwei Anschlüsse auf, nämlich einen Anschluß zum Zuführen und einen Anschluß zum Abführen des Stromes.The Peltier arrangement is designed in the substrate according to the invention so that the The number of external connections for operating this Peltier arrangement should be as small as possible is. The Peltier arrangement preferably has only two connections, namely one Connection for supply and a connection for discharging the current.

Bei einer mehrstufigen Peltier-Anordnung sind zwischen den einzelnen Stufen weitere Keramikschichten mit strukturisierten Kontaktflächen bzw. Leiterbahnen für die Peltier- Chips bildende Metallisierungen vorgesehen. Notwendige Verbindungen zwischen Leiterbahnen an verschiedenen Seiten der Keramikschichten sind durch Durchkontaktierungen hergestellt. Der Vorteil hierbei ist zum einen sichere Verbindung zwischen den Metallisierungen. Weiterhin wirken die Durchkontaktierungen auch als zusätzliche, den Wärmewiderstand reduzierende Wärmebrücken.In the case of a multi-stage Peltier arrangement, there are more between the individual stages Ceramic layers with structured contact areas or conductor tracks for the Peltier Metallizations forming chips are provided. Necessary connections between Conductor tracks on different sides of the ceramic layers are through Vias made. The advantage here is a secure connection between the metallizations. The vias also act as additional thermal bridges that reduce thermal resistance.

Die Erfindung wird im Folgenden anhand der Figuren an Ausführungsbeispielen näher erläutert. Es zeigen:The invention is illustrated below with the aid of exemplary embodiments explained. Show it:

Fig. 1 in vereinfachter Schnittdarstellung eine erste, mögliche Ausführungsform des erfindungsgemäßen Substrates; Fig. 1 is a simplified sectional view of a first possible embodiment of the substrate according to the invention;

Fig. 2 eine weitere mögliche Ausführungsform des erfindungsgemäßen Substrates mit einer Mehrfach-Peltier-Anordnung (Multistage-Peltier-Anordnung); Fig. 2 shows another possible embodiment of the substrate according to the invention with a multiple Peltier arrangement (multistage Peltier assembly);

Fig. 3 in vergrößerter Einzeldarstellung eine Durchkontaktierung zum Anschluß der Peltier-Chips bei dem Substrat der Fig. 2. Fig. 3 is an enlarged detail view, a via hole for connecting the Peltier chips, the substrate of FIG. 2.

Das in der Fig. 1 wiedergegebene Substrat 1 besteht u. a. aus einer oberen Keramikschicht 2, die an ihrer Oberseite mit einer strukturierten ersten Metallisierung 3 versehen ist, welche bei der dargestellten Ausführungsform eine Metallfläche 3′ zum Auflöten eines Halbleiter-Leistungs-Chip 4 und Kontaktflächen bzw. Leiterbahnen 3′′ zum Anschließen des Chips 4 bildet.The reproduced in FIG. 1, substrate 1 is, inter alia, of an upper ceramic layer 2 is provided on its upper side with a patterned first metallization 3, which in the illustrated embodiment, a metal surface 3 'for soldering a semiconductor power chip 4 and the contact surfaces or conductor tracks 3 '' for connecting the chip 4 forms.

Auf der Unterseite ist die Keramikschicht 2 mit einer weiteren Metallisierung 5 versehen, die ebenfalls strukturiert ist und Leiterbahnen 5′ mit Kontaktflächen bildet, und zwar für Peltier-Chips 6, die zwischen diesen Leiterbahnen 5′ und Leiterbahnen 7′ vorgesehen sind, welch letztere von der strukturierten Metallisierung 7 gebildet sind, die an der Oberseite einer zweiten Keramikschicht 8 vorgesehen ist. Die beiden Keramikschichten 2 und 8 sind parallel und voneinander beabstandet vorgesehen. An der Unterseite ist die Keramikschicht 8 mit einer weiteren Metallisierung 9 versehen, an der ein über die Unterseite dieser Metallisierung wegstehender Kühlkörper 10 befestigt ist.On the underside, the ceramic layer 2 is provided with a further metallization 5 , which is also structured and forms conductor tracks 5 'with contact surfaces, specifically for Peltier chips 6 which are provided between these conductor tracks 5 ' and conductor tracks 7 ', the latter of which The structured metallization 7 are formed, which is provided on the top of a second ceramic layer 8 . The two ceramic layers 2 and 8 are provided in parallel and spaced apart. On the underside, the ceramic layer 8 is provided with a further metallization 9 , to which a heat sink 10 projecting beyond the underside of this metallization is attached.

Die Metallisierungen 3, 5, 7 und 9 bestehen jeweils aus einer Metallfolie, die flächig mit den Keramikschichten 2 bzw. 8 verbunden ist, und zwar beispielsweise unter Verwendung der DCB-Technik. Die Peltier-Chips 6 sind jeweils mit den Leiterbahnen 5′ und 7′ bzw. mit den von diesen Leiterbahnen gebildeten Kontaktflächen durch Löten oder andere geeignete Weise verbunden, und zwar derart, daß jedes Peltier-Chip mit einem Anschluß mit einer Leiterbahn 5′ und mit dem anderen Anschluß mit einer Leiterbahn 7 verbunden ist.The metallizations 3 , 5 , 7 and 9 each consist of a metal foil which is connected flat to the ceramic layers 2 and 8 , for example using DCB technology. The Peltier chips 6 are each connected to the conductor tracks 5 'and 7 ' or to the contact surfaces formed by these conductor tracks by soldering or other suitable means, in such a way that each Peltier chip with a connection to a conductor track 5 'and is connected to a conductor track 7 with the other connection.

Die Leiterbahnen 5′ und 7′ sind bei der dargestellten Ausführungsform so ausgeführt, daß ein mäanderartiger Stromfluß durch sämtliche in Reihe liegende Peltier-Chips möglich ist, und zwar von der in der Fig. 1 linken Leiterbahn 7′ an die in dieser Figur rechte Leiterbahn 7′.The conductor tracks 5 'and 7 ' are designed in the illustrated embodiment so that a meandering current flow through all the Peltier chips lying in series is possible, namely from the left in FIG. 1 trace 7 'to the right trace in this figure 7 ′.

Die Peltier-Chips sind hierbei so orientiert, daß bei dem durch den Pfeil 1 angegebenen Stromfluß die kühlende Seite jedes Peltier-Chip oben liegt, d. h. mit einer Leiterbahn 5′ verbunden ist und die wärmeabgebende Seite jedes Peltier-Chip mit einer Leiterbahn 7′ verbunden ist. Bei der für die Fig. 1 gewählten Darstellung ist somit jedes zweite Peltier- Chip gewendet eingebaut.The Peltier chips are oriented so that in the current flow indicated by the arrow 1 , the cooling side of each Peltier chip is at the top, that is connected to a conductor 5 'and the heat-emitting side of each Peltier chip is connected to a conductor 7 ' is. In the illustration chosen for FIG. 1, every second Peltier chip is thus installed reversed.

Bei eingeschaltetem Strom 1 durch die Peltier-Chip bzw. durch die von diesen Chip gebildete Peltier-Anordnung 11 ist somit ein wirksames Abführen von Verlustwärme vom Chip 4 an den Kühler 10 möglich, der beispielsweise ein Luftkühler oder Wasserkühler usw. ist. Durch Änderung der Größe des Gleichstromes 1 ist die Kühlwirkung steuerbar, und zwar derart, daß die Chip-Temperatur stets unter einem vorgegebenen Wert bleibt. Durch Änderung der Richtung des Stromes 1 ist auch eine Heizwirkung, d. h. eine Erhöhung der Temperatur des Chips 4 möglich, so daß die Temperatur des Chips 4 auch bei extrem niedrigen Umgebungsbedingungen in einem optimalen Bereich gehalten werden kann, beispielsweise in der Flugzeug- und Raumfahrttechnik.When current 1 is switched on by the Peltier chip or by the Peltier arrangement 11 formed by this chip, an effective dissipation of heat loss from the chip 4 to the cooler 10 , which is, for example, an air cooler or water cooler etc., is possible. The cooling effect can be controlled by changing the size of the direct current 1 in such a way that the chip temperature always remains below a predetermined value. By changing the direction of the current 1 , a heating effect, ie an increase in the temperature of the chip 4, is also possible, so that the temperature of the chip 4 can be kept in an optimal range even in the case of extremely low ambient conditions, for example in aircraft and space technology.

Die Fig. 2 und 3 zeigen als weitere mögliche Ausführungsform ein Substrat 1a, welches sich von dem Substrat 1 im wesentlichen dadurch unterscheidet, daß anstelle der nur eine Reihe von Peltier-Chip 6 aufweisenden und damit einstufigen Peltier-Anordnung 11 eine mehrstufige Peltier-Anordnung, d. h. bei der dargestellten Ausführungsform eine dreistufige Peltier-Anordnung 11a vorgesehen ist. Figs. 2 and 3 show a further possible embodiment of a substrate 1 a, which essentially differs from the substrate 1, that instead of only one row of Peltier chip 6 having and therefore single-stage Peltier assembly 11 is a multi-stage Peltier Arrangement, ie a three-stage Peltier arrangement 11 a is provided in the illustrated embodiment.

Das Substrat 1a besitzt wiederum die obere Keramikschicht 2, die untere Keramikschicht 8 und die zugehörige Metallisierungen 3, 5, 7 und 9. Zwischen den Metallisierungen 5 und 7 bzw. den von diesen Metallisierungen gebildeten Leiterbahnen und Kontaktflächen befindet sich die mehrstufige Peltier-Anordnung 11 a, die von insgesamt drei Gruppen von Peltier-Elementen 6 und dazwischenliegenden weiteren Keramikschichten 12 und 13 mit zugehörigen Metalliierungen 14-17 gebildet ist. Im einzelnen umfaßt die oberste, unmittelbar an die Keramikschicht 2 bzw. deren Metallisierung 5 anschließende Gruppe zwei Peltier-Chips 6, die mit ihrem unteren Anschluß jeweils mit Leiterbahnen der strukturisierten Metallisierung 14 verbunden sind.The substrate 1 a in turn has the upper ceramic layer 2 , the lower ceramic layer 8 and the associated metallizations 3 , 5 , 7 and 9 . Between the metallizations 5 and 7 or the interconnects and contact areas formed by these metallizations is the multi-stage Peltier arrangement 11 a, which is formed by a total of three groups of Peltier elements 6 and intermediate ceramic layers 12 and 13 with associated metallizations 14-17 is. Specifically, the uppermost group, which directly adjoins the ceramic layer 2 or its metallization 5, comprises two Peltier chips 6 , each of which is connected to conductor tracks of the structured metallization 14 with its lower connection.

Eine zweite Gruppe von Peltier-Chips befindet sich unterhalb der Keramikschicht 12. Die Peltier-Chips dieser Gruppe sind mit ihrem oberen Anschluß mit Kontaktflächen bzw. Leiterbahnen der strukturisierten Metallisierung 1 5 verbunden und mit ihren unteren Anschlüssen mit Leiterbahnen bzw. Kontaktflächen der strukturisierten Metallisierung 16 auf der Oberseite der Keramikschicht 1 3. Unterhalb der Keramikschicht 13 befindet sich die dritte, insgesamt fünf Peltier-Chips aufweisende Gruppe, die mit ihren oberen Anschlüssen jeweils mit den Kontaktflächen bzw. Leiterbahnen der strukturisierten Metallisierung 17 und mit ihren unteren Anschlüssen mit den Leiterbahnen 5′ der Metallisierung 5 auf der Keramikschicht 8 verbunden sind.A second group of Peltier chips is located below the ceramic layer 12 . The Peltier chips of this group are connected with their upper connection to contact areas or conductor tracks of the structured metallization 1 5 and with their lower connections to conductor tracks or contact areas of the structured metallization 16 on the upper side of the ceramic layer 1 3. Below the ceramic layer 13 is located the third, a total of five Peltier chips group, which are connected with their upper connections to the contact surfaces or conductor tracks of the structured metallization 17 and with their lower connections to the conductor tracks 5 'of the metallization 5 on the ceramic layer 8 .

Die Metallschichten 3, 5, 14-17 sind so strukturiert, daß auch bei dieser Ausführungsform wiederum sämtliche Peltier-Chips 6 in Serie in einem gemeinsamen Stromkreis liegen, und zwar mit den Anschlüssen 18 und 19, von denen der Anschluß 18 von der in der Fig. 2 linken Leiterbahn 7′ und der Anschluß 19 von der in der Fig. 2 rechten von der strukturisierten Metallisierung 14 gebildeten Leiterbahn gebildet ist. Sämtliche Peltier-Chips 6 sind wiederum so orientiert, daß bei der durch den Pfeil 1 angenommenen Stromrichtung die oberen Anschlüsse kühlend wirken. Durch Änderung der Stromrichtung kann eine Heizwirkung erreicht werden.The metal layers 3 , 5 , 14-17 are structured in such a way that, in this embodiment too, all Peltier chips 6 are in series in a common circuit, with the connections 18 and 19 , of which the connection 18 is different from that in the Fig. 2 left trace 7 'and the connector 19 is formed by the conductive trace formed in Fig. 2 from the structured metallization 14 . All Peltier chips 6 are in turn oriented so that the upper connections have a cooling effect in the current direction assumed by arrow 1 . A heating effect can be achieved by changing the current direction.

Zwischen den Metallisierungen 14 und 15 sowie den Metallisierungen 16 und 17 bzw. den von diesen Metallisierungen gebildeten Leiterbahnen ist jeweils wenigstens eine Durchkontaktierung 20 erforderlich, wie dies in der Fig. 3 vergrößert dargestellt ist. Diese Durchkontaktierungen 20 sind dadurch hergestellt, daß in der betreffenden Keramikschicht 12 bzw. 13 eine durchgehende Öffnung 21 eingebracht ist, in die nach dem Aufbringen der Metallisierung auf eine Oberflächenseite dieser Keramikschicht, beispielsweise der Metallisierung 17 auf die Unterseite der Keramikschicht 13 ein Kontaktkörper, beispielsweise eine Kugel 22 aus einem dem Material der Metallisierung 17 entsprechenden Material, beispielsweise aus Kupfer eingesetzt wird. Die Kugel 22 ist an ihrer Außenfläche ebenfalls oxidiert. Nach dem Einsetzen der Kugel 22 wird die die Metallisierung 16 bildende oxidierte Folie aufgelegt. Unter Hitzeeinwirkung wird diese Metallisierung dann mit der Oberseite der Keramikschicht 13 sowie gleichzeitig auch die Kugel 22 mit den Metallisierungen 16 und 17 verbunden, und zwar mittels des DCB- Prozesses, d. h. durch Aufschmelzen der als Eutektikum wirkenden Oxidschicht.At least one plated-through hole 20 is required between the metallizations 14 and 15 and the metallizations 16 and 17 or the interconnects formed by these metallizations, as is shown enlarged in FIG. 3. These plated-through holes 20 are produced in that a through opening 21 is made in the relevant ceramic layer 12 or 13 , into which a contact body, for example, is applied after the metallization has been applied to a surface side of this ceramic layer, for example the metallization 17 on the underside of the ceramic layer 13 a ball 22 made of a material corresponding to the material of the metallization 17 , for example of copper, is used. The ball 22 is also oxidized on its outer surface. After the ball 22 has been inserted, the oxidized film forming the metallization 16 is placed on it. Under the influence of heat, this metallization is then connected to the top of the ceramic layer 13 and at the same time the ball 22 to the metallizations 16 and 17 , specifically by means of the DCB process, ie by melting the oxide layer acting as a eutectic.

Die die Metallisierung bildenden Metallfolien weisen wiederum eine Dicke von etwa 0,1-1,0 mm auf. Die Keramikschichten besitzen eine Dicke im Bereich von etwa 0,2-1,5 mm. Die für die Durchkontaktierung verwendeten kugelförmigen Kontaktelemente 22 besitzen einen Durchmesser im Bereich zwischen etwa 0,25-2,0 mm.The metal foils forming the metallization in turn have a thickness of approximately 0.1-1.0 mm. The ceramic layers have a thickness in the range of approximately 0.2-1.5 mm. The spherical contact elements 22 used for the plated-through hole have a diameter in the range between approximately 0.25-2.0 mm.

Die Erfindung wurde voranstehend an einem Ausführungsbeispiel beschrieben. Es versteht sich, daß zahlreiche Änderungen sowie Ergänzungen möglich sind, ohne daß dadurch der der Erfindung zugrundeliegende Erfindungsgedanke verlassen wird.The invention has been described above using an exemplary embodiment. It it goes without saying that numerous changes and additions are possible without thereby leaving the inventive concept on which the invention is based.

BezugszeichenlisteReference list

1, 1a Substrat
2 Keramikschicht
3 Metallisierung
3′, 3′′ Bereich
4 Chip
5 Metallisierung
5′ Leiterbahn
6 Peltier-Chip
7 Metallisierung
7′ Leiterbahn
8 Keramikschicht
9 Metallisierung
10 Kühler
11, 11a Peltier-Anordnung
12, 13 Keramikschicht
14-17 Metallisierung
18, 19 Anschluß
20 Durchkontaktierung
21 Öffnung
22 Kugel 1 , 1 a substrate
2 ceramic layer
3 metallization
3 ′ , 3 ′ ′ area
4 chip
5 metallization
5 ′ conductor track
6 Peltier chip
7 metallization
7 ′ conductor track
8 ceramic layer
9 metallization
10 coolers
11 , 11 a Peltier arrangement
12 , 13 ceramic layer
14-17 metallization
18 , 19 connection
20 plated-through holes
21 opening
22 bullet

Claims

1. Metal substrate for electrical and / or electronic circuits, in particular for semiconductor circuits, with a first ceramic layer ( 2 ) on the top of the substrate, which has at least one area, preferably provided with a first metallization ( 3 ), for applying components ( 4 ), and with a further layer ( 8 ) on the underside of the substrate, the further layer ( 8 ) being provided parallel to the first ceramic layer ( 2 ) and thermally connected to it, characterized in that between the first ceramic layer ( 2 ) and the further layer ( 8 ) a Peltier arrangement ( 11 , 11 a) having a plurality of Peltier chips ( 6 ) is provided, each Peltier chip ( 6 ) having a first connection with a second structured metallization ( 3rd , 15 , 17 ) and with a second connection with a third structured metallization ( 7 , 14 , 16 ), in such a way that at a current flowed through Peltier chips ( 6 ) each act in the same direction, and that the second and third structured metallizations are also applied flat to a ceramic layer ( 2 , 8 , 12 , 13 ), using the DCB process or an active solder - procedure.

2. Substrate according to claim 1, characterized in that the further layer is a second ceramic layer ( 8 ).

3. Substrate according to claim 1 or 2, characterized in that the Peltier arrangement ( 11 ) is formed in one step, that the first ceramic layer on its side facing away from the first metallization ( 3 ) has a second metallization ( 5 ) and the further layer ( 8 ) has a third metallization ( 7 ) on its side facing the first ceramic layer ( 2 ), and that a plurality of Peltier chips ( 6 ) is provided between the second and third metallizations ( 5 , 7 ).

4. Substrate according to claim 1 or 2, characterized in that the Peltier arrangement ( 11 a) is carried out at least in two stages, that for each stage a group of Peltier chips ( 6 ) is provided that the groups of Peltier chips in the thermal connection between the first ceramic layer ( 2 ) and the further layer ( 8 ) are provided in series, and that between adjacent groups of Peltier chips each an additional ceramic layer ( 12 , 13 ) is provided, which is on a surface side with a second Metallization and is provided on the other surface side with a third metallization and are parallel to the first ceramic layer ( 2 ).

5. Substrate according to one of claims 1-4, characterized by at least one plated-through hole ( 20 ) on a ceramic layer ( 12 , 13 ) for establishing an electrical connection between the conductor tracks provided on the different surface sides of this ceramic layer for the Peltier chips ( 6 ) forming metallizations.

6. Substrate according to one of claims 1-5, characterized in that the further layer ( 8 ) is a base layer for fastening the substrate to a carrier ( 10 ).

7. Substrate according to one of claims 1-5, characterized in that the further layer ( 8 ) on its side facing away from the first ceramic layer ( 2 ) is provided with a fourth metallization ( 9 ).

8. Substrate according to one of claims 1-6, characterized in that the further layer ( 8 ) is preferably connected via the fourth metallization ( 9 ) to a heat sink ( 10 ).