DE19520785A1

DE19520785A1 - Thyristor mit isoliertem Gate und Verfahren zur Steuerung desselben

Info

Publication number: DE19520785A1
Application number: DE19520785A
Authority: DE
Inventors: Noriyuki Iwamuro
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 1994-06-08
Filing date: 1995-06-07
Publication date: 1995-12-14
Anticipated expiration: 2015-06-08
Also published as: US5659185A; JPH07335858A; DE19520785C2

Description

Die vorliegende Erfindung betrifft Thyristoren mit isoliertem Gate, die als Leistungsschaltvorrich tungen verwendet werden.

Thyristoren sind infolge ihrer niedrigen Durchlaßspannungscharakteristik als unverzichtbare Vorrichtungen für Leistungswandlungen großer Kapazität verwendet worden. In diesem Tagen werden GTO Thyristoren (Gate-abschaltbare Thyristoren) sehr oft im Bereich hoher Spannungen und hoher Ströme verwendet. Es haben sich allerdings auch Nachteile der GTO-Thyristoren gezeigt. Die Nachteile umfassen unter anderem, daß (1 die GTO-Thyristoren einen großen Gatestrom zum Abschalten erfordern, d. h. daß die Abschaltverstärkung der GTO-Thyristoren klein ist und (2) die GTO-Thyristoren große Snubber-Schaltungen zu ihrem sicheren Abschalten benötigen. Da die Schaltgeschwindigkeit der GTO-Thyristoren gering ist, war ihre Verwendung auf den Bereich niedriger Frequenzen beschränkt. 1984 hat V.A.K. Temple (siehe IEEE IEDM Tech. Dig., 1984, Seite 282) einen MOS gesteuerten Thyristor (nachfolgend als "MCT" bezeichnet) offenbart, den man als einen spannungsgesteuerten Thyristor bezeichnen kann. Seitdem ist der MCT weltweit analysiert und verbessert worden. Dies beruht darauf, daß der MCT ein spannungsgesteuerter Thyristor ist, der mit einer sehr viel einfacheren Gateschaltung als die GTO-Thyristoren betrieben werden kann, und daß der MCT mit einer niedrigen Durchlaß spannung einschaltet. Kürzlich sind neue Vorrichtungsaufbauten vorgeschlagen worden, die zwei Aufbauten mit isoliertem Gate aufweisen und in einer Thyristorbetriebsart arbeiten, wenn die Vorrichtungen eingeschaltet werden und in einer IGBT-Betriebsart, wenn die Vorrichtungen ausgeschaltet werden (siehe S. Momota et al., Proc. of IEEE ISPSD, ′92(1992), Seite 28, und Y. Seki et al., Prod. of IEEE ISPSD, ′93(1993), Seite 159). Die neuen Vorrichtungen realisieren die Eigenschaften niedriger Durchlaßspannung und hoher Schaltgeschwindigkeit in einer einzi gen Vorrichtung durch Umschaltung zwischen den Betriebsarten.

Fig. 10 ist eine Schnittansicht, die eine 1992 offenbarte (nachfolgend als "DGMOS" bezeich nete) MOS-Vorrichtung mit doppeltem isoliertem Gate zeigt. In Fig. 10 ist eine (nachfolgend als "Zelle" bezeichnete) Einheit gezeigt, die zwei Steuerelektroden aufweist. Eine aktive Zone, die den Schaltbetrieb zum Leiten und Unterbrechen des Hauptstroms des DGMOS ausführt, umfaßt sehr viele Zellen. Obwohl der DGMOS einen Spannungsstehwertaufbau zum Aufteilen der Steh spannung in der Randzone aufweist, die die aktive Zone umgibt, wird die Erläuterung des Span nungsstehwertaufbaus weggelassen, da er nicht mit dem wesentlichen Teil der vorliegenden Erfindung in Beziehung steht.

In Fig. 10 ist eine n Basisschicht 43 auf einer n Pufferschicht 42 ausgebildet, die ihrerseits auf einer Seite einer p Kollektorschicht 41 aufgebracht ist. Eine p Basiszone 44 ist selektiv in einer Oberflächenschicht der n Basisschicht 43 ausgebildet. n Emitterzonen 45, 45 sind selektiv in einer Oberflächenschicht der p Basiszone 44 ausgebildet. Emitterzonen 46, 46 des p-Typs sind selektiv in einer Oberflächenschicht jeder der n Emitterzonen 45 ausgebildet. Eine mit einem Emitteranschluß E verbundene Emitterelektrode 55 kontaktiert sowohl die p Emitterzonen 46, 46 als auch die n Emitterzone 45. Eine erste Gateelektrode 51 ist auf einem ersten Gateoxidfilm 48 angeordnet, und zwar von einer Stelle oberhalb eines Oberflächenbereichs der n Emitterzone 45, der zwischen der p Basiszone 44 und der p Emitterzone 46 eingeschlossen ist, bis zu einer freiliegenden Oberfläche der n Basisschicht 43. Die erste Gateelektrode 51 ist mit einem Isolierfilm 57 bedeckt und mit einem ersten Gateanschluß G1 verbunden. Eine zweite Gateelektrode 52 ist auf einem zweiten Gateoxidfilm 54 angeordnet, und zwar von einer Stelle oberhalb eines Oberflächenbereichs der n Emitterzone 45, die zwischen der p Emitterzone 46 und der p Basis zone 44 eingeschlossen ist, bis zu einer freiliegenden Oberfläche der p Basiszone 44. Die zweite Gateelektrode 52 ist mit einem Isolierfilm 57 bedeckt und mit einem zweiten Gateanschluß G2 verbunden. Eine Kollektorelektrode 53, die mit einem Kollektoranschluß C verbunden ist, steht mit einer Rückfläche der p Kollektorschicht 41 in Verbindung.

Spannungen, deren Wellenform in Fig. 11 gezeigt ist, werden an die ersten bzw. die zweite Gateelektrode angelegt. Wenn eine Spannung, die einen Schwellenwert übersteigt, an den Anschluß G1 angelegt wird, wird in dem Oberflächenbereich der p Basiszone 44 unter der ersten Gateelektrode 51 eine Inversionsschicht ausgebildet. Während Elektronen die Inversions schicht durchlaufen, fließt ein Elektronenstrom in die n Basisschicht 43 und die n Pufferschicht 42. Da eine positive Spannung an die Kollektorelektrode 53 angelegt wird, führt der Strom, der in die n Basisschicht 43 und die n Pufferschicht 42 geflossen ist, zu einem Basisstrom eines pnp Transistors bestehend aus der p Kollektorschicht 41, der n Pufferschicht 42 und der n Basisschicht 43 sowie der p Basiszone 44. Der Basisstrom moduliert die Leitfähigkeit der n Basisschicht 43 und schaltet den pnp Transistor ein. Der von der Leitfähigkeitsmodulation herrührende Löcherstrom führt zu einem Basisstrom eines npn Transistors bestehend aus der n Pufferschicht 42 und der n Basisschicht 43, der p Basiszone 44 und der n Emitterzone 45, und steuert den npn Transistor. Da schließlich ein pnpn Thyristor, bestehend aus der p Kollektor schicht 41, der n Pufferschicht 42 und der n Basisschicht 43, der p Basiszone 44 und der n Emitterzone 45 in Betrieb kommt, wird der DGMOS von Fig. 10 durch das Anlegen der positi ven Spannung an den Anschluß G1 eingeschaltet.

Der DGMOS von Fig. 10 wird dadurch abgeschaltet, daß die an die Gateelektroden 51 und 52 angelegten Gatespannungen mit einer Zeitverzögerung abgeschaltet werden, wie in Fig. 11 gezeigt. Die Spannung der zweiten Gateelektrode 52, die zu einem Zeitpunkt t1 auf Masse potential geht, wird in bezug auf die Spannung der Emitterelektrode 55 negativ. Eine Inver sionsschicht wird in der Oberflächenschicht der n Emitterzone 45 unter der zweiten Gateelek trode 52 gebildet, und ein p-Kanal MOSFET wird eingeschaltet. Da das Einschalten des p-Kanal MOSFETs einen Kurzschluß der p-Basiszone 44 und der n Emitterzone 45 bewirkt, wird der Grundaufbau äquivalent zu einem IGBT. Der DGMOS arbeitet daher gewöhnlich über die erste Gateelektrode 51 in einer Thyristorbetriebsart und schaltet zum Zeitpunkt t1 beim Beginn des Abschaltens zu dem Einschaltzustand der IGBT Betriebsart um, und zwar als Reaktion auf die negative Vorspannung der zweiten Gateelektrode 52 in bezug auf die erste Gateelektrode 51. Zeitpunkt t2, 3 bis 4 µsec, nachdem der IGBT Betrieb begann, wird der DGMOS durch Abschalten der an die erste Gateelektrode 51 angelegten Spannung zum Stoppen der Elektro nenzufuhr ausgeschaltet. Ein 1993 offenbarter (nachfolgend als "DGMOT" bezeichneter) MOS- Thyristor mit doppeltem isoliertem Gate weist einen verringerten Einschaltwiderstand dadurch auf, daß die p-Kanal-Vorrichtung von Fig. 10 zu einer n-Kanal-Vorrichtung umgewandelt wurde. Diese Vorrichtungen zeichnen sich durch die Betriebsartumschaltung aus, die in einer einzigen Vorrichtung den niedrigen Einschaltwiderstand des Thyristors und die hohe Schaltgeschwindig keit des IGBT realisiert.

Da jedoch in dem MCTs ein großer Nachlaufstrom (tail current) ähnlich wie bei den GTO-Thyri storen bewirkt wird, werden auch die MCTs nur im Niederfrequenzbereich verwendet. Darüber hinaus ist der maximale steuerbare Strom bei den Thyristoren mit doppeltem isolierten Gate so gering, daß auch die praktische Verwendung dieser Thyristoren begrenzt ist.

Im Hinblick auf das Voranstehende besteht eine Aufgabe der vorliegenden Erfindung darin, einen Thyristor mit isoliertem Gate zu schaffen, der in einer Vorrichtung einen großen steuerba ren Strom, einen niedrigen Einschaltwiderstand und eine hohe Schaltgeschwindigkeit realisiert. Eine weitere Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zur Steuerung des Thyri stors mit isoliertem Gate zu schaffen.

Diese Aufgaben werden erfindungsgemäß mit einem Thyristor mit isoliertem Gate gemäß Anspruch 1 bzw. Anspruch 2 bzw. einem Verfahren zur Steuerung des Thyristors gemäß Anspruch 6 gelöst.

Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.

Nachfolgend wird die Anode auch als erste Hauptelektrode und die Kathode als zweite Haupt elektrode bezeichnet.

Durch Anlegen einer Spannung an die erste Gateelektrode wird in der Oberflächenschicht der Basiszone des zweiten Leitungstyps ein Kanal ausgebildet. Von der zweiten Hauptelektrode (Kathode) injizierte erste Ladungsträger dienen als ein Basisstrom der Basisschicht des bipolaren Transistors zum Betrieb des bipolaren Transistors. Die Basis des bipolaren Transistors besteht aus der Pufferschicht und der Basisschicht (bzw. der ersten Basisschicht), eingeschlossen zwischen der Emitterschicht und der Basiszone (bzw. zweiten Basisschicht). Als Reaktion darauf werden von der Emitterschicht zweite Ladungsträger injiziert. Da die injizierten zweiten Ladungsträger die Injektion der ersten begünstigen, arbeitet ein Thyristor, umfassend die Emit terschicht, die Pufferschicht und die Basisschicht (bzw. die erste Basisschicht), die Basiszone (bzw. die zweite Basisschicht), und die Emitterzone, und wird zwischen der ersten Hauptelek trode (Anode) und der zweiten Hauptelektrode bei niedriger Durchlaßspannung leitend. Wenn der Thyristor mit isoliertem Gate durch Anlegen einer Spannung an die zweite Gateelektrode zur Ausbildung von Kanälen zwischen der Emitterzone und der dritten Sourcezone sowie zwischen der zweiten Sourcezone und der ersten Sourcezone abgeschaltet wird, fließen die von der Emit terschicht injizierten zweiten Ladungsträger von der Basisschicht zur Emitterzone über die Hilfs elektrode die zweite Sourcezone und den Kanal, wodurch der Thyristor mit isoliertem Gate zu der ABT Betriebsart umgeschaltet wird und ein schnelles Abschalten des Thyristors mit isolier tem Gate ermöglicht wird. Da beim Schalten des Thyristors mit doppeltem isolierten Gate des Standes der Technik der gesamte Strom durch den aufgrund der an die zweite Gateelektrode angelegten Spannung gebildeten Kanal fließt, wird der steuerbare Strom durch den Widerstand des Kanals mit geringer Beweglichkeit begrenzt. Daher ist die Durchbruchsfestigkeit des Thyri stors mit isoliertem Gate des Standes der Technik gering. Im Gegensatz dazu verringert der Thyristor mit isoliertem Gate gemäß der vorliegenden Erfindung den Strom, der durch den oben beschriebenen Kanal fließt und erhöht den steuerbaren Strom, indem der Schaltstrom nicht nur durch den MOSFET, sondern auch durch den bipolaren Transistor fließt, der sich aus der Emit terschicht, der Pufferschicht und der Basisschicht (bzw. der ersten Basisschicht) und der Basis zone (bzw. der zweiten Basisschicht) zusammensetzt und dann durch die Unterbrechungszone fließt.

Da die Zelleneinheitengröße verringert ist und das Flächenverhältnis des eingebauten Thyristors zur Gesamtfläche durch Einsatz einer Grabenstruktur für die erste Gateelektrode erhöht ist, wird bei einer Ausführungsform der Erfindung der Durchlaßwiderstand des Thyristors mit isoliertem Gate gesenkt. Die Stehspannung des Thyristors mit isoliertem Gate wird erhöht, wenn eine stärker als die Basisschicht dotierte Pufferschicht zwischen der Basisschicht und der Emitter schicht angeordnet ist. Darüber hinaus kann der Thyristorbetrieb beim Einschalten des Thyri stors mit isoliertem Gate dadurch stabilisiert werden, daß die Emitterzone tiefer als die erste, die zweite und die dritte Sourcezone diffundiert ist.

Durch Anordnen der Unterbrechungszone zwischen den Sourcestreifen der ersten Sourcezone, wird eine reibungslose Umschaltung zum Bipolartransistorbetrieb beim Einschalten des Thyri stors mit isoliertem Gate ermöglicht.

Durch Anlegen einer Spannung an die erste Gateelektrode beim Einschalten des Thyristors mit isoliertem Gate wird eine niedrige Durchlaßspannung in der Thyristorbetriebsart realisiert. Der Thyristor mit isoliertem Gate wird dadurch abgeschaltet, daß zunächst zu der IGBT Betriebsart umgeschaltet wird, indem eine Spannung an die zweite Gateelektrode angelegt wird, und dann die an die erste Gateelektrode angelegte Spannung entfernt wird.

Die Erfindung wird nachfolgend unter Bezugnahme auf die begleitenden Zeichnungen näher erläutert, in denen bevorzugte Ausführungsformen der Erfindung dargestellt sind, und in denen

Fig. 1 eine Schnittansicht ist, die eine erste Ausführungsform des Thyristors mit isoliertem Gate gemäß der vorliegenden Erfindung zeigt,

Fig. 2 eine perspektivische Ansicht des Thyristors von Fig. 1 ist,

Fig. 3 eine Schnittansicht einer zweiten Ausführungsform des Thyristors mit isoliertem Gate gemäß der vorliegenden Erfindung ist,

Fig. 4 eine perspektivische Ansicht des Thyristors von Fig. 3 ist,

Fig. 5 ein Spannungs-Strom-Diagramm ist, das den Betriebsbereich sicherer Sperrvorspan nung (RBSOA) des Thyristors von Fig. 3 mit denen des DGMOS und des IGBT gemäß dem Stand der Technik vergleicht (600 V-Klasse),

Fig. 6 ein Schaltbild einer Schaltung zur Messung des Betriebsbereichs sicherer Sperrvor spannung ist,

Fig. 7 ein Spannungs-Strom-Diagramm ist, das den Betriebsbereich sicherer Sperrvorspan nung des Thyristors mit isoliertem Gate, dem die n Pufferschicht fehlt, mit denen des DGMOS und IGBT gemäß dem Stand der Technik vergleicht (2500 V-Klasse),

Fig. 8 eine Grafik ist, die die Kompromißcharakteristiken zwischen der Durchlaßspannung und der Abschaltzeit der 600 V-Klasse-Vorrichtungen vergleicht,

Fig. 9 eine Grafik ist, die die Kompromißcharakteristiken zwischen der Durchlaßspannung und der Abschaltzeit der 2500 V-Klasse-Vorrichtungen vergleicht,

Fig. 10 eine Schnittansicht ist, die einen Thyristor mit isoliertem Gate gemäß dem Stand der Technik zeigt, und

Fig. 11 ein Wellenformdiagramm ist, das die Spannung zur Ansteuerung des Thyristors von Fig. 10 zeigt.

Obwohl die Erfindung anhand von Beispielen erläutert wird, bei denen der erste Leitungstyp der n-Leitungstyp und der zweite Leitungstyp der p-Leitungstyp ist, können die Leitungstypen vertauscht werden.

Fig. 1 ist eine Schnittansicht, die eine erste Ausführungsform eines Thyristors mit isoliertem Gate gemäß der vorliegenden Erfindung zeigt. Fig. 1 zeigt eine Halbzelle, d. h. eine Einheit mit zwei Steuerelektroden. Bei dem vorliegenden Thyristor sind viele Halbzellen sich zweidimensio nal wiederholend angeordnet, wobei ihr Muster in jeder zweiten umgekehrt ist. Ein nicht darge stellter Spannungsstehwertaufbau ist am Rand der Vorrichtung angeordnet. In Fig. 1 ist eine p Basiszone 4 in einer Oberflächenschicht auf der ersten Seite einer n Basisschicht 3 mit hohem spezifischen Widerstand ausgebildet, und eine n Emitterschicht 1 ist auf der zweiten Seite einer p Pufferschicht 2 ausgebildet, welche auf die zweite Seite der n Basisschicht 3 aufgebracht ist. Eine erste n Sourcezone 6, eine zweite n Sourcezone 7 und eine dritte n Sourcezone 8, die voneinander getrennt sind, sind in einer Oberflächenschicht der p Basiszone ausgebildet. Eine n Emitterzone 9 ist tiefer als die Sourcezonen 6, 7 und 8 eindiffundiert. Eine p Kontaktzone 5 ist in der Oberflächenschicht der p Basiszone 4 zwischen der zweiten n Sourcezone 7 und der drit ten n Sourcezone 8 ausgebildet. Eine Hilfselektrode 16 ist brückenartig zwischen der zweiten n Sourcezone 7 und der dritten n Sourcezone 8 über der p Kontaktzone 5 vorgesehen. Eine erste Gateelektrode 11 ist auf einem ersten Gateoxidfilm 10 über dem Oberflächenbereich der p Basiszone 4 abgeschieden, der zwischen freiliegenden Oberflächen der ersten n Sourcezone 6 und der n Basisschicht 3 eingeschlossen ist. Zweite Gateelektroden 12, 12 sind auf einem zwei ten Gateoxidfilm 14 oberhalb Oberflächenbereichen der p Basiszone 4 abgeschieden, die zwischen der ersten n Sourcezone 6 und der zweiten n Sourcezone 7 bzw. zwischen der dritten n Sourcezone 8 und der n Emitterzone 9 eingeschlossen sind. Dadurch wird ein lateraler n-Kanal MOSFET zum Umschalten zwischen der Thyristorbetriebsart und der IGBT Betriebsart gebildet. Eine mit einem Anodenanschluß A verbundene Anode 13 als die erste Hauptelektrode ist auf der Rückfläche der p Emitterschicht 1 abgeschieden. Eine mit einem Kathodenanschluß C verbundene Kathode 15 als die zweite Hauptelektrode ist gemeinsam auf der ersten n Source zone 6 und der n Emitterzone 9 abgeschieden. Die erste Gateelektrode 11, die zweite Gateelek trode 12, die Hilfselektrode 16 und die Kathode 15 sind mittels eines Isolierfilms 17 aus Phos phorsilikatglas (PSG), Siliziumoxid etc. gegeneinander isoliert.

Fig. 2 ist eine perspektivische Ansicht des Thyristors von Fig. 1, von dem die Gateoxidfilme 10, 14, der Isolierfilm 17 und die Elektroden 11, 12, 15 und 16 entfernt wurden. Fig. 2 zeigt deut lich das Profil der n Sourcezone 6. Obwohl sich die erste n Sourcezone 6 parallel zu den ande ren n Sourcezonen 7 und 8 erstreckt, ist die erste Sourcezone 6 in eine Vielzahl von Source streifen unterteilt, die sich in Längsrichtung erstrecken und einen Teil 18 (Unterbrechungszone) der Oberflächenschicht der p Basiszone 4 zwischen sich lassen. In der vertikalen säulenartigen Zone, an deren Oberseite die erste Sourcezone 6 vorhanden ist, wird ein Vierschichtaufbau gebildet, der die p Emitterschicht 1, die n Pufferschicht 2 und die Basisschicht 3, die p Basis zone 4 und die erste n Sourcezone 6 umfaßt. In der vertikalen säulenartigen Zone ohne die erste Sourcezone 6 ist ein pnp Dreischichtaufbau gebildet.

Die Arbeitsweise des solcherart gestalteten Thyristors wird nachfolgend beschrieben. Durch Anlegen einer positiven Spannung an die erste Gateelektrode 11 in dem Zustand, wo die Kathode 15 an Masse liegt und eine positive Spannung an die Anode 13 angelegt ist, wird in der Oberflächenschicht der p Basiszone 4 unter dem Gateoxidfilm 10 eine Inversionsschicht (Teilspeicherschicht) gebildet. Die erste n Sourcezone 6 und der freiliegende Oberflächenbereich der n Basiszone 3 werden durch die Inversionsschicht verbunden. Auf dem Weg von der Kathode 15 über die erste n Sourcezone 6 zum Kanal des MOSFETs werden dann Elektronen der n Basiszone 3 zugeführt. Die Elektronen dienen als ein Basisstrom eines pnp Transistors umfassend die n Emitterschicht 1, die n Pufferschicht 2 und die Basisschicht 3 und die p Basis zone 4, und der pnp Transistor wird angesteuert. Von der p Emitterschicht 1 injizierte Löcher fließen über die n Pufferschicht 2 zur n Basisschicht 3. Ein Teil der Löcher fließt zur p Basiszone 4. Die Löcher, die in die p Basiszone 4 geflossen sind, heben das Potential der p Basiszone 4 an und unterstützen eine Elektroneninjektion von der n Emitterzone 9. Dadurch wird der Thyristor in seine Thyristorbetriebsart gebracht. In diesem Moment wird die zweite Gateelektrode 12 auf Nullpotential gehalten.

Beim Abschalten des Thyristors wird zunächst durch Anheben des Potentials der zweiten Gate elektrode 12 über den Schwellenwert des MOSFETs der laterale MOSFET eingeschaltet. Dann ist die p Basiszone 4 über den MOSFET mit dem gleichem Potential vorgespannt wie die Kathode 15. Als Folge davon fließen Löcher, die von der p Emitterschicht 1 injiziert werden zur Überführung des Thyristors in die IGBT Betriebsart in die Kathode 15 nach Durchlaufen der p Basiszone 4, der p Kontaktzone 5, der Hilfselektrode 16, der zweiten n Sourcezone 7, des Kanals und der ersten n Sourcezone 6 oder durch die p Basiszone 4, die p Kontaktzone 5, die Hilfselektrode 16, die dritte n Sourcezone 8, den Kanal und die n Emitterzone 9. Durch Senken des Potentials der ersten Gateelektrode 11 unter den Schwellenwert in diesem Moment wird der Thyristor durch einen ähnlichen Schaltprozeß wie beim IGBT abgeschaltet. Da der Strom in dieser Betriebsart durch den oben beschriebenen MOSFET fließt, bleibt dadurch ein bipolarer Transistoraufbau bestehen, daß die Unterbrechungszone 18 vorgesehen ist, die gemäß Darstel lung in Fig. 2 einem fehlenden Teil der ersten n Sourcezone 6 entspricht. Durch diesen Aufbau wird der steuerbare Strom vergrößert, da der Schaltstrom beim Abschalten der durch den Kanal mit geringer Ladungsträgerbeweglichkeit fließt, verringert wird.

Fig. 3 ist eine Schnittansicht, die eine zweite Ausführungsform des Thyristors mit isoliertem Gate gemäß der vorliegenden Erfindung zeigt. In Fig. 3 ist eine p Basisschicht 24 auf der ersten Seite einer n Basisschicht 23 mit hohem spezifischen Widerstand ausgebildet, und eine n Emit terschicht 21 ist auf einer p Pufferschicht 22 ausgebildet, die auf die zweite Seite der n Basis schicht 23 aufgebracht ist. Die erste n Sourcezone 26, die zweite n Sourcezone 27 und die dritte n Sourcezone 28, die voneinander beabstandet sind, sind in einer Oberflächenschicht der p Basisschicht 24 ausgebildet. Eine n Emitterzone 29 ist tiefer als die Sourcezonen 26, 27 und 28 eindiffundiert. Eine p Kontaktzone 25 ist in der Oberflächenschicht der p Basisschicht 24 zwischen der zweiten n Sourcezone 27 und der dritten n Sourcezone 28 ausgebildet. Eine Hilfs elektrode 36 liegt brückenartig über der p Kontaktzone 25 zwischen der zweiten n Sourcezone 27 und der der dritten n Sourcezone 28. Insoweit gleicht der Aufbau demjenigen von Fig. 1. Anders als bei der ersten Ausführungsform ist jedoch ein Graben 39, der die p Basisschicht 24 durchstößt von der Oberfläche der ersten n Sourcezone 26 bis hinunter zur n Basisschicht 23 ausgebildet. Die erste Gateelektrode 31 ist auf einem Gateoxidfilm 30 angeordnet, der auf den Innenflächen des Grabens 39 abgeschieden ist. Die zweiten Gateelektroden 32, 32 sind auf dem zweiten Gateoxidfilm 34 über Oberflächenbereichen der p Basisschicht 24 abgeschieden, die zwischen der ersten n Sourcezone 26 und der zweiten n Sourcezone 27 bzw. zwischen der dritten n Sourcezone 28 und der n Emitterzone 29 eingeschlossen sind. Dadurch wird ein late raler n-Kanal MOSFET zum Umschalten zwischen der Thyristorbetriebsart und der IGBT Betriebsart gebildet. Eine mit einem Anodenanschluß A verbundene Anode 33 als die erste Hauptelektrode ist auf einer Rückfläche der p Emitterschicht 21 abgeschieden. Eine mit einem Kathodenanschluß C verbundene Kathode 35 als die zweite Hauptelektrode ist gemeinsam auf der ersten n Sourcezone 26 und der n Emitterzone 29 abgeschieden. Die erste Gateelektrode 31, die zweite Gateelektrode 32, die Hilfselektrode 36 und die Kathode 35 sind voneinander mittels eines Isolierfilms 37 aus Phosphorsilikatglas (PSG), Siliziumoxid etc. isoliert.

Fig. 4 ist eine perspektivische Ansicht des Thyristors von Fig. 3, von dem der zweite Gateoxid film 34, der Isolierfilm 37, die zweite Gateelektrode 32 und die Hilfselektrode 36 entfernt wurden. Fig. 4 zeigt deutlich das Profil der ersten n Sourcezone 26. Obwohl sich die erste n Sourcezone 26 ebenso wie die anderen n Sourcezonen 27 und 28 in Längsrichtung erstreckt, ist sie von einer Unterbrechungszone 38 in in Längsrichtung aufgereihte Sourcestreifen unter teilt. In der säulenförmigen Zone, an deren Oberseite die erste n Sourcezone 26 angeordnet ist, wird eine pnpn Vierschichtstruktur gebildet, die aus der p Emitterschicht 21, der n Pufferschicht 22 und der Basisschicht 23, der p Basisschicht 24 und der ersten n Sourcezone 26 besteht. In der Zone, in der die Unterbrechungszone 38 nicht vorhanden ist, wird eine pnp Dreischicht struktur gebildet.

Obwohl der Thyristor von Fig. 3 in gleicher Weise an- und abschaltet wie derjenige von Fig. 1, erlaubt der Aufbau des Thyristors von Fig. 3 eine dichtere Integration der Zellenmuster aufgrund der Grabenstruktur der ersten Gateelektrode 31, sowie die Steuerung eines größeren Stroms pro Flächeneinheit.

Fig. 5 ist ein Spannungs-Strom-Diagramm, das den Betriebsbereich sicherer Sperrvorspannung (RBSOA) des Thyristors von Fig. 3 mit jenen des DGMOS und des IGBT gemäß dem Stand der Technik vergleicht. In Fig. 5 stellt die Abszisse die Spannung zwischen der Anode und der Kathode dar, während auf der Ordinate die Stromdichte aufgetragen ist. Fig. 6 ist das Schaltbild einer Schaltung zum Messen des Betriebsbereichs sicherer Sperrvorspannung von Fig. 5. Die verglichenen drei Vorrichtungen wurden als Vorrichtungen der 600 V-Klasse ausgelegt und hergestellt. Alle Vorrichtungen verwenden ein Epitaxial-Wafer umfassend ein p Siliziumsubstrat mit einem spezifischen Widerstand von 0,02 Ωcm und einer Dicke von 450 µm als die p Emit terschicht 21 oder Kollektorschicht 41, eine Epitaxialschicht mit einem spezifischen Widerstand von 0,1 Ωcm und einer Dicke von 10 µm als die n Pufferschicht 22 oder 42 und eine Epitaxial schicht mit einem spezifischen Widerstand von 40 Ωcm und einer Dicke von 55 µm als die n Basisschicht 23 oder 43. Die Epitaxialschichten sind auf dem Siliziumsubstrat gewachsen. Die Chipgröße für diese Testvorrichtungen betrug 1 cm². Die Durchlaßspannung, definiert als der Potentialabfall bei einem Stromfluß von 100 A durch die Vorrichtung beträgt 1,1 V für den Thyristor der vorliegenden Erfindung, 1,1 V für den DGMOS und 2,3 V für den IGBT. Der Thyri stor der vorliegenden Erfindung hat also eine Durchlaßspannung, die niedriger ist als die des IGBT und darüber hinaus, wie aus Fig. 5 ersichtlich, eine Durchbruchsfestigkeit, die so hoch ist wie des IGBT und doppelt so hoch wie die des DGMOS.

Fig. 8 ist eine Grafik, die Kompromißeigenschaften zwischen der Durchlaßspannung und der Abschaltzeit der drei Arten von Vorrichtungen miteinander vergleicht. Die Abszisse repräsentiert die Durchlaßspannung und die Ordinate die Abschaltzeit. Fig. 8 zeigt deutlich, daß der Thyristor gemäß der vorliegenden Erfindung hinsichtlich des Abwägens zwischen Durchlaßspannung und Abschaltzeit verglichen mit denen des IGBT und des DGMOS ausgezeichnete Eigenschaften aufweist, d. h., der Thyristor gemäß der vorliegenden Erfindung realisiert eine niedrige Durchlaß spannung und eine kurze Abschaltzeit in einer einzigen Vorrichtung.

In den Fig. 1 und 3 ist die n Pufferschicht 2 bzw. 22 zwischen der p Emitterschicht 1 bzw. 21 und der n Basisschicht 3 bzw. 23 angeordnet. Die vorliegende Erfindung ist anwendbar auf Thyristoren mit isoliertem Gate ohne jegliche n Pufferschicht. Fig. 7 ist ein Spannungs-Strom- Diagramm, das den Betriebsbereich sicherer Sperrvorspannung eines solchen Thyristors ohne n Pufferschicht mit jenen des DGMOS und des IGBT gemäß dem Stand der Technik vergleicht. In Fig. 7 ist auf der Abszisse die Spannung zwischen der Anode und der Kathode und auf der Ordinate die Stromdichte aufgetragen. Diese drei Vorrichtungen wurden als Vorrichtungen der 2500 V-Klasse ausgelegt und hergestellt. Alle Vorrichtungen verwenden anstelle eines Epitaxial- Wafers ein massives Silizium-Wafer. Die Durchlaßspannung beträgt 1,3 V für den Thyristor der vorliegenden Erfindung, 1,3 V für den DGMOS und 3,8 V für den IGBT. Wie durch Fig. 7 gezeigt, zeigt der Thyristor der vorliegenden Erfindung einen sehr viel weiteren Betriebsbereich sicherer Sperrvorspannung als der DGMOS und der IGBT. In anderen Worten, der Thyristor der vorliegenden Erfindung ermöglicht die Erweiterung des Betriebsbereichs sicherer Sperrvorspan nung unabhängig vom Verfahren des Wachstums des Substratkristalls, des spezifischen Wider stands der n Basiszone und des Stromverstärkungsfaktors des pnp Transistors mit weiter Basis sowie ohne Verursachung einer Zunahme der Einschaltspannung.

Fig. 9 ist eine Grafik, die die Kompromißeigenschaften zwischen der Durchlaßspannung und der Abschaltzeit dieser drei Arten von 2500 V-Klasse Vorrichtungen zeigt. Die Abszisse zeigt die Durchlaßspannung und die Ordinate die Abschaltzeit. Fig. 9 zeigt deutlich, daß hinsichtlich dieser Abwägung der Thyristor gemäß der vorliegenden Erfindung im Vergleich zu dem IGBT und DGMOSFET ausgezeichnete Eigenschaften aufweist. D.h., der Thyristor gemäß der vorlie genden Erfindung realisiert eine niedrige Durchlaßspannung und eine kurze Abschaltzeit in einer einzigen Vorrichtung.

Wie oben erläutert, verbessert der Thyristor mit isoliertem Gate gemäß der vorliegenden Erfin dung die Durchbruchsfestigkeit dadurch, daß ein Teil des Hauptstroms von dem bipolaren Tran sistor direkt zu den Hauptelektroden fließt, ohne durch den MOSFET zu fließen, wenn von der Thyristorbetriebsart zur IGBT Betriebsart unter Verwendung zweier Gates umgeschaltet wird. Die vorliegende Erfindung ermöglicht es, spannungsgesteuerte Thyristoren mit isoliertem Gate zu erhalten, die bessere Durchbruchsfestigkeiten und Kompromißeigenschaften zwischen der Durchlaßspannung und der Abschaltzeit aufweisen, als die Vorrichtungen des Standes der Technik, und zwar in dem weiten Stehspannungsbereich zwischen 600 V und 2500 V.

Claims

1. Thyristor mit isoliertem Gate, umfassend:
eine Basisschicht (3) eines ersten Leitungstyps und hohen spezifischen Widerstands,
eine Basiszone (4) eines zweiten Leitungstyps, die selektiv in einer Oberflächenschicht auf einer ersten Seite der Basisschicht (3) ausgebildet ist,
eine erste, eine zweite und eine dritte Sourcezone (6, 7, 8) des ersten Leitungstyps,
die in einer Oberflächenschicht der Basiszone (4) ausgebildet sind, eine Emitterzone (9) des ersten Leitungstyps, die in der Oberflächenschicht der Basis zone (4) ausgebildet ist,
eine Kontaktzone (5) des zweiten Leitungstyps, die in der Oberflächenschicht der Basiszone (4) in Kontakt mit der zweiten Sourcezone (7) und der dritten Sourcezone (8) ausge bildet ist,
eine erste Gateelektrode (11), die auf einem Isolierfilm (10) über einem Oberflächenbe reich der Basiszone (4) zwischen der ersten Sourcezone (6) und einem freiliegenden Bereich der Basisschicht (3) ausgebildet ist,
eine zweite Gateelektrode (12), die auf einem Isolierfilm (14) über einem Oberflächen bereich der Basiszone (4) zwischen der ersten Sourcezone (6) und der zweiten Sourcezone (7) und über einem Oberflächenbereich der Basiszone (4) zwischen der dritten Sourcezone (8) und der Emitterzone (9) ausgebildet ist,
eine Hilfselektrode (16), die gemeinsam die zweite Sourcezone (7), die dritte Source zone (8) und die Kontaktzone (5) kontaktiert,
eine Emitterschicht (1) des zweiten Leitungstyps, die auf einer zweiten Seite der Basis schicht (3) ausgebildet ist,
eine Anode (13), die auf einer Oberfläche der Emitterschicht (1) angeordnet ist, und
eine Kathode (15), die gemeinsam die erste Sourcezone (6), die Emitterzone (9) und die Basiszone (4) kontaktiert.

2. Thyristor mit isoliertem Gate, umfassend:
eine erste Basisschicht (23) eines ersten Leitungstyps und eines hohen spezifischen Widerstands,
eine zweite Basisschicht (24) eines zweiten Leitungstyps, die auf einer Seite der ersten Basisschicht (23) ausgebildet ist,
eine erste, eine zweite und eine dritte Sourcezone (26, 27, 28) des ersten Leitungs typs, die in einer Oberflächenschicht der zweiten Basisschicht (24) ausgebildet sind,
einen ausgehend von einer die erste Sourcezone (26) einschließenden Oberfläche der zweiten Basisschicht (24) durch die zweite Basisschicht hin zur ersten Basisschicht (23) ausge bildeten Graben (39),
eine Emitterzone (29) des ersten Leitungstyps, die in der Oberflächenschicht der zwei ten Basisschicht (24) ausgebildet ist,
eine Kontaktzone (25) des zweiten Leitungstyps, die in der Oberflächenschicht der zweiten Basisschicht (24) in Kontakt mit der zweiten Sourcezone (27) und der dritten Source zone (28) ausgebildet ist,
eine erste Gateelektrode (31), die auf einem auf den Innenflächen des Grabens (39) abgeschiedenen Isolierfilm (30) ausgebildet ist,
eine zweite Gateelektrode (32), die auf einem Isolierfilm (34) über einem Oberflächen bereich der zweiten Basisschicht (24) zwischen der ersten Sourcezone (26) und der zweiten Sourcezone (27) und über einem Oberflächenbereich der zweiten Basisschicht (24) zwischen der dritten Sourcezone (28) und der Emitterzone (29) ausgebildet ist,
eine Hilfselektrode (36), die gemeinsam die zweite Sourcezone (27), die dritte Source zone (28) und die Kontaktzone (25) kontaktiert,
eine Emitterschicht (21) des zweiten Leitungstyps, die auf einer zweiten Seite der ersten Basisschicht (23) ausgebildet ist,
eine Anode (33), die auf einer Oberfläche der Emitterschicht (21) angeordnet ist, und eine Kathode (35), die gemeinsam die erste Sourcezone (26), die Emitterzone (29) und die zweite Basisschicht (24) kontaktiert.

3. Thyristor nach Anspruch 1 oder 2, ferner umfassend eine Pufferschicht (2; 22) des ersten Leitungstyps, die zwischen der Basisschicht (3) bzw. der ersten Basisschicht (23) und der Emitterschicht (1; 21) ausgebildet und stärker als die Basisschicht (3) bzw. die erste Basis schicht (23) dotiert ist.

4. Thyristor nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Emitterzone (9; 29) tiefer als die erste, die zweite und die dritte Sourcezone (6, 7, 8; 26, 27, 28) diffundiert ist.

5. Thyristor nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die erste Sourcezone (6; 26) eine Vielzahl von in Längsrichtung ausgerichteten, voneinander beabstandeten Sourcestreifen umfaßt.

6. Verfahren zur Steuerung des Thyristors nach einem der vorhergehenden Ansprüche, umfassend die Schritte:

(a) Anlegen einer Spannung an die erste Gateelektrode (11; 31) zum Einschalten des Thyristors,
(b) Anlegen einer Spannung an die zweite Gateelektrode (12; 32), nachdem der Thyri stor eingeschaltet ist, und
(c) Entfernen der an die erste Gateelektrode angelegten Spannung, nachdem Schritt (b) vorüber ist.